JPS6249427A - 主メモリの初期化方式 - Google Patents
主メモリの初期化方式Info
- Publication number
- JPS6249427A JPS6249427A JP60187364A JP18736485A JPS6249427A JP S6249427 A JPS6249427 A JP S6249427A JP 60187364 A JP60187364 A JP 60187364A JP 18736485 A JP18736485 A JP 18736485A JP S6249427 A JPS6249427 A JP S6249427A
- Authority
- JP
- Japan
- Prior art keywords
- main memory
- area
- time
- initialized
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は、容量の大きなメモリの初期化に好適な主メモ
リの初期化方式に関する。
リの初期化方式に関する。
［発明の技術的背景とその問題点］
従来、主メモリの初期化は計算機システムの電源投入時
そのメモリ領域全てについて一括して行われる。このた
め、主メモリの容量が大きくなるにつれて上記初期化に
時間がかかり、電源投入時からＣＰＵが使用可能になる
までにかなりの時間がかかつてしまうという欠点があっ
た。
そのメモリ領域全てについて一括して行われる。このた
め、主メモリの容量が大きくなるにつれて上記初期化に
時間がかかり、電源投入時からＣＰＵが使用可能になる
までにかなりの時間がかかつてしまうという欠点があっ
た。
［発明の目的］
本発明の目的は、上記の欠点に鑑み、システム電源投入
時の大容量メモリの初期化時間を短縮し且つＣＰＵの使
用効率を向上させた主メモリ初期化方式を提供すること
にある。
時の大容量メモリの初期化時間を短縮し且つＣＰＵの使
用効率を向上させた主メモリ初期化方式を提供すること
にある。
［発明の概要］
本発明は、システム電源投入時の主メモリの初期化は、
システムの立上げ時に必要なメモリ領域（最小初期化メ
モリ領域）のみの初期化を先ず行ない、システム立ち上
げ後ＣＰＵが待ち状態となった時に、前記主メモリの残
りのメモリ領域を段階的に初期化する方式を採用するこ
とにより、上記目的を達成するものでおる。
システムの立上げ時に必要なメモリ領域（最小初期化メ
モリ領域）のみの初期化を先ず行ない、システム立ち上
げ後ＣＰＵが待ち状態となった時に、前記主メモリの残
りのメモリ領域を段階的に初期化する方式を採用するこ
とにより、上記目的を達成するものでおる。
［発明の実施例］
以下本発明の一実施例を図面を参照して説明する。第１
図は本発明の主メモリ初期化方式をシステムのマイクロ
プログラムで行なう際の動作手順の一実施例を示したフ
ローチャートである。ステップ１０１では、電源投入時
のシステム立ち上げ時に主メモリの必要なメモリ領域（
最小初期化メモリ領域）の初期化だけを先ず行なう。ス
テップ１０２ではシステム立ち上げＭＩ ＣＰ Ｕが待
ち状態となった時に、前記主メモリの残余未初期化メモ
リ領域を一定領域毎逐次初期化する。ステップ１０３で
は主メモリの全領域の初期化が終了したか否かをチェッ
クする。
図は本発明の主メモリ初期化方式をシステムのマイクロ
プログラムで行なう際の動作手順の一実施例を示したフ
ローチャートである。ステップ１０１では、電源投入時
のシステム立ち上げ時に主メモリの必要なメモリ領域（
最小初期化メモリ領域）の初期化だけを先ず行なう。ス
テップ１０２ではシステム立ち上げＭＩ ＣＰ Ｕが待
ち状態となった時に、前記主メモリの残余未初期化メモ
リ領域を一定領域毎逐次初期化する。ステップ１０３で
は主メモリの全領域の初期化が終了したか否かをチェッ
クする。
第２図は第１図のステップ１０２の詳細手順を示したフ
ローチャートである。ステップ２０１では、主メモリの
未初期化メモリ領域が一定領域初期化され割込要因があ
るかどうかを判定する。ステップ２０２では、主メモリ
の未初期化メモリ領域を一定領域に亙って初ｌ■化する
。ステップ２０３では、前記主メモリの未初期化メモリ
領域が一定領域初期化された場合に、割り込み機構を動
作して割り込み処理ルーチンへ制御が渡り、初期化完了
メモリ領域をソフトウェアで使用可能とするための実メ
モリ管理ソフトウェアにその管理を渡す。
ローチャートである。ステップ２０１では、主メモリの
未初期化メモリ領域が一定領域初期化され割込要因があ
るかどうかを判定する。ステップ２０２では、主メモリ
の未初期化メモリ領域を一定領域に亙って初ｌ■化する
。ステップ２０３では、前記主メモリの未初期化メモリ
領域が一定領域初期化された場合に、割り込み機構を動
作して割り込み処理ルーチンへ制御が渡り、初期化完了
メモリ領域をソフトウェアで使用可能とするための実メ
モリ管理ソフトウェアにその管理を渡す。
次に本実施例の動作について説明する。先ず、第１図は
ステップ１０１にてシステム立ち上げ時に主メモリの最
小初期化メモリ領域だけを初期化する。こ°れによりシ
ステムが立ち上がった後、ｃ ｐ ｕに待ち状態が発生
した時、主メモリの残余未初期化メモリ領域を一定領域
初期化し、その都度、ステップ１０３にて初期化が終了
したかどうかをフラグにより監視し、終了しない場合は
再びステップ１０２に戻り、主メモリの初期化が終了し
た場合は処理を終了する。
ステップ１０１にてシステム立ち上げ時に主メモリの最
小初期化メモリ領域だけを初期化する。こ°れによりシ
ステムが立ち上がった後、ｃ ｐ ｕに待ち状態が発生
した時、主メモリの残余未初期化メモリ領域を一定領域
初期化し、その都度、ステップ１０３にて初期化が終了
したかどうかをフラグにより監視し、終了しない場合は
再びステップ１０２に戻り、主メモリの初期化が終了し
た場合は処理を終了する。
次に上記ステップ１０２の動作を第２図に従って更に詳
しく説明する。ステップ２０１では主メモリの未初期化
領域が一定領域初期化されたかどうかを判断し、初期化
されていない場合は、ステップ２０２へ行き、ここで主
メモリの未初期化領域を一定領域初期化する。ステップ
１０３では主メモリの初期化が終了したかどうかを判断
し、終了しない場合はステップ２０１へ戻る。ステップ
２０１にて主メモリの未初期化メモリ領域が一定領域初
期化された場合は割り込み要因が成立してＣＰＵに割り
込みが通知される。ＣＰＵは割り込みが通知されると、
ステップ２０３にて割り込み機構を動作させ、割り込み
処理ルーチンへ制御を渡し、前記初期化が完了した一定
メモリ領域をソフトウェアで使用可能とするために、こ
れを実メモリ管理ソフトウェアに管理させる処理をした
後、ステップ２０２へ行く。結局、この第２図のステッ
プ１０２により、システム立ち上げ時に残った主メモリ
の未初期化領域を一定領域ずつ初期化すると共に、初期
化した一定領域を直ちにソフトウェアにて使用可能とす
る動作が行なわれる。
しく説明する。ステップ２０１では主メモリの未初期化
領域が一定領域初期化されたかどうかを判断し、初期化
されていない場合は、ステップ２０２へ行き、ここで主
メモリの未初期化領域を一定領域初期化する。ステップ
１０３では主メモリの初期化が終了したかどうかを判断
し、終了しない場合はステップ２０１へ戻る。ステップ
２０１にて主メモリの未初期化メモリ領域が一定領域初
期化された場合は割り込み要因が成立してＣＰＵに割り
込みが通知される。ＣＰＵは割り込みが通知されると、
ステップ２０３にて割り込み機構を動作させ、割り込み
処理ルーチンへ制御を渡し、前記初期化が完了した一定
メモリ領域をソフトウェアで使用可能とするために、こ
れを実メモリ管理ソフトウェアに管理させる処理をした
後、ステップ２０２へ行く。結局、この第２図のステッ
プ１０２により、システム立ち上げ時に残った主メモリ
の未初期化領域を一定領域ずつ初期化すると共に、初期
化した一定領域を直ちにソフトウェアにて使用可能とす
る動作が行なわれる。
本実施例によれば、電源投入時は必要最小限の主メモリ
の領域だけを初期化するため、大容量主メモリのシステ
ム立ら上げ時の初期化時間を短縮化することができる。
の領域だけを初期化するため、大容量主メモリのシステ
ム立ら上げ時の初期化時間を短縮化することができる。
このため、システム立ら上げ時から短時間にＣＰＵを使
用可能とすることができる。また、残りの未初期化主メ
モリ領域は、ＣＰＵの待ち状態時に逐次行なうため、Ｃ
ＰＵの使用効率を向上させることができる。
用可能とすることができる。また、残りの未初期化主メ
モリ領域は、ＣＰＵの待ち状態時に逐次行なうため、Ｃ
ＰＵの使用効率を向上させることができる。
［発明の効果］
以上記述した如く本発明の主メモリの初期化方式によれ
ば、電源投入時のシステム立ち上げ時に必要最小限の主
メモリのメモリ領域を初期化し、その後ＣＰＵの侍も状
態時に残りのメモリ領域を逐次初期化することにより、
システム立ち上げＵ）の大容量メモリの初期化時間を短
縮し且つＣＰＵの使用効率を向上し得る効果がある。
ば、電源投入時のシステム立ち上げ時に必要最小限の主
メモリのメモリ領域を初期化し、その後ＣＰＵの侍も状
態時に残りのメモリ領域を逐次初期化することにより、
システム立ち上げＵ）の大容量メモリの初期化時間を短
縮し且つＣＰＵの使用効率を向上し得る効果がある。
第１図は本発明の主メモリの初期化方式を実現するマイ
クロプログラムの一実施例を示したフローチャート、第
２図は第１図に示したＣＰＯの待ち状態時の主メモリの
初期化ステップの詳細例を示したフローチャートである
。 代理人 弁理士 本 １） 崇 第２図
クロプログラムの一実施例を示したフローチャート、第
２図は第１図に示したＣＰＯの待ち状態時の主メモリの
初期化ステップの詳細例を示したフローチャートである
。 代理人 弁理士 本 １） 崇 第２図
Claims (1)
- 【特許請求の範囲】 １）、システム立上時に主メモリを初期化する計算機シ
ステムにおいて、システム立上時は前記主メモリの所定
領域のみを初期化し、システム立上後前記計算機システ
ムのＣＰＵの待ち状態時に前記主メモリの未初期化領域
を初期化することを特徴とする主メモリの初期化方式。 ２）、前記主メモリの未初期化領域を初期化する際に、
一定領域毎に逐次初期化することを特徴とする特許請求
の範囲第１項記載の主メモリの初期化方式。 ３）、前記主メモリの未初期化領域を一定領域毎に逐次
初期化する際に、初期化が完了した前記一定領域を順次
使用可能とするために、この領域を実メモリ管理ソフト
ウェアに順次管理させることを特徴とする特許請求の範
囲第２項記載の主メモリの初期化方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60187364A JPS6249427A (ja) | 1985-08-28 | 1985-08-28 | 主メモリの初期化方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60187364A JPS6249427A (ja) | 1985-08-28 | 1985-08-28 | 主メモリの初期化方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6249427A true JPS6249427A (ja) | 1987-03-04 |
Family
ID=16204701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60187364A Pending JPS6249427A (ja) | 1985-08-28 | 1985-08-28 | 主メモリの初期化方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6249427A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0329628U (ja) * | 1989-07-28 | 1991-03-25 | ||
| WO2008016081A1 (fr) * | 2006-08-04 | 2008-02-07 | Panasonic Corporation | Contrôleur de mémoire, dispositif de mémoire non-volatile, dispositif d'accès et système de mémoire non-volatile |
| JP2009277223A (ja) * | 2008-05-14 | 2009-11-26 | Internatl Business Mach Corp <Ibm> | コンピュータ・システム、コンピュータ・システムを初期化するための方法及びコンピュータ・プログラム |
-
1985
- 1985-08-28 JP JP60187364A patent/JPS6249427A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0329628U (ja) * | 1989-07-28 | 1991-03-25 | ||
| WO2008016081A1 (fr) * | 2006-08-04 | 2008-02-07 | Panasonic Corporation | Contrôleur de mémoire, dispositif de mémoire non-volatile, dispositif d'accès et système de mémoire non-volatile |
| JPWO2008016081A1 (ja) * | 2006-08-04 | 2009-12-24 | パナソニック株式会社 | メモリコントローラ、不揮発性記憶装置、アクセス装置、及び不揮発性記憶システム |
| US8112575B2 (en) | 2006-08-04 | 2012-02-07 | Panasonic Corporation | Memory controller, nonvolatile memory device, access device, and nonvolatile memory system |
| JP2009277223A (ja) * | 2008-05-14 | 2009-11-26 | Internatl Business Mach Corp <Ibm> | コンピュータ・システム、コンピュータ・システムを初期化するための方法及びコンピュータ・プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6249427A (ja) | 主メモリの初期化方式 | |
| JPS583009A (ja) | デ−タ処理装置の電源制御装置 | |
| JPS6358560A (ja) | デ−タ処理システム | |
| JPH09212431A (ja) | 計算機装置 | |
| JPH07219779A (ja) | 計算機システムの立ち上げ方法 | |
| JPS59109927A (ja) | イニシヤル・プログラム・ロ−ド制御方式 | |
| JPS58154027A (ja) | 電子計算機装置 | |
| JPS6242254A (ja) | チヤネルイニシヤライズ方式 | |
| JPS6236581B2 (ja) | ||
| JPH07219918A (ja) | 並列計算機のシステム立上げ方式 | |
| JPS62117003A (ja) | マルチｃｐｕ構成プログラマブルコントロ−ラ | |
| JP2972930B2 (ja) | コンピュータシステムの最適環境設定装置 | |
| JPS59144955A (ja) | 情報処理装置 | |
| JPH0764938A (ja) | マルチｃｐｕシステムの起動装置 | |
| JPH06161974A (ja) | マルチｃｐｕボードの診断方法 | |
| JPS6048559A (ja) | 初期プログラムロ−デイング処理装置 | |
| JPH03294923A (ja) | 情報処理装置 | |
| JPH02176832A (ja) | マイクロコンピュータ | |
| JPS63132321A (ja) | 計算機システム・リブ−ト方式 | |
| JPS63298657A (ja) | Ｉｐｌ方式 | |
| JPH0658659B2 (ja) | プロセッサ間の割込み制御方法 | |
| JPH0635813A (ja) | 電子計算機の診断方法 | |
| JPS63276162A (ja) | マルチプロセッサシステムのプロセッサ起動方式 | |
| JPH02161548A (ja) | アダプタに対するプログラムローディング方式 | |
| JPH01181149A (ja) | 付加プロセッサ制御方式 |