JPS6248561A - 印刷イメ−ジメモリ装置 - Google Patents
印刷イメ−ジメモリ装置Info
- Publication number
- JPS6248561A JPS6248561A JP60188151A JP18815185A JPS6248561A JP S6248561 A JPS6248561 A JP S6248561A JP 60188151 A JP60188151 A JP 60188151A JP 18815185 A JP18815185 A JP 18815185A JP S6248561 A JPS6248561 A JP S6248561A
- Authority
- JP
- Japan
- Prior art keywords
- address
- print image
- memory
- physical memory
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
- G06K15/10—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by matrix printers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Dot-Matrix Printers And Others (AREA)
- Laser Beam Printer (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
この発明は、文字２図形などの印刷イメージを印刷領域
に対応して格納する印刷イメージメモリ装置に関する。
に対応して格納する印刷イメージメモリ装置に関する。
［発明の技術的背景とその問題点］
一般にレーザビームプリンタなど高機能プリンタでは、
文字２図形などの印刷イメージを一旦メモリ上に展開し
、このメモリの内容をラスク方向に順次読出すことによ
って用紙に印刷する方式が適用されている。
文字２図形などの印刷イメージを一旦メモリ上に展開し
、このメモリの内容をラスク方向に順次読出すことによ
って用紙に印刷する方式が適用されている。
さて上記のメモリ構成方式としては、従来は、■ 第４
図（ａ）に示すように用紙Ｐの全領域をカバーするよう
なメモリ１１を用いる方式■ 第４図（ｂ）に示すよう
に用紙Ｐの領域をｎ分割して、その１つの領域のみをカ
バーするようなメモリ１２を用いる方式 の２つの方式が知られていた。
図（ａ）に示すように用紙Ｐの全領域をカバーするよう
なメモリ１１を用いる方式■ 第４図（ｂ）に示すよう
に用紙Ｐの領域をｎ分割して、その１つの領域のみをカ
バーするようなメモリ１２を用いる方式 の２つの方式が知られていた。
しかし■の方式では、プリンタはＶＤＴ （ビデオディ
スプレイ端末）に比べて解像度が高く、且つ出力領域（
印刷１［）が大きいことから、大量（大容量）のメモリ
が必要となり高価格となる問題があった。また■の方式
では、領域の繋ぎ目の管理が困難となることから制−が
襖雑となり、印刷イメージ展開速度の低下を招く問題が
あった。
スプレイ端末）に比べて解像度が高く、且つ出力領域（
印刷１［）が大きいことから、大量（大容量）のメモリ
が必要となり高価格となる問題があった。また■の方式
では、領域の繋ぎ目の管理が困難となることから制−が
襖雑となり、印刷イメージ展開速度の低下を招く問題が
あった。
［発明の目的］
この発明は上記事情に鑑みてなされたものでその目的は
、印刷イメージ展開用メモリの容量の削減を図りながら
、印刷イメージ展開を簡単に行なうことができる印刷イ
メージメモリ装置を提供することにある。
、印刷イメージ展開用メモリの容量の削減を図りながら
、印刷イメージ展開を簡単に行なうことができる印刷イ
メージメモリ装置を提供することにある。
［発明の概要コ
この発明では、印刷領域全体の印刷イメージを仮想的に
格納し第１方向の第１アドレスＸおよび同第１方向と直
交する第２方向の第２アドレスＹによりアドレス指定さ
れる２次元の仮想メモリと、この仮想メモリの２次元ア
ドレス空間を第２方向にｎ等分して得られるｎ個の領域
の１つにマツピングされ対応領域の印刷イメージを格納
する２次元の物理メモリとが設けられる。物理メモリの
先頭位置の仮想メモリ内第２アドレスＶｓは第１保持手
段により、物理メモリの第２方向のサイズ２は第２保持
手段により、それぞれを保持される。
格納し第１方向の第１アドレスＸおよび同第１方向と直
交する第２方向の第２アドレスＹによりアドレス指定さ
れる２次元の仮想メモリと、この仮想メモリの２次元ア
ドレス空間を第２方向にｎ等分して得られるｎ個の領域
の１つにマツピングされ対応領域の印刷イメージを格納
する２次元の物理メモリとが設けられる。物理メモリの
先頭位置の仮想メモリ内第２アドレスＶｓは第１保持手
段により、物理メモリの第２方向のサイズ２は第２保持
手段により、それぞれを保持される。
また、この発明では、上記の印刷領域の各行について、
桁毎に、対応する仮想メモリ内領域の任意位置を指定す
る第１アドレスＸ、第２アドレスＹの対をその先頭位置
を示す第１アドレスＸｓ。
桁毎に、対応する仮想メモリ内領域の任意位置を指定す
る第１アドレスＸ、第２アドレスＹの対をその先頭位置
を示す第１アドレスＸｓ。
第２アドレスＹＳから順に発生すると共に、対応する印
刷イメージの展開を行なう印刷イメージ展開手段と、上
記第１アドレス×１および上記第２アドレスＹと第１保
持手段に保持されたｙＳとの差Ｙ−：ｙ’ｓで指定され
る上記物理メモリ内位置（Ｘ、 Ｙ−’Ｔ’８ ）に、
印刷イメージ展開手段により展開された印刷イメージを
１込む印刷イメージ書込み手段と、書込み禁止手段と、
行指定手段とが設けられる。書込み禁止手段は、第２ア
ドレスＹがｙ９≦Ｙ≦ＹＳ＋ｆｆｉの条件を満足するが
否かを判断し、同条件を満足しない場合にはＸ、Ｙ−Ｙ
８で指定される物理メモリ内位置への印刷イメージ書込
みを禁止する。一方、行指定手段は、１行分の印刷イメ
ージ書込み終了毎に次の１行の先頭位置の第２アドレス
がｙ１１＋Ｑ以下であるか否かを判断し、ｙＳ＋ｌ以下
である場合には印刷イメージ展開手段に対して次の行を
展開対象行として指定し、ＴｉＺｇ十λ以下でない場合
には第１保持手段のｙＳをＶｓ＋ｆｆｉに更新してその
新たな領域に物理メモリをマツピングすると共に印刷イ
メージ展開手段に対して前回と同一行を展開対象行とし
て指定する。
刷イメージの展開を行なう印刷イメージ展開手段と、上
記第１アドレス×１および上記第２アドレスＹと第１保
持手段に保持されたｙＳとの差Ｙ−：ｙ’ｓで指定され
る上記物理メモリ内位置（Ｘ、 Ｙ−’Ｔ’８ ）に、
印刷イメージ展開手段により展開された印刷イメージを
１込む印刷イメージ書込み手段と、書込み禁止手段と、
行指定手段とが設けられる。書込み禁止手段は、第２ア
ドレスＹがｙ９≦Ｙ≦ＹＳ＋ｆｆｉの条件を満足するが
否かを判断し、同条件を満足しない場合にはＸ、Ｙ−Ｙ
８で指定される物理メモリ内位置への印刷イメージ書込
みを禁止する。一方、行指定手段は、１行分の印刷イメ
ージ書込み終了毎に次の１行の先頭位置の第２アドレス
がｙ１１＋Ｑ以下であるか否かを判断し、ｙＳ＋ｌ以下
である場合には印刷イメージ展開手段に対して次の行を
展開対象行として指定し、ＴｉＺｇ十λ以下でない場合
には第１保持手段のｙＳをＶｓ＋ｆｆｉに更新してその
新たな領域に物理メモリをマツピングすると共に印刷イ
メージ展開手段に対して前回と同一行を展開対象行とし
て指定する。
［発明の実施例］
以下、この発明の一実施例を第１図（ａ）。
（ｂ）、第２図および第３図を参照して説明する。
第１図（ａ）はこの発明の一実施例に係る印刷イメージ
メモリ装置の構成を示す。同図において、２１は印刷イ
メージ格納（展開）用の物理メモリである。物理メモリ
２１（の領域）は、第１図（ｂ）に示すように、印刷用
紙Ｐ（印刷領域）全体の印刷イメージを仮想的に格納し
Ｘ方向アドレスＸおよびＹ方向アドレスＹによりアドレ
ス指定される２次元の仮想メモリ３１の２次元アドレス
空間をＹ方向にｎ等分して得られるｎ＠の領域の１つに
マツピングされる。この場合、仮想メモリ３１にマツピ
ングされる物理メモリ２１の任意位置の仮想メモリ３１
内Ｘ、Ｙ方向アドレスをＸ、Ｙ、物理メモリ２１の先頭
位置の仮想メモリ３１内Ｙ方向アドレスをｙＳとすると
、同位置の物理メモリ２１内Ｘ、Ｙ方向アドレスはＸ、
Ｙ−ｙＳで示される。なお、仮想メモリ３１のＹ方向の
サイズはｎ２．物理メモリ２１のＹ方向のサイズは２で
あるものとする。
メモリ装置の構成を示す。同図において、２１は印刷イ
メージ格納（展開）用の物理メモリである。物理メモリ
２１（の領域）は、第１図（ｂ）に示すように、印刷用
紙Ｐ（印刷領域）全体の印刷イメージを仮想的に格納し
Ｘ方向アドレスＸおよびＹ方向アドレスＹによりアドレ
ス指定される２次元の仮想メモリ３１の２次元アドレス
空間をＹ方向にｎ等分して得られるｎ＠の領域の１つに
マツピングされる。この場合、仮想メモリ３１にマツピ
ングされる物理メモリ２１の任意位置の仮想メモリ３１
内Ｘ、Ｙ方向アドレスをＸ、Ｙ、物理メモリ２１の先頭
位置の仮想メモリ３１内Ｙ方向アドレスをｙＳとすると
、同位置の物理メモリ２１内Ｘ、Ｙ方向アドレスはＸ、
Ｙ−ｙＳで示される。なお、仮想メモリ３１のＹ方向の
サイズはｎ２．物理メモリ２１のＹ方向のサイズは２で
あるものとする。
再び第１図（ａ）を参照すると、２２は装置全体を制御
する制御部、２３は上！！［ｌ！ｙ９を保持するｙＳレ
ジスタ、２４は上記ρを保持する２レジスタである。２
５は制御部２２から出力されるアドレスＹ（物理メモリ
２１の任意位置の仮想メモリ３１内Ｙ方向アドレス）と
ｙＳレジスタ２３の出力’／ｓとの差Ｙ−ｙＳを求める
減算器、２６は上記アドレスＹ、Ｖｓレジスタ２３の出
力Ｖ８ｔ３よびクレジスタ２４の出力２を入力し、Ｙが
ｙＳ≦Ｙ≦ｙＳ＋ｌを満足するか否かを判定する比較回
路、２７はアンドゲート（Ａ）である。アンドゲート２
７には、比較回路２６の比較判定信号２８、および物理
メモリ２１に対する印刷イメージ展開時に制御部２２か
ら出力される書込みイネーブル信号２９が供給される。
する制御部、２３は上！！［ｌ！ｙ９を保持するｙＳレ
ジスタ、２４は上記ρを保持する２レジスタである。２
５は制御部２２から出力されるアドレスＹ（物理メモリ
２１の任意位置の仮想メモリ３１内Ｙ方向アドレス）と
ｙＳレジスタ２３の出力’／ｓとの差Ｙ−ｙＳを求める
減算器、２６は上記アドレスＹ、Ｖｓレジスタ２３の出
力Ｖ８ｔ３よびクレジスタ２４の出力２を入力し、Ｙが
ｙＳ≦Ｙ≦ｙＳ＋ｌを満足するか否かを判定する比較回
路、２７はアンドゲート（Ａ）である。アンドゲート２
７には、比較回路２６の比較判定信号２８、および物理
メモリ２１に対する印刷イメージ展開時に制御部２２か
ら出力される書込みイネーブル信号２９が供給される。
アンドゲート２１は、書込みイネーブル信号２９を比較
判定信号２８の論理状態に応じて物理メモリ２１に出力
制御！ｌするのに用いられる。物理メモリ２１のアドレ
スは、制御部２２から出力されるアドレス×（物理メモ
リ２１の任意位置の仮想メモリ３１内Ｘ方向アドレス）
と減算器２５の出力Ｙ−１／ｓとにより指定される。
判定信号２８の論理状態に応じて物理メモリ２１に出力
制御！ｌするのに用いられる。物理メモリ２１のアドレ
スは、制御部２２から出力されるアドレス×（物理メモ
リ２１の任意位置の仮想メモリ３１内Ｘ方向アドレス）
と減算器２５の出力Ｙ−１／ｓとにより指定される。
さて、上記の構成において、物理メモリ２１に対する印
刷イメージ展開は第３図のフローチャートに従って次の
ように行なわれる。まず制御部２２はａレジスタ２４に
りなセットする（ステップ８１）。
刷イメージ展開は第３図のフローチャートに従って次の
ように行なわれる。まず制御部２２はａレジスタ２４に
りなセットする（ステップ８１）。
次に制御部２２は印刷イメージの展開対象行ｉを０（先
頭行）に設定しくステップ８２＞、Ｖｓを０に設定する
（ステップＳ３）、そして制御部２２はｙＳレジスタ２
３にｙＳをセットしくステップ８４）、印刷イメージの
展開対象桁７ｊをＯ（先頭桁）に設定する（ステップ＄
５）。
頭行）に設定しくステップ８２＞、Ｖｓを０に設定する
（ステップＳ３）、そして制御部２２はｙＳレジスタ２
３にｙＳをセットしくステップ８４）、印刷イメージの
展開対象桁７ｊをＯ（先頭桁）に設定する（ステップ＄
５）。
次に制御部２２は、１行１桁の仮想メモリ３１内印刷イ
メージ展開開始位置Ｘｓ、ＹＳを仮想メモリ３１に対す
るアドレスＸ、Ｙとして出力すると共に（ステップＳ６
）、図示せぬキャラクタジェネレータにより１行１桁の
文字のＸ、Ｙ位置の印刷イメージの展開を行なわせる（
ステップ８７）。このとき制御部２２は、物理メモリ２
１に対する印刷イメージ書込みのために書込みイネーブ
ル信号２９を出力する。
メージ展開開始位置Ｘｓ、ＹＳを仮想メモリ３１に対す
るアドレスＸ、Ｙとして出力すると共に（ステップＳ６
）、図示せぬキャラクタジェネレータにより１行１桁の
文字のＸ、Ｙ位置の印刷イメージの展開を行なわせる（
ステップ８７）。このとき制御部２２は、物理メモリ２
１に対する印刷イメージ書込みのために書込みイネーブ
ル信号２９を出力する。
制御部２２から出力されるアドレスＹは、減算器２５に
供給される。減算器２５にはＶｓレジスタ２３の出力Ｖ
９も供給される。減算器２５はＹからｙＳを減算し、そ
の結果Ｙ−Ｖｓを物理メモリ２１に供給する。物理メモ
リ２１には、制御部２２から出力されるアドレスＸも供
給される。この結果Ｘ、、Ｙ−ｙＳにより物理メモリ２
１内印刷イメージ書込みアドレスが指定される。制御部
２２から出力されるアドレスＹは比較回路２６にも供給
される。比較回路２６には、ｙＳレジスタ２３の出力ｙ
Ｓおよび℃レジスタ２４の出力ａも供給される。比較回
路２６は、アドレスＹがｙＳ≦Ｙ≦Ｖｓ＋ｊ２の条件を
満足するか否かを比較判定し、同条件を満足する場合（
即ちアドレスＹが、物理メモリ２１がマツピングされた
仮想メモリ３１の分割領域内Ｙアドレスである場合）に
限り、アクティブな比較判定信号２８を出力する。この
信号２８は制御部２２からの書込みイネーブル信号２９
と共にアンドゲート２７に供給される。
供給される。減算器２５にはＶｓレジスタ２３の出力Ｖ
９も供給される。減算器２５はＹからｙＳを減算し、そ
の結果Ｙ−Ｖｓを物理メモリ２１に供給する。物理メモ
リ２１には、制御部２２から出力されるアドレスＸも供
給される。この結果Ｘ、、Ｙ−ｙＳにより物理メモリ２
１内印刷イメージ書込みアドレスが指定される。制御部
２２から出力されるアドレスＹは比較回路２６にも供給
される。比較回路２６には、ｙＳレジスタ２３の出力ｙ
Ｓおよび℃レジスタ２４の出力ａも供給される。比較回
路２６は、アドレスＹがｙＳ≦Ｙ≦Ｖｓ＋ｊ２の条件を
満足するか否かを比較判定し、同条件を満足する場合（
即ちアドレスＹが、物理メモリ２１がマツピングされた
仮想メモリ３１の分割領域内Ｙアドレスである場合）に
限り、アクティブな比較判定信号２８を出力する。この
信号２８は制御部２２からの書込みイネーブル信号２９
と共にアンドゲート２７に供給される。
アンドゲート２７は、比較回路２６からの比較判定信号
２８がアクティブな場合だけ、書込みイネーブル信号２
９からの書込みイネーブル信号２９を物理メモリ２１に
出力する。この物理メモリ２１には、図示せぬキャラク
タジェネレータにより展開された印刷イメージも供給さ
れる。しかして、比較回路２６からの比較判定信号２８
がアクティブな場合、Ｘ、 Ｙ−ｙＳにより指定される
物理メモリ２１内アドレスに上記展開された印刷イメー
ジが書込まれる。
２８がアクティブな場合だけ、書込みイネーブル信号２
９からの書込みイネーブル信号２９を物理メモリ２１に
出力する。この物理メモリ２１には、図示せぬキャラク
タジェネレータにより展開された印刷イメージも供給さ
れる。しかして、比較回路２６からの比較判定信号２８
がアクティブな場合、Ｘ、 Ｙ−ｙＳにより指定される
物理メモリ２１内アドレスに上記展開された印刷イメー
ジが書込まれる。
さて制御部２２は、上記したステップＳ７を実行すると
、１文字分の印刷イメージ書込み（印刷イメージ展開）
が終了したか否かの判定を行なう（ステップ３８＞。も
しステップＳ８の判定がＮｏであれば、制御部２２はＸ
、Ｙを更新して１行１桁内の次の印刷イメージ書込み位
置を設定し（ステップＳ９）、再びステップＳ７を実行
する。
、１文字分の印刷イメージ書込み（印刷イメージ展開）
が終了したか否かの判定を行なう（ステップ３８＞。も
しステップＳ８の判定がＮｏであれば、制御部２２はＸ
、Ｙを更新して１行１桁内の次の印刷イメージ書込み位
置を設定し（ステップＳ９）、再びステップＳ７を実行
する。
これに対してステップＳ８の判定がＹＥＳであれば、制
一部２２は１行分の印刷イージ書込みが終了したか否か
の判定を行なう（ステップ５１０）。
一部２２は１行分の印刷イージ書込みが終了したか否か
の判定を行なう（ステップ５１０）。
もしステップ３１０の判定がＮＯであれば、υｌＩ［］
部２２はｊを＋１して桁を進め（ステップ５１１）、再
びステップＳ６を実行する。これに対してステップ３１
０の判定がＹＥＳであれば、制御部２２は全行分の印刷
イメージ書込みが終了したか否かの判定を行なう（ステ
ップ５１２）。
部２２はｊを＋１して桁を進め（ステップ５１１）、再
びステップＳ６を実行する。これに対してステップ３１
０の判定がＹＥＳであれば、制御部２２は全行分の印刷
イメージ書込みが終了したか否かの判定を行なう（ステ
ップ５１２）。
制卸部２２は、ステップ８１２の判定がＹＥＳであれば
、一連の印刷イメージ１込み（印刷イメージ展開）を終
了する。これに対してステップ＄１２の判定がＮｏであ
れば、制御部２２はＹＳ十行ビッヂ（即ち次の行の開始
位置のＹアドレス）がｙＳ＋！２（即ち物理メモリ２１
が次にマツピングされる仮想メモリ３１内分割領域の先
頭位置のＹアドレス）以下であるか否かの判定を行なう
（ステップ３１３）。
、一連の印刷イメージ１込み（印刷イメージ展開）を終
了する。これに対してステップ＄１２の判定がＮｏであ
れば、制御部２２はＹＳ十行ビッヂ（即ち次の行の開始
位置のＹアドレス）がｙＳ＋！２（即ち物理メモリ２１
が次にマツピングされる仮想メモリ３１内分割領域の先
頭位置のＹアドレス）以下であるか否かの判定を行なう
（ステップ３１３）。
もしステップ８１３の判定がＹＥＳであれば、制御部２
２はｉを＋１して行を進め（ステップ５１４）、再びス
テップＳ５を実行する。これに対してステップＳ１３の
判定がＮｏであれば、制御１１１部２２は物理メモリ２
１がマツピングされている仮想メモリ３１内分割領域の
印刷イメージ物理メ七り２１への書込みが終了したもの
と判断１ノ、物理メモリ２１内印刷イメージの印刷出力
制御を行なう。そして１ｉｌｌ ｔｅ１部２２は、ｙＳ
を＋ｊｌ（ステップ３１５）、即ち物理メモリ２１を仮
想メ七り３１内の次の分割領域にマツピングし、再びス
テップＳ４を実行する。この場合、行は進められないこ
とから、再度同一行について印刷イメージ書込みが行な
われる。
２はｉを＋１して行を進め（ステップ５１４）、再びス
テップＳ５を実行する。これに対してステップＳ１３の
判定がＮｏであれば、制御１１１部２２は物理メモリ２
１がマツピングされている仮想メモリ３１内分割領域の
印刷イメージ物理メ七り２１への書込みが終了したもの
と判断１ノ、物理メモリ２１内印刷イメージの印刷出力
制御を行なう。そして１ｉｌｌ ｔｅ１部２２は、ｙＳ
を＋ｊｌ（ステップ３１５）、即ち物理メモリ２１を仮
想メ七り３１内の次の分割領域にマツピングし、再びス
テップＳ４を実行する。この場合、行は進められないこ
とから、再度同一行について印刷イメージ書込みが行な
われる。
以上のようにして物理メモリ２１のマツピング先を更新
しながら印刷イメージ展開が行なわれ、第３図に示すよ
うに仮想メモリ３１の第に分割領域５１に対応する物理
メモリ２１内領域に対する文字Ａのイメージ展開が行な
われているものとする。このときクレジスタ２４には、
第に分割領域５１の先頭位置のＹアドレスをＱとすると
、ｙＳとしてＱカーセットされている。したがって文字
Ａの展開開始位置Ｘｓ、ＹＳに対応する物理メモリ２１
内アドレスはＸｇ、￥ｓ−Ｑとなる。この文字Ａを含む
行は、第３図に示すように第に分割領１Ｉｉ５１と次の
第に千１分割領域５２との境界近傍に位置している。こ
の場合、文字Ａの上部５３の各印刷イメージについては
、対応するアドレスＹがｙＳ≦Ｙ≦ｙＳ＋Ｑ（但（〕”
）／ｓ ＝Ｑ）を満足するため、物理メモリ２１に対す
る書込みが行なわれる。これに対して、文字への下部５
４の各印刷イメージについては、対応するアドレスＹが
Ｖｓ≦Ｙ≦Ｖｓ＋／２（但しＶｓ−Ｑ）を満足しないた
め、制御部２２からはアドレスＸ、Ｙおよび書込みイネ
ーブル信号２９が出力され、図示せぬキャラクタジェネ
レータから対応する印刷イメージが出力されるものの、
物理メモリ２１に対する書込みは禁止される。
しながら印刷イメージ展開が行なわれ、第３図に示すよ
うに仮想メモリ３１の第に分割領域５１に対応する物理
メモリ２１内領域に対する文字Ａのイメージ展開が行な
われているものとする。このときクレジスタ２４には、
第に分割領域５１の先頭位置のＹアドレスをＱとすると
、ｙＳとしてＱカーセットされている。したがって文字
Ａの展開開始位置Ｘｓ、ＹＳに対応する物理メモリ２１
内アドレスはＸｇ、￥ｓ−Ｑとなる。この文字Ａを含む
行は、第３図に示すように第に分割領１Ｉｉ５１と次の
第に千１分割領域５２との境界近傍に位置している。こ
の場合、文字Ａの上部５３の各印刷イメージについては
、対応するアドレスＹがｙＳ≦Ｙ≦ｙＳ＋Ｑ（但（〕”
）／ｓ ＝Ｑ）を満足するため、物理メモリ２１に対す
る書込みが行なわれる。これに対して、文字への下部５
４の各印刷イメージについては、対応するアドレスＹが
Ｖｓ≦Ｙ≦Ｖｓ＋／２（但しＶｓ−Ｑ）を満足しないた
め、制御部２２からはアドレスＸ、Ｙおよび書込みイネ
ーブル信号２９が出力され、図示せぬキャラクタジェネ
レータから対応する印刷イメージが出力されるものの、
物理メモリ２１に対する書込みは禁止される。
第３図の例では、文字Ａの行の次の行の展開開始位置の
Ｙ位置は第１く分割領域５）外なる。このため文字Ａの
行の印刷イメージ書込み終了後のステップ＄１３の判定
はＮｏとなる。この場合、ｙＳはステップＳ１５におい
てＱからＱ＋ｆｉに更新され、第に分割領［５１の次の
領域である第に＋１分割領域５２に物理メモリ２１がマ
ツピングされる。ステップ＄１３の判定がＮｏの場合、
前記したように行が進められないことから、再び文字Ａ
の行について印刷イメージ書込みが行なわれる。但し、
℃レジスタ２４には、物理メモリ２１が第に分割領域５
１にマツピングされていた前回と異なり、第に＋１分割
領域５２の先頭位置のＹアドレスＱ＋ｌがＶｓとしてセ
ットされている。したがって、今度は文字Ａの上部５３
の各印刷イメージについて、対応するアドレスＹがｙＳ
≦Ｙ≦ｙＳ＋１２（但しｙＳ ＝Ｑ＋Ｑ）を満足しなく
なるため、物理メモリ２１に対する書込みが禁止される
。これに対して文字Ａの下部５４の各印刷イメージは、
物理メモリ２１に書込まれる。即ち、この実論例によれ
ば、第に分割領域５１と第に＋１分割領域５２との繋ぎ
目に存在する行の印刷イメージ書込みが、その繋ぎ目（
即ｔ５物理メモリ２１の境界位置）を意識することなく
行なうことができる。
Ｙ位置は第１く分割領域５）外なる。このため文字Ａの
行の印刷イメージ書込み終了後のステップ＄１３の判定
はＮｏとなる。この場合、ｙＳはステップＳ１５におい
てＱからＱ＋ｆｉに更新され、第に分割領［５１の次の
領域である第に＋１分割領域５２に物理メモリ２１がマ
ツピングされる。ステップ＄１３の判定がＮｏの場合、
前記したように行が進められないことから、再び文字Ａ
の行について印刷イメージ書込みが行なわれる。但し、
℃レジスタ２４には、物理メモリ２１が第に分割領域５
１にマツピングされていた前回と異なり、第に＋１分割
領域５２の先頭位置のＹアドレスＱ＋ｌがＶｓとしてセ
ットされている。したがって、今度は文字Ａの上部５３
の各印刷イメージについて、対応するアドレスＹがｙＳ
≦Ｙ≦ｙＳ＋１２（但しｙＳ ＝Ｑ＋Ｑ）を満足しなく
なるため、物理メモリ２１に対する書込みが禁止される
。これに対して文字Ａの下部５４の各印刷イメージは、
物理メモリ２１に書込まれる。即ち、この実論例によれ
ば、第に分割領域５１と第に＋１分割領域５２との繋ぎ
目に存在する行の印刷イメージ書込みが、その繋ぎ目（
即ｔ５物理メモリ２１の境界位置）を意識することなく
行なうことができる。
［発明の効果］
・以上詳述したようにこの発明によれば、印刷領域に比
して小さな容量の印刷イメージ格納用メモリを用いるよ
うにしたにも拘らず、そのメモリの境界位置を意識する
ことなく文字等の印刷イメージ展開が行なえる。即ちこ
の発明によれば、印刷イメージ展開用メモリの容量の削
減を図りながら、印刷イメージ展開を簡単に行なうこと
ができる。
して小さな容量の印刷イメージ格納用メモリを用いるよ
うにしたにも拘らず、そのメモリの境界位置を意識する
ことなく文字等の印刷イメージ展開が行なえる。即ちこ
の発明によれば、印刷イメージ展開用メモリの容量の削
減を図りながら、印刷イメージ展開を簡単に行なうこと
ができる。
第１図（ａ）はこの発明の一実施例を示寸ブロック構成
図、第１図（ｂ）は第１図（ａ＞に示す物理メモリ２１
の仮想メモリ３１内マツピング例を示す図、第２図は動
作を説明するためのフローチャート、第３図は印刷イメ
ージ書込み例を示す図、第４図は従来例を示す図である
。 ２１・・・物理メモリ、２２・・・ＩＩ＠部、２３・・
・Ｖｓレジスタ、２４・・・℃レジスタ、２５・・・減
算器、２Ｇ・・・比較回路、３１・・・仮想メモリ、Ｐ
・・・用紙。 出願人代理人 弁理士 鈴 江 武 彦（ａ） （ｂ） 第１ 図 第２図 箪３！０ 第４図
図、第１図（ｂ）は第１図（ａ＞に示す物理メモリ２１
の仮想メモリ３１内マツピング例を示す図、第２図は動
作を説明するためのフローチャート、第３図は印刷イメ
ージ書込み例を示す図、第４図は従来例を示す図である
。 ２１・・・物理メモリ、２２・・・ＩＩ＠部、２３・・
・Ｖｓレジスタ、２４・・・℃レジスタ、２５・・・減
算器、２Ｇ・・・比較回路、３１・・・仮想メモリ、Ｐ
・・・用紙。 出願人代理人 弁理士 鈴 江 武 彦（ａ） （ｂ） 第１ 図 第２図 箪３！０ 第４図
Claims (1)
- 印刷領域全体の印刷イメージを仮想的に格納し第１方向
の第１アドレスＸおよび同第１方向と直交する第２方向
の第２アドレスＹによりアドレス指定される２次元の仮
想メモリと、この仮想メモリの２次元アドレス空間を上
記第２方向にｎ等分して得られるｎ個の領域の１つにマ
ッピングされ対応領域の印刷イメージを格納する２次元
の物理メモリと、この物理メモリの先頭位置の上記仮想
メモリ内第２アドレスｙ＿Ｓを保持する第１保持手段と
、上記物理メモリの上記第２方向のサイズｌを保持する
第２保持手段と、上記印刷領域の各行について、桁毎に
、対応する上記仮想メモリ内領域の任意位置を指定する
第１アドレスＸ、第２アドレスＹの対をその先頭位置を
示す第１アドレスＸ＿Ｓ、第２アドレスＹ＿Ｓから順に
発生すると共に、対応する印刷イメージの展開を行なう
印刷イメージ展開手段と、上記第１アドレスＸ、および
上記第２アドレスＹと上記第１保持手段に保持されたｙ
＿Ｓとの差Ｙ−ｙ＿Ｓで指定される上記物理メモリ内位
置に上記印刷イメージ展開手段により展開された印刷イ
メージを書込む印刷イメージ書込み手段と、上記第２ア
ドレスＹがｙ＿Ｓ≦Ｙ≦ｙ＿Ｓ＋ｌの条件を満足するか
否かを判断し、同条件を満足しない場合にＸ、Ｙ−Ｙ＿
Ｓで指定される上記物理メモリ内位置への印刷イメージ
書込みを禁止する書込み禁止手段と、１行分の印刷イメ
ージ書込みを終了する毎に次の１行の先頭位置の第２ア
ドレスがｙ＿Ｓ＋ｌ以下であるか否かを判断し、ｙ＿Ｓ
＋ｌ以下である場合には上記印刷イメージ展開手段に対
して次の行を展開対象行として指定し、ｙ＿Ｓ＋ｌ以下
でない場合には上記第１保持手段のｙ＿Ｓをｙ＿Ｓ＋ｌ
に更新すると共に上記印刷イメージ展開手段に対して前
回と同一行を展開対象行として指定する行指定手段とを
具備することを特徴とする印刷イメージメモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60188151A JPS6248561A (ja) | 1985-08-27 | 1985-08-27 | 印刷イメ−ジメモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60188151A JPS6248561A (ja) | 1985-08-27 | 1985-08-27 | 印刷イメ−ジメモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6248561A true JPS6248561A (ja) | 1987-03-03 |
Family
ID=16218638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60188151A Pending JPS6248561A (ja) | 1985-08-27 | 1985-08-27 | 印刷イメ−ジメモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6248561A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03155960A (ja) * | 1989-11-14 | 1991-07-03 | Canon Inc | 記録装置 |
| JP2000222140A (ja) * | 1999-01-28 | 2000-08-11 | Seiko Epson Corp | プリンタおよびプリンタのメモリ管理方法並びにプログラムを記録した記録媒体 |
-
1985
- 1985-08-27 JP JP60188151A patent/JPS6248561A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03155960A (ja) * | 1989-11-14 | 1991-07-03 | Canon Inc | 記録装置 |
| JP2000222140A (ja) * | 1999-01-28 | 2000-08-11 | Seiko Epson Corp | プリンタおよびプリンタのメモリ管理方法並びにプログラムを記録した記録媒体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0345076A (ja) | 画像データの処理方式 | |
| GB2078411A (en) | Documents processing arrangements | |
| EP0438038B1 (en) | Graphics processor | |
| JP4400667B2 (ja) | 描画装置、画像出力装置及びプログラム | |
| JPS62231382A (ja) | イメ−ジ処理方法及び装置 | |
| JPH06162210A (ja) | 画像処理装置 | |
| JPS6248561A (ja) | 印刷イメ−ジメモリ装置 | |
| JPH03130175A (ja) | ドットマトリックスデータを拡大する装置 | |
| JP2770582B2 (ja) | 図形塗潰し装置 | |
| JPH06161420A (ja) | 文字信号発生装置 | |
| JPS61141480A (ja) | 拡大文字処理方法 | |
| JPH01290448A (ja) | 文字発生装置 | |
| JP3420457B2 (ja) | 文書処理方法及び装置 | |
| JP2003178300A (ja) | 画像処理方法及び画像処理装置 | |
| JP4419524B2 (ja) | 画像処理装置およびプログラム | |
| JPS602922Y2 (ja) | 写真植字機における表示装置 | |
| JPH06274145A (ja) | 文字処理装置 | |
| JP2715475B2 (ja) | 図形出力装置 | |
| JPH0467964A (ja) | ページプリンタ印刷制御方式 | |
| JPS60132271A (ja) | 塗り潰し処理方式 | |
| JPH06342467A (ja) | メモリアクセス装置 | |
| JP3591096B2 (ja) | ページプリンタの制御方法 | |
| JPH0729449B2 (ja) | プリンタ制御装置 | |
| JPH0561456A (ja) | ビツトマツプ表示装置 | |
| JPS6320581A (ja) | メモリアドレス発生方式 |