JPS6248046A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6248046A JPS6248046A JP19068885A JP19068885A JPS6248046A JP S6248046 A JPS6248046 A JP S6248046A JP 19068885 A JP19068885 A JP 19068885A JP 19068885 A JP19068885 A JP 19068885A JP S6248046 A JPS6248046 A JP S6248046A
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminum
- wiring
- etched
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関する。
従来、半導体装置の製造工程に用いられる反応性イオン
エツチング法では、半導体装置の高集積によるパターン
の縮小化に伴い、エツチング時のサイドエッチを出来る
だけ減す事を目的に方向性をもたせた異方性エツチング
が行なわれている。
エツチング法では、半導体装置の高集積によるパターン
の縮小化に伴い、エツチング時のサイドエッチを出来る
だけ減す事を目的に方向性をもたせた異方性エツチング
が行なわれている。
従って、エツチングされた部分はマスクパターン面に対
し、垂直に切シ立った形状となっている。
し、垂直に切シ立った形状となっている。
しかしながら、従来の反応性イオンエツチングは、方向
性を持った異方性エツチングを目的としていたために、
被エツチング物であるアルミニウムやアルミニウムの合
金膜がオーバーハング形状を有した下地に被着されてい
ると、このオーバーハング部に被エツチング物であるア
ルミニウムやアルミニウムの合金物がエツチングされず
残ってしまい、短絡を起すという欠点があった。
性を持った異方性エツチングを目的としていたために、
被エツチング物であるアルミニウムやアルミニウムの合
金膜がオーバーハング形状を有した下地に被着されてい
ると、このオーバーハング部に被エツチング物であるア
ルミニウムやアルミニウムの合金物がエツチングされず
残ってしまい、短絡を起すという欠点があった。
本発明の目的は、オーバーハング状に形成された下地の
上に金属配線全形成してもエツチング残に４゛シ短絡金
起すことのない半導体装置の製造方法を提供することに
ある。
上に金属配線全形成してもエツチング残に４゛シ短絡金
起すことのない半導体装置の製造方法を提供することに
ある。
本発明による半導体装置の製造方法は、アルミニウムや
アルミニウムの合金膜を反応性エツチング法を用いてエ
ツチングする半導体装置の製造方法であって、前記アル
ミニウムやアルミニウム合金膜の形状をアンダーカット
を有する形にエツチングするものである。
アルミニウムの合金膜を反応性エツチング法を用いてエ
ツチングする半導体装置の製造方法であって、前記アル
ミニウムやアルミニウム合金膜の形状をアンダーカット
を有する形にエツチングするものである。
次に本発明の実施例について図面を参照して説明する。
第１図は本発明の一実施例を説明するための半導体チッ
プの断面図である。まずシリコン基板１上に熱酸化膜２
を形成し、その上に配線用ポリシリコン膜３を形成し、
その上にＣＶＤ法によシ層間絶縁膜４として８ｉ０ｘ膜
を成長させる。この時５ｉ０２膜を常圧形ＣＶＤ装置で
１μｍ程度の厚さに成長すると、配線用ポリシリコン膜
３の段によって出来る層間絶縁膜４の段部７はオーバー
ハングになる。しかる後配線用のアルミニウムｓｔ−蒸
着し、写真蝕刻法によシホトレジスト６を所望個所に残
し、このホトレジスト６をマスクとして配線用アルミニ
ウム５を逆テーパ状にエツチングする。
プの断面図である。まずシリコン基板１上に熱酸化膜２
を形成し、その上に配線用ポリシリコン膜３を形成し、
その上にＣＶＤ法によシ層間絶縁膜４として８ｉ０ｘ膜
を成長させる。この時５ｉ０２膜を常圧形ＣＶＤ装置で
１μｍ程度の厚さに成長すると、配線用ポリシリコン膜
３の段によって出来る層間絶縁膜４の段部７はオーバー
ハングになる。しかる後配線用のアルミニウムｓｔ−蒸
着し、写真蝕刻法によシホトレジスト６を所望個所に残
し、このホトレジスト６をマスクとして配線用アルミニ
ウム５を逆テーパ状にエツチングする。
このエツチングによシ配鞠用アルミニウム５はアンダー
カットにエツチングされるため、オーツく一ハング部７
に於ける配線用アルミニウムの残９は無くなる為、配線
が短絡することはなくなる。
カットにエツチングされるため、オーツく一ハング部７
に於ける配線用アルミニウムの残９は無くなる為、配線
が短絡することはなくなる。
以上説明した様に本発明は、半導体装置上に形成する配
線用アルミニウム膜やアルミニウム合金膜を反応性イオ
ンエツチングする際にこれらの膜の形状をアンダーカッ
）ｆ有する逆テーノく状にエツチングする事によシ、ア
ルミニウムやアルミニウムの合金膜の配線間短絡による
不良の少ない安定した高歩留ｂｔ−得る事が出来る。
線用アルミニウム膜やアルミニウム合金膜を反応性イオ
ンエツチングする際にこれらの膜の形状をアンダーカッ
）ｆ有する逆テーノく状にエツチングする事によシ、ア
ルミニウムやアルミニウムの合金膜の配線間短絡による
不良の少ない安定した高歩留ｂｔ−得る事が出来る。
第１図は本発明の一実施例を説明するための半導体チッ
プの断面図である。 １・・・・・・シリコン基板、２・・・・・酸化膜、３
・ポリシリコン膜、４・・−・・・層間絶縁膜、５
・・・・アルミニウム、６・・・・・ホトレジスト、７
・・・・・・オーパーツ曳ング部。
７−” ｍｌ、。
プの断面図である。 １・・・・・・シリコン基板、２・・・・・酸化膜、３
・ポリシリコン膜、４・・−・・・層間絶縁膜、５
・・・・アルミニウム、６・・・・・ホトレジスト、７
・・・・・・オーパーツ曳ング部。
７−” ｍｌ、。
Claims (1)
- 半導体装置上に形成された配線用のアルミニウム膜やア
ルミニウム合金膜を反応性イオンエッチング法を用いて
エッチングする半導体装置の製造方法において、前記ア
ルミニウム膜やアルミニウム合金膜の断面形状をアンダ
ーカットを有する逆テーパ状にエッチングすることを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19068885A JPS6248046A (ja) | 1985-08-28 | 1985-08-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19068885A JPS6248046A (ja) | 1985-08-28 | 1985-08-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6248046A true JPS6248046A (ja) | 1987-03-02 |
Family
ID=16262214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19068885A Pending JPS6248046A (ja) | 1985-08-28 | 1985-08-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6248046A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1109219A2 (en) * | 1999-12-15 | 2001-06-20 | Shinko Electric Industries Co. Ltd. | Semiconductor device having a wiring layer |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57208128A (en) * | 1981-06-18 | 1982-12-21 | Fujitsu Ltd | Manufacture of semiconductor device |
-
1985
- 1985-08-28 JP JP19068885A patent/JPS6248046A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57208128A (en) * | 1981-06-18 | 1982-12-21 | Fujitsu Ltd | Manufacture of semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1109219A2 (en) * | 1999-12-15 | 2001-06-20 | Shinko Electric Industries Co. Ltd. | Semiconductor device having a wiring layer |
| EP1109219A3 (en) * | 1999-12-15 | 2003-11-12 | Shinko Electric Industries Co. Ltd. | Semiconductor device having a wiring layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6127631A (ja) | 半導体装置 | |
| JPH04251925A (ja) | 半導体装置の製造方法 | |
| JPS6248046A (ja) | 半導体装置の製造方法 | |
| JPS63258020A (ja) | 素子分離パタ−ンの形成方法 | |
| JP2666383B2 (ja) | 半導体装置 | |
| JPH04307958A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0497523A (ja) | 半導体装置の製造方法 | |
| JPH05283378A (ja) | 半導体装置の製造方法 | |
| JPS63213930A (ja) | 半導体装置の製造方法 | |
| JPH03276633A (ja) | 半導体装置の製造方法 | |
| JPS63211742A (ja) | 半導体装置の製造方法 | |
| KR910000277B1 (ko) | 반도체 장치의 제조방법 | |
| JPH0653182A (ja) | プラズマエッチング方法 | |
| JPS60261132A (ja) | 半導体装置の製造方法 | |
| JPS61156739A (ja) | ドライエツチング方法 | |
| JPS5918640A (ja) | 半導体装置の製造方法 | |
| JPS63257248A (ja) | 半導体装置の製造方法 | |
| JPH04255226A (ja) | 半導体装置の製造方法 | |
| JPS63307744A (ja) | 半導体装置の製造方法 | |
| JPS62150853A (ja) | 配線パタ−ン形成方法 | |
| JPH0319221A (ja) | 半導体装置の製造方法 | |
| JPH0258212A (ja) | 半導体装置の製造方法 | |
| JPS62179114A (ja) | 半導体装置の製造方法 | |
| KR20010003698A (ko) | 반도체소자의 금속배선 형성방법 | |
| JPS61219152A (ja) | 半導体装置 |