JPS6246027B2 - - Google Patents

Info

Publication number
JPS6246027B2
JPS6246027B2 JP56159730A JP15973081A JPS6246027B2 JP S6246027 B2 JPS6246027 B2 JP S6246027B2 JP 56159730 A JP56159730 A JP 56159730A JP 15973081 A JP15973081 A JP 15973081A JP S6246027 B2 JPS6246027 B2 JP S6246027B2
Authority
JP
Japan
Prior art keywords
computer
switching
signal
system computer
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56159730A
Other languages
English (en)
Other versions
JPS5860368A (ja
Inventor
Fumio Hasegawa
Toshiaki Sato
Kazutaka Hayakawa
Masaru Okazaki
Masataka Fujita
Tadao Hida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Fuji Facom Corp
Original Assignee
Fuji Electric Co Ltd
Fuji Facom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Fuji Facom Corp filed Critical Fuji Electric Co Ltd
Priority to JP56159730A priority Critical patent/JPS5860368A/ja
Publication of JPS5860368A publication Critical patent/JPS5860368A/ja
Publication of JPS6246027B2 publication Critical patent/JPS6246027B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Description

【発明の詳細な説明】 この発明は、待機二重系計算機システムの切替
方式に関するものである。
従来計算機システムの方式的信頼性を高める目
的で種々の二重系計算機システムが構成されてい
る。これらのうち、実際の処理を受け持つ動作モ
ード(マスタ・モード)を一方の計算機に設定す
るとともに、他方の計算機を故障時のバツクアツ
プのための待機モード(スタンバイ・モード)に
設定する待機二重系計算機システムが広く用いら
れている。この種待機二重系計算機システムにお
いて、マスタ・モードとスタンバイ・モードの切
替と同時にメモリ装置等の共用装置をマスタ・モ
ードに指定された計算機に接続切替を行う方式が
通常採用されているが、この種の切替方式は、高
信頼かつ安価でこのため構成が簡易で操作が容易
であること及び短時間で確実な切替が行える必要
がある。
この種従来例の典型的な一例として、第1図に
示すようにオペレータの判断・操作にたよる切替
方式がある。すなわち計算機11及び12はそれ
ぞれ起動スイツチSW1及びSW2で起動された
のち、動作開始や故障発生状況に関するオペレー
タの判断・操作に基き、マスタ・モード指令用ス
イツチSW3によつてマスタ・モードが指令され
る。これと同時に接続切替部13内の切替スイツ
チSW4により共用装置14がマスタ・モードに
指定された計算機に接続される。
上述の手動切替方式は構成が簡易であるという
利点はあるが、オペレータが自ら集収したデータ
に基いていずれの側をマスタ・モードに指定する
か、あるいはいつマスタ・モードとスタンバイ・
モードとの切替を行うかを判断し操作しなければ
ならないので、判断と操作に時間がかかり速かな
起動・切替えができないだけでなく、誤つた判
断・操作を行うおそれもある。
上述の手動方式の欠点を除去するために第2図
に示すようにソフトウエアによる切替方式も採用
されている。すなわち計算機11,12はそれぞ
れ起動スイツチSW1及びSW2で起動された
後、系間伝送装置17及び18を介して相手系の
動作状態監視信号を授受してこれをメモリ15及
び16に保持しておき、スタンバイ・モードの計
算機がマスタ・モードの計算機の動作状態の異常
を検出すると、自己をマスタ・モードに相手側を
スタンバイ・モードに自動的に切替えるとともに
共用装置14の接続を自己に切替える方式であ
る。
この方式によれば上述した手動方式の欠点を解
消できるが、系間伝送装置や監視信号保持用メモ
リが必要になるため装置が複雑になるだけでな
く、早期の切替えのためには短い周期での監視処
理が必要でこのためソフトウエア負荷が増大する
という欠点もある。
本発明は上述した従来方式の欠点に鑑みてなさ
れたものであり、その目的とするところは、構成
が簡易で高速動作が可能であり、しかもソフトウ
エア負荷及び計算機負荷の増大を伴なわない切替
方式を提供することにある。
以下本発明の詳細を実施例により説明する。
第3図は本発明の一実施例の構成のブロツク図
であり、21はA系計算機、22はB系計算機、
23は切替装置、24は接続切替部、25は共用
装置、26,27及び28は信号線、SW1,
SW2は計算機を起動する起動スイツチである。
第4図は第3図示の切替装置23の一実施例の
構成を示すブロツク図であり、A1〜A5及びB1
B5はリレー、a 及びb はそれぞれリレーAi

kの励磁、復旧に伴なつてメーク状態、ブレー
ク状態となる接点、片仮名の記号イ〜タは信号を
表わす符号であり、これらの符号が付された接点
は対応の符号によつてメーク状態となる接点であ
る。
以下第3図及び第4図の実施例の動作をそれぞ
れの場合に分けて説明する。
(1) 初期起動の場合 まず計算機を起動するには、オペレータが起動
スイツチSW1及びSW2を任意の順序で操作し
てA系計算機21及びB系計算機22に起動指令
を与える。このための一好適例は、これらの起動
スイツチをアルタネイトスイツチで構成し、起動
指令によつて計算機電源をONさせるものであ
る。起動指令を受けた計算機はそれぞれ信号線2
6,27を介して切替装置23に起動完了信号を
送出する。
第4図示の切替装置23においてA系計算機2
1からの起動完了信号イがB系計算機22からの
起動完了信号ホに先立つてオン状態になつた場合
について説明する。A系計算機21からの起動完
了信号イがオンになると、リレーB1がまだ励磁
されておらず接点b がメーク状態にあるので、
リレーA1が励磁されて接点a がメーク状態にな
る。この結果リレーA1が自己保持状態になる。
これと同時に接点a 及びa がメーク状態にな
り、受信完了信号リ及びワがそれぞれA系計算機
21及びB系計算機22に送出される(オンにさ
れる)とともに、接点a がブレーク状態になつ
てB系計算機22からの起動完了信号ホがロツク
される。これと同時にリレーA1の励磁に伴なつ
て接点a がメーク状態になるが、このときリレ
ーB1はまだ励磁されておらず接点b はメーク状
態にあるので、リレーA2が励磁される。この結
果接点a がメーク状態になつてリレーA2が自己
保持される。
接点a がメーク状態になると、切替指令信号
オが接続切替部24に送出され共用装置25がA
系計算機21に切替られる。この後接続切替部2
4から切替完了信号ロを受信すると、リレーA3
が励磁されて接点a 及びa がメーク状態にな
り、A系計算機21及びB系計算機22のそれぞ
れにA系マスタ・モード信号ヌ及びA系マスタ・
モード信号カが送出される。これを受けたA系計
算機にはマスタ・モードが指定され、B系計算機
にはスタンバイ・モードが指定される。これと同
時に接点a がメーク状態になつてB系計算機2
2からの起動完了信号ホに対するロツクが解除さ
れる。この後B系計算機22からの起動完了信号
ホが再度オンになると、接点a を経由してリレ
ーB1が励磁されて接点b がメーク状態になる。
この結果リレーB1は自己保持状態になる。同時
に接点b 及びb がメーク状態になり受信完了信
号ワ及びリがそれぞれB系計算機22及びA系計
算機21に送出されるとともに、接点b がブレ
ーク状態になる。また同時に接点b がメーク状
態になるが、このときリレーA1はすでに励磁さ
れて自己保持状態にあり従つて接点a はブレー
ク状態にあるので、リレーB2は励磁されず接続
切替部24に切替指令信号が送出されない。
一方リレーA1,B1のいずれも励磁されていな
い初期状態において、A系計算機21からの起動
信号イに先立つてB系計算機22からの起動信号
ホがオンになつたときも、上述したものとほぼ同
様の動作が行われる。すなわち、B系計算機22
からの起動完了信号ホがオンになると、リレー
A1がまだ励磁されておらず接点a がメーク状態
にあるので、リレーB1が励磁されて接点b がメ
ーク状態になる。この結果リレーB1が自己保持
状態になる。同時に接点b 及びb がメーク状態
になり、受信完了信号ワ及びリのそれぞれがB系
計算機22及びA系計算機21に送出されるとと
もに、接点b がブレーク状態になつてA系計算
機21からの起動完了信号がロツクされる。また
同時にリレーB1の励磁に伴なつて接点b がメー
ク状態になるが、このときリレーA1はまだ励磁
されておらず接点a はメーク状態にあるので、
リレーB2が励磁される。この結果接点b がメー
ク状態になつてリレーB2が自己保持される。
接点b がメーク状態になると、切替指令信号
タが接続切替部24に送出され、共用装置25が
B系計算機22に切替えられる。この後接続切替
部24から切替完了信号ヘを受信すると、リレー
B3が励磁されて接点b 及びb がメーク状態にな
り、B系計算機22及びA系計算機21のそれぞ
れにB系マスタ・モード信号ヨ及びB系マスタ・
モード信号ルが送出される。これを受けたA系計
算機にはスタンバイ・モードが指定され、B系計
算機にはマスタ・モードが指定される。これと同
時に接点b がメーク状態になつてA系計算機2
1からの起動完了信号イに対するロツクが解除さ
れる。この後A系計算機21からの起動完了信号
が再度オンになると、接点b を経由してリレー
A1が励磁されて接点a がメーク状態になる。こ
の結果リレーA1は自己保持状態になる。同時に
接点a 及びa がメーク状態になり受信完了信号
リ及びワがそれぞれA系計算機21及びB系計算
機22に送出されるとともに、接点a がブレー
ク状態になる。また同時に接点a がメーク状態
になるが、このときリレーB1はすでに励磁され
て自己保持状態にあつて接点b はブレーク状態
にあるので、リレーA2は励磁されず接続切替部
24に切替指令信号が送出されない。
(2) マスタ・モードの計算機から故障信号を受信
した場合。
A系計算機21が現在マスタ・モードにあるも
のとする。A系計算機21からの故障信号ニによ
つてリレーA5が励磁されて接点a がブレーク状
態になり、リレーA1の自己保持がリセツトされ
る。これに伴なつて接点a がメーク状態にな
る。このとき、B系計算機22からの起動完了信
号がすでにオン状態になつておれば前述したよう
にリレーB1はすでに自己保持状態にあるから、
接点b はメーク状態にある。従つてリレーB2
励磁されて接点b がメーク状態になり、接続切
替部24に切替指令タを送出するとともにリレー
B2は自己保持される。接続切替部24は共用装
置25をこれまでスタンバイ・モードにあつたB
系計算機22に切替え、切替完了信号ヘを送出す
る。これによつてリレーB3が励磁され接点b
びb がメーク状態になり、B系マスタ・モード
信号ヨ及びB系マスタ・モード信号ルのそれぞれ
がB系計算機22及びA系計算機21に送出され
る。
一方、B系計算機22がマスタ・モードにある
場合において、これが故障信号を送出したときも
上述したものと同様のマスタ・スタンバイのモー
ド切替えが行われ、B系計算機22がマスタ・モ
ードからスタンバイ・モードに切替えられ、A系
計算機21がスタンバイ・モードからマスタ・モ
ードに切替えられるとともに、共用装置25がA
系計算機21に切替えられる。
(3) スタンバイ・モードの計算機が故障信号を送
出した場合。
A系計算機21が現在スタンバイ・モードにあ
つてこれが故障信号ニを送出したものとする。故
障信号ニによつてリレーA5が励磁され、接点a
がブレーク状態になりリレーA1の自己保持がリ
セツトされる。これに伴なつて接点a がメーク
状態になつてリレーB2が励磁され、切替信号タ
が接続切替部24に送出される。しかしながら、
B系計算機22がマスタ・モードにあつて共用装
置25はすでにB系計算機に切替えられているの
で、接続切替部24は同一内容の切替指令タを無
視する。すなわちオン状態は変わらない。
B系計算機22がスタンバイ・モードにあつて
これが故障信号チを送出した場合も上述したもの
と同様の動作が行われ、切替指令オは接続切替部
24で無視される。
(4) 受信完了信号の送出直後にこの切替装置の一
部に故障が発生した場合。
A系計算機21からの起動完了信号イに応答し
てリレーA1が励磁されて受信完了信号リがA系
計算機21に送出されたのち、上述したリレー
A3の正常動作を阻害するような故障が生じたも
のとする。A系計算機21は受信完了信号リを受
信してから所定時間後にマスタ・モード信号a
を受信しない場合には、切替装置23にリセツト
信号ハを送出する。このリセツト信号ハによつて
リレーA4が励磁されて接点a がブレーク状態に
なり、リレーA1の自己保持がリセツトされる。
これによつて接点a がメーク状態になり、B系
計算機22からの起動完了信号ホの受信が可能と
なる。この後B系計算機22からの起動完了信号
ホが受信されると、リレーB1,B2及びB3が順次
励磁されて共用装置25がB系計算機22に切替
えられるとともにこの計算機がマスタ・モードに
なる。
B系計算機22からの起動完了信号ホに応答し
てリレーB1が励磁されて受信完了信号ワがB系
計算機22に送出されたのち、上述したリレー
B3の正常動作を阻害するような故障が生じたと
きも、上述したと同様な動作が行われる。すなわ
ち共用装置25がA系計算機21に切替えられる
とともに、A系計算機21がマスタ・モードにな
る。
第5図は上記動作の一例を示す信号波形図であ
る。A系計算機21が先に起動完了信号イを送出
し、これよりわずか後れて送出されたB系計算機
22からの最初の起動完了信号がロツクされる。
A系計算機21に受信完了信号リが送出され、引
続いて切替部24に切替指令オが送出される。切
替部24からの切替完了信号ロがオンになると、
A系計算機21にマスタ・モード指令ヌが送出さ
れる。一方B系計算機22から再度の起動完了信
号ホを受けると、受信完了信号ワがB系計算機2
2に送出されるが、切替部24には切替指令タが
送出されない。
マスタ・モードで動作中のA系計算機21から
故障信号ニを受けると、受信完了信号リがオフと
なり、切替指令タがオンとなる。切替部24が切
替えを完了すると切替完了信号ヘがオンとなり、
一方切替完了信号ロがオフとなる。引続いてB系
計算機22へのマスタ・モード信号ヨがオンとな
り、一方A系計算機21へのマスタ・モード信号
ヌがオフとなる。これによつてマスタ・スタンバ
イのモード切替え及び共用装置25の接続切替が
完了する。
上述の実施例においては、切替装置23の主要
部をリレーを用いて構成する例を説明したが、必
要に応じて半導体スイツチにより構成することに
より動作の高速化を図ることができる。
以上詳細に説明したように、本発明の切替方式
は、先に起動信号を送出した計算機をマスタ計算
機に指定するとともにこれに共用装置を接続し、
マスタ計算機から受けた故障信号に応答してマス
タ・スタンバイのモード切替えを行うとともに新
たなマスタ計算機に共用装置を接続する構成であ
るから、手動切替方式に比べて切替動作が迅速で
かつ誤動作が生じにくく、またソフトウエアによ
る切替方式に比べて構成が簡易で安価であり、ま
たソフトウエア負荷を増大させる欠点もない。
【図面の簡単な説明】
第1図及び第2図は従来の切替方式の構成のブ
ロツク図、第3図は本発明の一実施例の構成のブ
ロツク図、第4図は第3図示の切替装置23の一
実施例の構成のブロツク図、第5図は第3図及び
第4図示の一実施例の動作を説明する信号波形図
である。 21……A系計算機、22……B系計算機、2
3……切替装置、24……切替部、25……共用
装置、26,27及び28……信号線、SW1,
SW2……起動スイツチ、A1〜A5,B1〜B5……リ
レー、a ……リレーAiによつて駆動されるj番
目の接点、b ……リレーBkによつて駆動される
l番目の接点、イ〜タ……信号。

Claims (1)

    【特許請求の範囲】
  1. 1 マスタ・モード指令およびスタンバイ・モー
    ド指令のそれぞれに応じてマスタ・モード及びス
    タンバイ・モードで動作する二系統の計算機、該
    それぞれの計算機の一方にマスタ・モード指令を
    送出しかつ他方にスタンバイ・モード指令を送出
    する切替装置及び前記それぞれの計算機によつて
    共用される共用装置を前記マスタ・モードの計算
    機に接続切替する切替部を備えた待機二重系計算
    システムの切替方式において、前記それぞれの計
    算機は起動完了信号及び故障信号を前記切替装置
    に送出する手段を備え、前記切替装置は、各計算
    機に対応してそれぞれ、自系の計算機からの前記
    起動完了信号を受信し、他系の計算機から先に前
    記起動完了信号が信号出力されていないか、また
    は前記共用装置が他系の計算機に接続されている
    ことを条件として駆動されて自己保持し、各計算
    機に対して受信完了信号を送出する第1手段と、
    自系の第1手段の駆動時に他系の第1手段が駆動
    されていないことを条件として前記切替部に前記
    共用装置を自系の計算機に接続切替する切替指令
    を送出する第2の手段と、前記切替部からの切替
    完了信号を受信し自系の計算機に対してマスタ・
    モード指令、他系の計算機に対してスタンバイ・
    モード指令を送出する第3の手段と、自系の計算
    機からの故障信号を受信して自系の前記第1手段
    の自己保持を解除させる第4の手段とを設け、マ
    スタ・モード指令を受信した計算機はマスタ・モ
    ードとなり、スタンバイ・モード指令を受信した
    計算機はスタンバイ・モードとなることを特徴と
    する待機二重系計算機システムの切替方式。
JP56159730A 1981-10-07 1981-10-07 待機二重系計算機システムの切替方式 Granted JPS5860368A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56159730A JPS5860368A (ja) 1981-10-07 1981-10-07 待機二重系計算機システムの切替方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56159730A JPS5860368A (ja) 1981-10-07 1981-10-07 待機二重系計算機システムの切替方式

Publications (2)

Publication Number Publication Date
JPS5860368A JPS5860368A (ja) 1983-04-09
JPS6246027B2 true JPS6246027B2 (ja) 1987-09-30

Family

ID=15700016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56159730A Granted JPS5860368A (ja) 1981-10-07 1981-10-07 待機二重系計算機システムの切替方式

Country Status (1)

Country Link
JP (1) JPS5860368A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01148127U (ja) * 1988-04-01 1989-10-13

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59157704A (ja) * 1983-02-28 1984-09-07 Fujitsu Ltd 初期設定方式
JPS60140402A (ja) * 1983-12-28 1985-07-25 Toshiba Corp 中央演算処理装置二重化方式の計測制御装置
JPS6180348A (ja) * 1984-09-27 1986-04-23 Mitsubishi Electric Corp バス切換装置
JPS61192361U (ja) * 1985-05-22 1986-11-29
JPH0337537U (ja) * 1989-08-25 1991-04-11

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5680750A (en) * 1979-12-07 1981-07-02 Hitachi Ltd Constitution controlling system of computer system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5680750A (en) * 1979-12-07 1981-07-02 Hitachi Ltd Constitution controlling system of computer system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01148127U (ja) * 1988-04-01 1989-10-13

Also Published As

Publication number Publication date
JPS5860368A (ja) 1983-04-09

Similar Documents

Publication Publication Date Title
JPS6246027B2 (ja)
JPS5918740B2 (ja) 複数計算機システム
JPH10307602A (ja) 電力系統集中監視制御システム
JP3204279B2 (ja) 制御装置
JPH0644093A (ja) 二重化装置切替方式
KR200270668Y1 (ko) 제어부의 상태를 반영하는 이중화 장치
JP2666849B2 (ja) 遠隔監視装置
JPS644705B2 (ja)
JPH0228798A (ja) 防災監視装置
JP2006344023A (ja) 制御装置
JP3185382B2 (ja) 回線切替制御方式
JPH02202611A (ja) 遠隔電源制御装置
JPH05298136A (ja) 冗長化情報システムの立上げ方法
JPH0730616A (ja) 通信制御装置
JPH05327735A (ja) 集中制御システム
JPH01217523A (ja) 二重化情報処理装置
JP2592676B2 (ja) 系切り替え方式
JPS5850372B2 (ja) デ−タ集配信処理システム
JPH0795282B2 (ja) 2重化マイクロプロセッサの自動切換装置
JPS6215893B2 (ja)
JPH0254640A (ja) 回線切替制御装置
JPS63240220A (ja) 監視切替制御方式
JPS5912657A (ja) マルチドロツプ式情報伝送システムの伝送路保護方式
JPH0320780B2 (ja)
JPS6120437A (ja) 送信装置自動制御方式