JPS6245629B2 - - Google Patents
Info
- Publication number
- JPS6245629B2 JPS6245629B2 JP57228699A JP22869982A JPS6245629B2 JP S6245629 B2 JPS6245629 B2 JP S6245629B2 JP 57228699 A JP57228699 A JP 57228699A JP 22869982 A JP22869982 A JP 22869982A JP S6245629 B2 JPS6245629 B2 JP S6245629B2
- Authority
- JP
- Japan
- Prior art keywords
- plos
- sio
- film
- bubble memory
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 26
- 230000001681 protective effect Effects 0.000 claims description 19
- 239000013078 crystal Substances 0.000 claims description 17
- 239000002223 garnet Substances 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 17
- 230000015654 memory Effects 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 239000011229 interlayer Substances 0.000 claims description 11
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 7
- 238000010030 laminating Methods 0.000 claims description 4
- 229920005989 resin Polymers 0.000 claims description 3
- 239000011347 resin Substances 0.000 claims description 3
- 125000005375 organosiloxane group Chemical group 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 16
- 239000004020 conductor Substances 0.000 description 6
- 239000010410 layer Substances 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910000889 permalloy Inorganic materials 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000001552 radio frequency sputter deposition Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229920006015 heat resistant resin Polymers 0.000 description 1
- 150000003949 imides Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
Description
(1) 発明の技術分野
本発明はバブルメモリ素子、特に結晶の歪をな
くしたまたは少なくしたバブルメモリチツプの層
構成に関する。 (2) 技術の背景 バブルメモリ素子は、ガーネツト基板（この基
板の表面層に磁性ガーネツトが存在する）の上に
第１絶縁膜、コンダクタパターン、層間絶縁膜、
パーマロイパターン、保護膜を順に形成したメモ
リ素子である。 (3) 従来技術と問題点 従来のバブルメモリ素子、すなわち約３ミクロ
ン径のバブルを用いた256Kビツトメモリは二酸
化シリコン（SiO2）膜を用いて、また約1.9ミクロ
ン径バブルを用いた1Mビツトメモリは、ラダー
タイプのシリコン系樹脂（PLOS）またはイミド
系樹脂（PIQ）のような樹脂膜を用いて作られて
いる。このため、256Kでは結晶に引つ張り応力
を生じ、また1Mでは逆に圧縮応力を生じ、いず
れの場合もバブルが存在する結晶は歪んだ状態に
ある。そうなると、格子定数が伸びまたは縮み、
そのことは素子の磁気特性に影響を与える。４〜
16Mビツトバブルメモリでは１〜1.3ミクロン径
の微小バブルを用いるため、結晶のわずかな歪
も、磁気特性すなわち動作特性を劣化させる。こ
のため、従来プロセスでは４〜16Mの素子は実現
可能でない。 (4) 発明の目的 本発明は上記従来の問題に鑑み、１〜1.3ミク
ロン径の微小バブルを用いる４〜16Mビツトバブ
ルメモリを、熱膨張係数がガーネツト基板より大
きい材料と小さい材料を併用することにより、結
晶に与える歪をなくし、微小バブルを用いる高密
度容量バブルメモリの良好な動作特性を得られる
よう提供することを目的とする。 (5) 発明の構成 そしてこの目的は本発明によれば、バブルメモ
リ素子の第１絶縁膜、層間絶縁膜および保護膜を
ガーネツト結晶の熱膨張係数（9.5×10-6／℃）
より大きい熱膨張係数をもつ耐熱性樹脂と、熱膨
張係数の小さい材料を積層することにより形成
し、ガーネツト基板の結晶を歪ませない構成とし
たことを特徴とするバブルメモリ素子をを提供す
ることによつて達成され、かかるバブルメモリ素
子において、前記第１絶縁膜、層間絶縁膜および
保護膜は、PLOSもしくはSiO2を単独でまたは積
層にして形成し、PLOSの合計の膜厚を前記３つ
の膜の膜厚の総和の1/3〜2/3に構成したものと
し、またPLOSとSiO2の積層で前記保護膜を形成
し、PLOSの膜厚を保護膜膜厚の1/3〜2/3に構成
したものとしてもよい。 (6) 発明の実施例 以下本発明実施例を図面によつて説明する。 本願の発明者は、ガーネツトより熱膨張係数の
小さい材料が結晶基板に引つ張り応力を、熱膨張
係数の大きい材料が圧縮応力を与え、更に応力の
大きさがそれぞれの材料の膜厚に比例することか
ら、両材料をそれぞれ適当な膜厚にして併用して
結晶を歪ませないようにすれば従来技術の問題が
解決されうることを考え出した。 先ず、バブルメモリでよく用いられる材料につ
いて、熱膨張係数と、生じる応力の種類を次表に
示す。
くしたまたは少なくしたバブルメモリチツプの層
構成に関する。 (2) 技術の背景 バブルメモリ素子は、ガーネツト基板（この基
板の表面層に磁性ガーネツトが存在する）の上に
第１絶縁膜、コンダクタパターン、層間絶縁膜、
パーマロイパターン、保護膜を順に形成したメモ
リ素子である。 (3) 従来技術と問題点 従来のバブルメモリ素子、すなわち約３ミクロ
ン径のバブルを用いた256Kビツトメモリは二酸
化シリコン（SiO2）膜を用いて、また約1.9ミクロ
ン径バブルを用いた1Mビツトメモリは、ラダー
タイプのシリコン系樹脂（PLOS）またはイミド
系樹脂（PIQ）のような樹脂膜を用いて作られて
いる。このため、256Kでは結晶に引つ張り応力
を生じ、また1Mでは逆に圧縮応力を生じ、いず
れの場合もバブルが存在する結晶は歪んだ状態に
ある。そうなると、格子定数が伸びまたは縮み、
そのことは素子の磁気特性に影響を与える。４〜
16Mビツトバブルメモリでは１〜1.3ミクロン径
の微小バブルを用いるため、結晶のわずかな歪
も、磁気特性すなわち動作特性を劣化させる。こ
のため、従来プロセスでは４〜16Mの素子は実現
可能でない。 (4) 発明の目的 本発明は上記従来の問題に鑑み、１〜1.3ミク
ロン径の微小バブルを用いる４〜16Mビツトバブ
ルメモリを、熱膨張係数がガーネツト基板より大
きい材料と小さい材料を併用することにより、結
晶に与える歪をなくし、微小バブルを用いる高密
度容量バブルメモリの良好な動作特性を得られる
よう提供することを目的とする。 (5) 発明の構成 そしてこの目的は本発明によれば、バブルメモ
リ素子の第１絶縁膜、層間絶縁膜および保護膜を
ガーネツト結晶の熱膨張係数（9.5×10-6／℃）
より大きい熱膨張係数をもつ耐熱性樹脂と、熱膨
張係数の小さい材料を積層することにより形成
し、ガーネツト基板の結晶を歪ませない構成とし
たことを特徴とするバブルメモリ素子をを提供す
ることによつて達成され、かかるバブルメモリ素
子において、前記第１絶縁膜、層間絶縁膜および
保護膜は、PLOSもしくはSiO2を単独でまたは積
層にして形成し、PLOSの合計の膜厚を前記３つ
の膜の膜厚の総和の1/3〜2/3に構成したものと
し、またPLOSとSiO2の積層で前記保護膜を形成
し、PLOSの膜厚を保護膜膜厚の1/3〜2/3に構成
したものとしてもよい。 (6) 発明の実施例 以下本発明実施例を図面によつて説明する。 本願の発明者は、ガーネツトより熱膨張係数の
小さい材料が結晶基板に引つ張り応力を、熱膨張
係数の大きい材料が圧縮応力を与え、更に応力の
大きさがそれぞれの材料の膜厚に比例することか
ら、両材料をそれぞれ適当な膜厚にして併用して
結晶を歪ませないようにすれば従来技術の問題が
解決されうることを考え出した。 先ず、バブルメモリでよく用いられる材料につ
いて、熱膨張係数と、生じる応力の種類を次表に
示す。
【表】
生じた応力によるガーネツト基板の歪（反り）
は第１図と第２図に示され、これらの図におい
て、１はガーネツト基板、２はPLOSまたはPIQ
の膜、３は窒化シリコン（Si3N4）または二酸化シ
リコン（SiO2）の膜を示し、第１図は圧縮応力に
よる歪、第２図は引つ張り応力による歪を示す。
なお前記した如く、ガーネツト基板１の表面層は
磁性ガーネツトである。 第３図は、PLOSを350℃硬化した場合、およ
びSiO2を高周波電源を用いスパツタした場合
（RFスパツタ）の、それぞれの膜厚と下地52φガ
ーネツト基板の反りの大きさを示した線図で、線
図の上半分の縦軸は圧縮応力による52φガーネツ
トの反りをμｍで、また線図の下半分の縦軸は引
つ張り応力による52φガーネツトの反りをμｍで
表し、横軸は膜厚を、また線ａとｂはそれぞれ
PLOSとSiO2を表す。PLOSとSiO2は互いに逆向
きの、ほぼ同じ大きさの応力を基板に与えている
ので、基板上のPLOSとSiO2が同じ膜厚であれ
ば、応力は相殺し合つて歪は生じないことが理解
される。応力の大きさは膜の形成条件に依存して
いる。すなわち、PLOSでは硬化（キユアー）温
度、RFスパツタではパワー、Arガス圧、スパツ
タ装置の真空度等により応力の大きさが変化す
る。しかし、条件を選ぶことにより第３図に示す
如く応力を同じ大きさにするように膜を形成でき
るし、また応力の大きさが異なつていてもPLOS
とSiO2の膜厚比を変えることにより、基板に歪
を与えなくすることは可能である。 第４図には本発明の実施例のバブルメモリチツ
プが断面図で示される。この中の第１絶縁膜１
２、層間絶縁膜１４および保護膜１６に、圧縮応
力を与える材料（PLOS、PIQ）と引つ張り応力
を与える材料（Si3N4、SiO2）を併用して結晶を歪
ませないことが可能である。このうち層間絶縁膜
には、コンダクタ段差の平担化のためにPLOSま
たはPIQを用いるので、第１絶縁膜、保護膜には
Si3N4、SiO2等の占める割合も多くする必要があ
る。 第３図に示す応力をもつPLOSとSiO2を併用す
る場合、第１絶縁膜をPLOS500Å、SiO2500Åの
合計1000Å、層間絶縁膜をPLOS1500Å、
SiO21500Åの合計3000Å、保護膜をPLOS5000
Å、SiO25000Åの合計10000Åと、各層をPLOS
とSiO2の同膜厚積層にすることにより、結晶に
歪を与えなくすることができる。また、第１絶縁
膜をSiO21000Å、層間絶縁膜をPLOS3000Åとし
た場合、保護膜をPLOS4000Å、SiO26000Åの積
層にすることにより歪をなくすることができる。 保護膜は膜厚が約１μｍと厚く、このため結晶
に生じる歪は、大部分は保護膜により決つてい
る。保護膜をPLOSとSiO2の積層で形成し、互い
に応力を相殺すれば、結晶はほとんど歪まなくな
る。PLOSとSiO2による応力の大きさは、膜形成
条件を変えても、他の応力の２倍以上にはならな
いから、保護膜中のPLOSの膜厚が保護膜の膜厚
の1/3〜2/3の範囲内で、応力を生じなくさせるこ
とができる。第３図の場合ならば、PLOS5000
Å、SiO25000Åでよい。 第４図に示すバブルメモリチツプは、ガーネツ
ト結晶基板１１の上に、スパツタでSiO2膜１２
を1000Åの膜厚に成長し、次いでアルミニウム
（Al）を全面に蒸着してAl層を形成し、それを公
知の技術でパターニングしてコンダクタ１３を形
成し、次いで層間絶縁膜は、PLOSをスピンコー
トで塗布し、350℃でキユアー（硬化）して3000
Åの膜厚に形成し、次いでパーマロイパターン１
５をコンダクタの場合と同様に蒸着、パターニン
グして形成し、最後にPLOSを4000Å、SiO2を
6000Åの積層にして１μｍの膜厚の保護膜１６を
形成することによつて作られる。 (7) 発明の効果 以上詳細に説明した如く、本発明のバブルメモ
リ素子は、結晶に歪を生じなくさせることができ
るので、特に微小バブルを用いるデバイスの動作
特性を良くする効果がある。
は第１図と第２図に示され、これらの図におい
て、１はガーネツト基板、２はPLOSまたはPIQ
の膜、３は窒化シリコン（Si3N4）または二酸化シ
リコン（SiO2）の膜を示し、第１図は圧縮応力に
よる歪、第２図は引つ張り応力による歪を示す。
なお前記した如く、ガーネツト基板１の表面層は
磁性ガーネツトである。 第３図は、PLOSを350℃硬化した場合、およ
びSiO2を高周波電源を用いスパツタした場合
（RFスパツタ）の、それぞれの膜厚と下地52φガ
ーネツト基板の反りの大きさを示した線図で、線
図の上半分の縦軸は圧縮応力による52φガーネツ
トの反りをμｍで、また線図の下半分の縦軸は引
つ張り応力による52φガーネツトの反りをμｍで
表し、横軸は膜厚を、また線ａとｂはそれぞれ
PLOSとSiO2を表す。PLOSとSiO2は互いに逆向
きの、ほぼ同じ大きさの応力を基板に与えている
ので、基板上のPLOSとSiO2が同じ膜厚であれ
ば、応力は相殺し合つて歪は生じないことが理解
される。応力の大きさは膜の形成条件に依存して
いる。すなわち、PLOSでは硬化（キユアー）温
度、RFスパツタではパワー、Arガス圧、スパツ
タ装置の真空度等により応力の大きさが変化す
る。しかし、条件を選ぶことにより第３図に示す
如く応力を同じ大きさにするように膜を形成でき
るし、また応力の大きさが異なつていてもPLOS
とSiO2の膜厚比を変えることにより、基板に歪
を与えなくすることは可能である。 第４図には本発明の実施例のバブルメモリチツ
プが断面図で示される。この中の第１絶縁膜１
２、層間絶縁膜１４および保護膜１６に、圧縮応
力を与える材料（PLOS、PIQ）と引つ張り応力
を与える材料（Si3N4、SiO2）を併用して結晶を歪
ませないことが可能である。このうち層間絶縁膜
には、コンダクタ段差の平担化のためにPLOSま
たはPIQを用いるので、第１絶縁膜、保護膜には
Si3N4、SiO2等の占める割合も多くする必要があ
る。 第３図に示す応力をもつPLOSとSiO2を併用す
る場合、第１絶縁膜をPLOS500Å、SiO2500Åの
合計1000Å、層間絶縁膜をPLOS1500Å、
SiO21500Åの合計3000Å、保護膜をPLOS5000
Å、SiO25000Åの合計10000Åと、各層をPLOS
とSiO2の同膜厚積層にすることにより、結晶に
歪を与えなくすることができる。また、第１絶縁
膜をSiO21000Å、層間絶縁膜をPLOS3000Åとし
た場合、保護膜をPLOS4000Å、SiO26000Åの積
層にすることにより歪をなくすることができる。 保護膜は膜厚が約１μｍと厚く、このため結晶
に生じる歪は、大部分は保護膜により決つてい
る。保護膜をPLOSとSiO2の積層で形成し、互い
に応力を相殺すれば、結晶はほとんど歪まなくな
る。PLOSとSiO2による応力の大きさは、膜形成
条件を変えても、他の応力の２倍以上にはならな
いから、保護膜中のPLOSの膜厚が保護膜の膜厚
の1/3〜2/3の範囲内で、応力を生じなくさせるこ
とができる。第３図の場合ならば、PLOS5000
Å、SiO25000Åでよい。 第４図に示すバブルメモリチツプは、ガーネツ
ト結晶基板１１の上に、スパツタでSiO2膜１２
を1000Åの膜厚に成長し、次いでアルミニウム
（Al）を全面に蒸着してAl層を形成し、それを公
知の技術でパターニングしてコンダクタ１３を形
成し、次いで層間絶縁膜は、PLOSをスピンコー
トで塗布し、350℃でキユアー（硬化）して3000
Åの膜厚に形成し、次いでパーマロイパターン１
５をコンダクタの場合と同様に蒸着、パターニン
グして形成し、最後にPLOSを4000Å、SiO2を
6000Åの積層にして１μｍの膜厚の保護膜１６を
形成することによつて作られる。 (7) 発明の効果 以上詳細に説明した如く、本発明のバブルメモ
リ素子は、結晶に歪を生じなくさせることができ
るので、特に微小バブルを用いるデバイスの動作
特性を良くする効果がある。
第１図はPLOS、PIQによるガーネツト基板の
反り方を示す断面図、第２図はSi3N4、SiO2によ
るガーネツト基板の反り方を示す断面図、第３図
はPLOS、SiO2膜厚とガーネツト基板の反り方
向、大きさの関係を示す線図、第４図は本発明の
実施例であるバブルメモリチツプの断面図であ
る。 １１……ガーネツト結晶基板、１２……第１絶
縁膜、１３……コンダクタ、１４……層間絶縁
膜、１５……パーマロイパターン、１６……保護
膜。
反り方を示す断面図、第２図はSi3N4、SiO2によ
るガーネツト基板の反り方を示す断面図、第３図
はPLOS、SiO2膜厚とガーネツト基板の反り方
向、大きさの関係を示す線図、第４図は本発明の
実施例であるバブルメモリチツプの断面図であ
る。 １１……ガーネツト結晶基板、１２……第１絶
縁膜、１３……コンダクタ、１４……層間絶縁
膜、１５……パーマロイパターン、１６……保護
膜。
Claims (1)
- 【特許請求の範囲】 １ バブルメモリ素子の第１絶縁膜、層間絶縁膜
および保護膜は、ガーネツト結晶の熱膨張係数
（9.5×10-6／℃）に相対的により大なる熱膨張係
数をもつ第１の材料とより小なる熱膨張係数をも
つ第２の材料を積層して形成されたものであり、
第１の材料の膜の合計膜厚は、前記３つの膜の合
計膜厚の1/3〜2/3の厚さに形成してなることを特
徴とするバブルメモリ素子。 ２ 保護膜は第１と第２の材料を積層して形成さ
れ、第１の材料の膜は保護膜の膜厚の1/3〜2/3の
厚さに形成してなることを特徴とする特許請求の
範囲第１項記載のバブルメモリ素子。 ３ 第１の材料としてポリラダーオルガノシロキ
サン系樹脂（PLOS）、第２の材料として二酸化
シリコン（SiO2）を用いることをも特徴とする第
１項および第２項記載のバブルメモリ素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57228699A JPS59121682A (ja) | 1982-12-28 | 1982-12-28 | バブルメモリ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57228699A JPS59121682A (ja) | 1982-12-28 | 1982-12-28 | バブルメモリ素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59121682A JPS59121682A (ja) | 1984-07-13 |
| JPS6245629B2 true JPS6245629B2 (ja) | 1987-09-28 |
Family
ID=16880409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57228699A Granted JPS59121682A (ja) | 1982-12-28 | 1982-12-28 | バブルメモリ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59121682A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0539399Y2 (ja) * | 1987-12-15 | 1993-10-06 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4257115B2 (ja) | 2000-11-27 | 2009-04-22 | 日本電産サンキョー株式会社 | カードリーダにおけるカードゲート機構 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5755585A (en) * | 1980-09-20 | 1982-04-02 | Fujitsu Ltd | Reproduction of magnetic bubble memory element |
| JPS5773922A (en) * | 1980-10-25 | 1982-05-08 | Fujitsu Ltd | Preparation of magnetic bubble memory element |
-
1982
- 1982-12-28 JP JP57228699A patent/JPS59121682A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5755585A (en) * | 1980-09-20 | 1982-04-02 | Fujitsu Ltd | Reproduction of magnetic bubble memory element |
| JPS5773922A (en) * | 1980-10-25 | 1982-05-08 | Fujitsu Ltd | Preparation of magnetic bubble memory element |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0539399Y2 (ja) * | 1987-12-15 | 1993-10-06 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59121682A (ja) | 1984-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2011155271A (ja) | 強誘電体層を有する層構造体、および、層構造体の製造方法 | |
| KR950000319B1 (ko) | 반도체 압력센서 및 그 제조방법 | |
| JP3054637B2 (ja) | 集積回路のパッシベーション方法 | |
| JP3838359B2 (ja) | 音響信号または熱信号と電圧変化とを互いに変換するための層配列を備えた半導体素子、および、その製造方法 | |
| JPS6245629B2 (ja) | ||
| JPH05503812A (ja) | 半導体装置とそれの製造方法 | |
| JP2853709B2 (ja) | 半導体素子の保護膜及びその製造方法 | |
| JPH02105556A (ja) | 半導体装置 | |
| JPH03250615A (ja) | 接合ウエーハの製造方法 | |
| JPS61296726A (ja) | 半導体装置の製造方法 | |
| JPS61279132A (ja) | 半導体装置 | |
| JPS58135645A (ja) | 半導体装置の製造方法 | |
| JPS62128128A (ja) | 半導体装置 | |
| US11450799B2 (en) | Micron-scale monocrystal film | |
| US20070101928A1 (en) | Method of forming a layer of silicon carbide on a silicon wafer | |
| JPS60249333A (ja) | 半導体装置及びその製造方法 | |
| KR100434021B1 (ko) | 반도체 소자의 패시베이션 형성방법 | |
| JPS599107B2 (ja) | バブルメモリ−チツプ | |
| JPS60225447A (ja) | 半導体装置の製造方法 | |
| JPH0622234B2 (ja) | 半導体装置の製造方法 | |
| JPS6179233A (ja) | 半導体装置 | |
| JPH01235824A (ja) | 圧力センサ | |
| JPS6155251B2 (ja) | ||
| JPS5875838A (ja) | シリコン基板の加工方法 | |
| JPS6152983B2 (ja) |