JPS6244662B2 - - Google Patents
Info
- Publication number
- JPS6244662B2 JPS6244662B2 JP56193097A JP19309781A JPS6244662B2 JP S6244662 B2 JPS6244662 B2 JP S6244662B2 JP 56193097 A JP56193097 A JP 56193097A JP 19309781 A JP19309781 A JP 19309781A JP S6244662 B2 JPS6244662 B2 JP S6244662B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- central processing
- processing unit
- timer
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000007257 malfunction Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 6
- 238000007689 inspection Methods 0.000 description 2
- 208000032368 Device malfunction Diseases 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000009469 supplementation Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
本発明はマイクロコンピユータ装置、特に誤動
作による暴走を防止する機能を備えたマイクロコ
ンピユータ装置に関する。
作による暴走を防止する機能を備えたマイクロコ
ンピユータ装置に関する。
マイクロコンピユータ装置は、外部電源からの
雑音、温度上昇、ハードウエアの故障、ソフトウ
エアの誤り等に起因して誤つた作動をし、又その
誤つた作動を継続（暴走）することがある。
雑音、温度上昇、ハードウエアの故障、ソフトウ
エアの誤り等に起因して誤つた作動をし、又その
誤つた作動を継続（暴走）することがある。
従来、マイクロコンピユータ装置には適切な誤
動作暴走防止機能を備えることが難しかつた。ソ
フトウエアによつて誤動作を検出しようとすると
正常な送受信データパターンの全てを予め知つて
おいてそれらと作動中のデータとを一々比較した
り或いはデータに冗長性を持たせてデータ相互を
比較したりする必要があるから、データパターン
の検査のために中央処理装置（CPU）がデータ
処理時間の多くを費し、時間的に効率の悪い装置
になることが多かつた。またハードウエア的には
送受信データを完全に検査することは困難で、強
いて検査するとすればハードウエアが複雑になる
欠点があつた。前記ソフトウエアまたはハードウ
エアによるデータの検査機能を備えた装置でも、
一度誤動作を起こし暴走を始めてしまうと手動で
装置を初期状態にすること（リセツト）が必要で
あつた。
動作暴走防止機能を備えることが難しかつた。ソ
フトウエアによつて誤動作を検出しようとすると
正常な送受信データパターンの全てを予め知つて
おいてそれらと作動中のデータとを一々比較した
り或いはデータに冗長性を持たせてデータ相互を
比較したりする必要があるから、データパターン
の検査のために中央処理装置（CPU）がデータ
処理時間の多くを費し、時間的に効率の悪い装置
になることが多かつた。またハードウエア的には
送受信データを完全に検査することは困難で、強
いて検査するとすればハードウエアが複雑になる
欠点があつた。前記ソフトウエアまたはハードウ
エアによるデータの検査機能を備えた装置でも、
一度誤動作を起こし暴走を始めてしまうと手動で
装置を初期状態にすること（リセツト）が必要で
あつた。
本発明の目的は、誤動作を確実に検出し、リセ
ツト又は故障端末の切離し等の対誤作動処理を自
動的に行い、長時間にわたる誤作動の継続を防止
し得るマイクロコンピユータ装置を提供するにあ
る。
ツト又は故障端末の切離し等の対誤作動処理を自
動的に行い、長時間にわたる誤作動の継続を防止
し得るマイクロコンピユータ装置を提供するにあ
る。
この発明によるマイクロコンピユータ装置は、
中央処理装置と、この中央処理装置の制御を受け
て作動する被制御部とを有するマイクロコンピユ
ータ装置において、前記中央処理装置から受けた
第１の信号に応動して前記被制御部が予め定めた
周期の第２の信号を前記中央処理装置に向け出力
することと、前記中央処理装置がこの第２の信号
に応動してこの第２の信号と同じ周期の第３の信
号を出力することと、この第３の信号の周期が前
記予め定めた周期より長いとき前記中央処理装置
に対し第４の信号を送出する手段を有することと
を特徴とする。
中央処理装置と、この中央処理装置の制御を受け
て作動する被制御部とを有するマイクロコンピユ
ータ装置において、前記中央処理装置から受けた
第１の信号に応動して前記被制御部が予め定めた
周期の第２の信号を前記中央処理装置に向け出力
することと、前記中央処理装置がこの第２の信号
に応動してこの第２の信号と同じ周期の第３の信
号を出力することと、この第３の信号の周期が前
記予め定めた周期より長いとき前記中央処理装置
に対し第４の信号を送出する手段を有することと
を特徴とする。
次に図面を参照して本発明を詳述する。
第１図はボタン電話装置に適用した本発明の一
実施例のブロツク図である。中央処理装置１に被
制御部２がアドレス・データ線（アドレスバスと
データバス）４と割込み要求線８によつて接続さ
れている。また中央処理装置１には出力ポート３
がアドレス・データ線４を介して接続されてい
る。さらに、出力ポート３にはタイマ−リセツト
線６を介してタイマ５が接続されている。そし
て、タイマ５はリセツト要求線７を介して中央処
理装置１に接続されている。
実施例のブロツク図である。中央処理装置１に被
制御部２がアドレス・データ線（アドレスバスと
データバス）４と割込み要求線８によつて接続さ
れている。また中央処理装置１には出力ポート３
がアドレス・データ線４を介して接続されてい
る。さらに、出力ポート３にはタイマ−リセツト
線６を介してタイマ５が接続されている。そし
て、タイマ５はリセツト要求線７を介して中央処
理装置１に接続されている。
被制御部２はｎ箇のボタン電話機２２１〜２２
ｎ、端末制御回路２１及び両者を接続するｎ組の
端末接続線２３１〜２３ｎとから構成されてい
る。端末制御回路２１は、ボタン電話機２２１〜
２２ｎと中央処理装置１とのインターフエース及
びボタン電話機２２１〜２２ｎの制御を行う。
ｎ、端末制御回路２１及び両者を接続するｎ組の
端末接続線２３１〜２３ｎとから構成されてい
る。端末制御回路２１は、ボタン電話機２２１〜
２２ｎと中央処理装置１とのインターフエース及
びボタン電話機２２１〜２２ｎの制御を行う。
第２図は第１図の各ブロツク間で交換される各
種制御信号のタイミング図である。中央処理装置
１からアドレス・データ線４を介して被制御部２
へ送出された端末走査信号は、端末制御回路２１
を介してボタン電話機２２１へ送られる。この端
末走査信号を受けたボタン電話機２２１は、オ
ン・フツク、回線補足、ダイアル発信等のサービ
ス要求があれば、サービス要求信号を端末制御回
路２１に送り返す。端末制御回路２１は中央処理
装置１から端末走査信号を受け、ボタン電話機２
２１に端末走査信号を送出してから一定の時間
twの間だけボタン電話機２２１からのサービス
要求信号を待ち、サービス要求信号の有無にかか
わらずtw時間経過後中央処理装置１に割込み要
求信号を送出する。中央処理装置１はこの割込み
要求信号を受けると同時にサービス要求信号をア
ドレス・データ線４を介して入力し、その後ts時
間内にタイマ−リセツト信号を出力ポート３に送
出し、タイマ５をリセツトする。中央処理装置１
はボタン電話機２２１からサービス要求信号の送
出があれば割込み要求信号からｔD時間内に端末
割当（ポート・アサインメント）のための制御信
号をアドレス・データ線４を介して被制御部２に
送出する。
種制御信号のタイミング図である。中央処理装置
１からアドレス・データ線４を介して被制御部２
へ送出された端末走査信号は、端末制御回路２１
を介してボタン電話機２２１へ送られる。この端
末走査信号を受けたボタン電話機２２１は、オ
ン・フツク、回線補足、ダイアル発信等のサービ
ス要求があれば、サービス要求信号を端末制御回
路２１に送り返す。端末制御回路２１は中央処理
装置１から端末走査信号を受け、ボタン電話機２
２１に端末走査信号を送出してから一定の時間
twの間だけボタン電話機２２１からのサービス
要求信号を待ち、サービス要求信号の有無にかか
わらずtw時間経過後中央処理装置１に割込み要
求信号を送出する。中央処理装置１はこの割込み
要求信号を受けると同時にサービス要求信号をア
ドレス・データ線４を介して入力し、その後ts時
間内にタイマ−リセツト信号を出力ポート３に送
出し、タイマ５をリセツトする。中央処理装置１
はボタン電話機２２１からサービス要求信号の送
出があれば割込み要求信号からｔD時間内に端末
割当（ポート・アサインメント）のための制御信
号をアドレス・データ線４を介して被制御部２に
送出する。
中央処理装置１は記憶装置９に予め蓄えられた
プログラムに基づき端末走査信号をＴ時間毎に出
力し、順次複数のボタン電話機２２１〜２２ｎを
走査し制御する。タイマ５は再トリガ可能な
（retriggerable）単安定マルチバイブレータによ
つて構成され、Ｔ時間以上の出力パルス幅を持
つ。したがつて、タイマ５は装置が正常に動作し
ているときはＴ時間毎にリセツトされるから、中
央処理装置１にリセツト要求信号を送出しない。
もし装置が誤動作し、割込み要求信号が出力され
ない又は時間間隔Ｔを越えて出力された場合は、
中央処理装置１からのタイマ−リセツト信号もや
はり出力されないか又はタイマ５の設定パルス幅
より長い周期で出力されるから、タイマ５はセツ
トされ、リセツト要求信号を出力する。このリセ
ツト要求信号をリセツト端子に受けた中央処理装
置１は初期化され、第１図の装置は電源投入時と
同じ初期状態になる。もつとも、装置のハードウ
エアが故障した場合は初期化できないこともあ
る。しかし、誤動作は外部電源から入つて来た雑
音等に起因することが多い。このような場合には
本装置は一旦初期状態に復帰し、再び正常な作動
を開始する。
プログラムに基づき端末走査信号をＴ時間毎に出
力し、順次複数のボタン電話機２２１〜２２ｎを
走査し制御する。タイマ５は再トリガ可能な
（retriggerable）単安定マルチバイブレータによ
つて構成され、Ｔ時間以上の出力パルス幅を持
つ。したがつて、タイマ５は装置が正常に動作し
ているときはＴ時間毎にリセツトされるから、中
央処理装置１にリセツト要求信号を送出しない。
もし装置が誤動作し、割込み要求信号が出力され
ない又は時間間隔Ｔを越えて出力された場合は、
中央処理装置１からのタイマ−リセツト信号もや
はり出力されないか又はタイマ５の設定パルス幅
より長い周期で出力されるから、タイマ５はセツ
トされ、リセツト要求信号を出力する。このリセ
ツト要求信号をリセツト端子に受けた中央処理装
置１は初期化され、第１図の装置は電源投入時と
同じ初期状態になる。もつとも、装置のハードウ
エアが故障した場合は初期化できないこともあ
る。しかし、誤動作は外部電源から入つて来た雑
音等に起因することが多い。このような場合には
本装置は一旦初期状態に復帰し、再び正常な作動
を開始する。
第３図は、被制御部２からの割込み要求信号が
ないため中央処理装置１が装置全体を初期化する
動作をする場合における第２図に示した各信号の
タイミング図である。装置が正常なときは被制御
部２から割込み要求信号がＡの時刻あるべきもの
が消失した場合、中央処理装置１はタイマ−リセ
ツト信号を送出しない。その結果、前回のタイマ
−リセツト信号からＴ＋α時間後の時刻Ｂにリセ
ツト要求信号が出力され、時刻ＢからＨ時間内に
中央処理装置１は全体の初期化を行ない、Ｈ時間
の最後にタイマ−リセツト信号を出してタイマ５
をリセツトすることによつて正常動作に復帰す
る。
ないため中央処理装置１が装置全体を初期化する
動作をする場合における第２図に示した各信号の
タイミング図である。装置が正常なときは被制御
部２から割込み要求信号がＡの時刻あるべきもの
が消失した場合、中央処理装置１はタイマ−リセ
ツト信号を送出しない。その結果、前回のタイマ
−リセツト信号からＴ＋α時間後の時刻Ｂにリセ
ツト要求信号が出力され、時刻ＢからＨ時間内に
中央処理装置１は全体の初期化を行ない、Ｈ時間
の最後にタイマ−リセツト信号を出してタイマ５
をリセツトすることによつて正常動作に復帰す
る。
本実施例では中央処理１からの端末走査信号は
一定時間Ｔ毎に出力されるように構成した。しか
し、中央処理装置１がこの端末走査信号をＴ時間
内の任意の時間に端末制御回路２１に送り、端末
制御回路２１が一定時間Ｔの間隔でボタン電話機
２２１〜２２ｎを走査するように構成し、端末制
御回路２１から割込み要求信号が中央処理装置１
に送られた時だけタイマ５をリセツトするように
構成しても同様の効果が得られる。
一定時間Ｔ毎に出力されるように構成した。しか
し、中央処理装置１がこの端末走査信号をＴ時間
内の任意の時間に端末制御回路２１に送り、端末
制御回路２１が一定時間Ｔの間隔でボタン電話機
２２１〜２２ｎを走査するように構成し、端末制
御回路２１から割込み要求信号が中央処理装置１
に送られた時だけタイマ５をリセツトするように
構成しても同様の効果が得られる。
また、前述の実施例では、一つの割込み要求信
号に誤りが生じた場合、マイクロコンピユータ装
置全体を初期化するように記したが、全体を初期
化するのに替えて、リセツト要求信号を受けた中
央処理装置１は誤つた割込み要求信号を生じさせ
た端末（ボタン電話装置）だけをマイクロコンピ
ユータ装置から切り離す動作を行なうように構成
することもできる。この場合は、リセツト要求信
号は中央処理装置１の入力ポートへ入力し、記憶
装置９に蓄えてあるプログラムによつて誤作動端
末からの信号を受け付けないようにする。このよ
うに故障端末だけを切り離す方式でも一つの誤動
作が原因となつて、マイクロコンピユータ装置全
体が誤動作及び暴走を起す事態は防止できる。
号に誤りが生じた場合、マイクロコンピユータ装
置全体を初期化するように記したが、全体を初期
化するのに替えて、リセツト要求信号を受けた中
央処理装置１は誤つた割込み要求信号を生じさせ
た端末（ボタン電話装置）だけをマイクロコンピ
ユータ装置から切り離す動作を行なうように構成
することもできる。この場合は、リセツト要求信
号は中央処理装置１の入力ポートへ入力し、記憶
装置９に蓄えてあるプログラムによつて誤作動端
末からの信号を受け付けないようにする。このよ
うに故障端末だけを切り離す方式でも一つの誤動
作が原因となつて、マイクロコンピユータ装置全
体が誤動作及び暴走を起す事態は防止できる。
本発明では、タイマ−リセツト信号が出力され
ないときにマイクロコンピユータ装置の誤動作と
判断するのであるが、このタイマ−リセツト信号
が出力されない原因は前述の実施例では、中央処
理装置１が端末走査信号を予め定めた時間内に送
出しないか、被制御部２が割込要求信号を所定の
時間間隔で出力しないか、又は中央処理装置１が
タイマ−リセツト信号を所定のタイミングで出力
しないか、いずれかの場合である。しかし、本発
明は、タイマ−リセツト信号生成の起因とすべく
監視する信号を端末走査信号または割込要求信号
のみに限るものではない。例えば、中央処理装置
１から送出された制御信号に応動して被制御部２
から中央処理装置１に一定周期で送出される何ん
らかの信号（例えばサービス要求信号）があつた
ときだけ中央処理装置１はタイマ−リセツト信号
を出すように構成しても、本発明は実現できる。
ないときにマイクロコンピユータ装置の誤動作と
判断するのであるが、このタイマ−リセツト信号
が出力されない原因は前述の実施例では、中央処
理装置１が端末走査信号を予め定めた時間内に送
出しないか、被制御部２が割込要求信号を所定の
時間間隔で出力しないか、又は中央処理装置１が
タイマ−リセツト信号を所定のタイミングで出力
しないか、いずれかの場合である。しかし、本発
明は、タイマ−リセツト信号生成の起因とすべく
監視する信号を端末走査信号または割込要求信号
のみに限るものではない。例えば、中央処理装置
１から送出された制御信号に応動して被制御部２
から中央処理装置１に一定周期で送出される何ん
らかの信号（例えばサービス要求信号）があつた
ときだけ中央処理装置１はタイマ−リセツト信号
を出すように構成しても、本発明は実現できる。
また、出力ポート３は独立して設ける必要はな
く、中央処理装置１又はタイマ５に含ませても差
支えない。
く、中央処理装置１又はタイマ５に含ませても差
支えない。
前記実施例では、本発明をボタン電話装置に適
用した場合を挙げたが、被制御部を任意の端末、
例えば磁気テープ装置に替えても本発明は実施で
きる。
用した場合を挙げたが、被制御部を任意の端末、
例えば磁気テープ装置に替えても本発明は実施で
きる。
以上詳述したように、本発明によるマイクロコ
ンピユーター装置は、誤動作を確実に検出し、装
置の初期化または誤作動端末の切離し等の対誤動
作処置を自動的に行つて、長時間にわたる誤作動
の継続を防止することができる。
ンピユーター装置は、誤動作を確実に検出し、装
置の初期化または誤作動端末の切離し等の対誤動
作処置を自動的に行つて、長時間にわたる誤作動
の継続を防止することができる。
第１図は本発明の一実施例を示すブロツク図、
第２図は第１図装置が正常なときの信号のタイミ
ング図、第３図は第１図装置に誤作動が起つたと
きの信号タイミング図である。 １……中央処理装置、２……被制御部、３……
出力ポート、４……アドレス・データ線、５……
タイマ、６……タイマ−リセツト線、７……リセ
ツト要求線、８……割込み要求線、９……記憶装
置、２１……端末制御回路、２３１〜２３ｎ……
端末接続線、２２１〜２２ｎ……ボタン電話機。
第２図は第１図装置が正常なときの信号のタイミ
ング図、第３図は第１図装置に誤作動が起つたと
きの信号タイミング図である。 １……中央処理装置、２……被制御部、３……
出力ポート、４……アドレス・データ線、５……
タイマ、６……タイマ−リセツト線、７……リセ
ツト要求線、８……割込み要求線、９……記憶装
置、２１……端末制御回路、２３１〜２３ｎ……
端末接続線、２２１〜２２ｎ……ボタン電話機。
Claims (1)
- 【特許請求の範囲】 １ 中央処理装置と、この中央処理装置の制御を
受けて作動する被制御部とを有するマイクロコン
ピユータ装置において、前記中央処理装置から受
けた第１の信号に応動して前記被制御部が予め定
めた周期の第２の信号を前記中央処理装置に向け
出力することと、前記中央処理装置がこの第２の
信号に応動してこの第２の信号と同じ周期の第３
の信号を出力することと、この第３の信号の周期
が前記予め定めた周期より長いとき前記中央処理
装置に対し第４の信号を出力する手段を有するこ
ととを特徴とするマイクロコンピユータ装置。 ２ 前記第４の信号を前記中央処理装置のリセツ
ト端子に入力することを特徴とする特許請求の範
囲１記載のマイクロコンピユータ装置。 ３ 前記第４の信号を出力する手段が再トリガの
可能な単安定マルチバイブレータであることを特
徴とする特許請求の範囲１又は２記載のマイクロ
コンピユータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56193097A JPS5894043A (ja) | 1981-12-01 | 1981-12-01 | マイクロコンピユ−タ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56193097A JPS5894043A (ja) | 1981-12-01 | 1981-12-01 | マイクロコンピユ−タ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5894043A JPS5894043A (ja) | 1983-06-04 |
| JPS6244662B2 true JPS6244662B2 (ja) | 1987-09-22 |
Family
ID=16302180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56193097A Granted JPS5894043A (ja) | 1981-12-01 | 1981-12-01 | マイクロコンピユ−タ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5894043A (ja) |
-
1981
- 1981-12-01 JP JP56193097A patent/JPS5894043A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5894043A (ja) | 1983-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5655083A (en) | Programmable rset system and method for computer network | |
| US4684885A (en) | Arrangement for on-line diagnostic testing of an off-line standby processor in a duplicated processor configuration | |
| JPS6244662B2 (ja) | ||
| JP2998804B2 (ja) | マルチマイクロプロセッサシステム | |
| JP4126849B2 (ja) | マルチｃｐｕシステムの監視方式 | |
| JP2666849B2 (ja) | 遠隔監視装置 | |
| KR920010166B1 (ko) | 원격 진단 방식 | |
| JPS6135739B2 (ja) | ||
| JP2954040B2 (ja) | 割込監視装置 | |
| JPH0233179B2 (ja) | ||
| JP2830486B2 (ja) | 通信装置 | |
| KR100236229B1 (ko) | 필드 프로그램어블 게이트 어레이 로딩 제어장치 | |
| JPS60258627A (ja) | マイクロコンピユ−タ装置 | |
| JPH0625976B2 (ja) | マルチドロツプ・シリアルバス用伝送ユニツトの異常監視回路 | |
| JPS6038951A (ja) | 通信処理装置 | |
| JPH0621949A (ja) | データ伝送装置 | |
| JP3154538B2 (ja) | データ入出力装置 | |
| JPS60116264A (ja) | 交換機用異常監視装置 | |
| JP2626259B2 (ja) | 遠隔電源制御装置 | |
| JPS6038952A (ja) | 通信処理装置 | |
| JPS6174435A (ja) | デ−タ交換システムの初期化方式 | |
| JPH0464713B2 (ja) | ||
| JPH10307601A (ja) | Ｃｐｕの出力制御回路 | |
| JPH04355809A (ja) | 初期値設定回路 | |
| JPH0113572B2 (ja) |