JPS5894043A - マイクロコンピユ−タ装置 - Google Patents
マイクロコンピユ−タ装置Info
- Publication number
- JPS5894043A JPS5894043A JP56193097A JP19309781A JPS5894043A JP S5894043 A JPS5894043 A JP S5894043A JP 56193097 A JP56193097 A JP 56193097A JP 19309781 A JP19309781 A JP 19309781A JP S5894043 A JPS5894043 A JP S5894043A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- central processing
- processing unit
- processor
- request signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はマイクロコンビエータ装置、特に誤動作による
暴走を防止する機能を備えたマイクロコンピュータ装置
に関する。
暴走を防止する機能を備えたマイクロコンピュータ装置
に関する。
マイクロコンビエータ装置は、外部電源からの線量、温
度上昇、ハードウェアの故障、ソフトウェアの誤り等に
起因して誤った作動を、し、又その誤った作動を継、続
（暴走）することがある。
度上昇、ハードウェアの故障、ソフトウェアの誤り等に
起因して誤った作動を、し、又その誤った作動を継、続
（暴走）することがある。
従来、マイクロコンビエータ装置には適切な誤動作暴走
防止機能を備えることが叢しかった。ソフトウェアによ
って誤動作を検出しようとすると正常な送受信データパ
ターンの全てを予め知っておいてそれらと作動中のデー
タとを一々比較したり或いはデータに冗長性を持たせて
データ相互を比較したりする必要があるから、データノ
くターンの検査の丸めに中央処理装置（ＣＰＵ）がデー
タ処理時間の多くを費し、時間的に効率の悪い装置にな
ることが多かった。またノ１−ドウエア的には送受信デ
ータを完全に検査することは困難で、強いて検査すると
すればノ１−ドウエアが複雑になる欠点があった。前記
ソフトウェアま九はノ１−ドウエアによるデータの検査
機能を備えた装置でも、一度誤動作を起こし暴走を始め
てしまうと手動で装置を初期状態にすること（リセット
）が必要であった。
防止機能を備えることが叢しかった。ソフトウェアによ
って誤動作を検出しようとすると正常な送受信データパ
ターンの全てを予め知っておいてそれらと作動中のデー
タとを一々比較したり或いはデータに冗長性を持たせて
データ相互を比較したりする必要があるから、データノ
くターンの検査の丸めに中央処理装置（ＣＰＵ）がデー
タ処理時間の多くを費し、時間的に効率の悪い装置にな
ることが多かった。またノ１−ドウエア的には送受信デ
ータを完全に検査することは困難で、強いて検査すると
すればノ１−ドウエアが複雑になる欠点があった。前記
ソフトウェアま九はノ１−ドウエアによるデータの検査
機能を備えた装置でも、一度誤動作を起こし暴走を始め
てしまうと手動で装置を初期状態にすること（リセット
）が必要であった。
本発明の目的は、誤動作を確実に検出し、リセット又は
故障端末の切離し等の対誤作動処理を自動的に行い、長
時間にわたる誤作動の継続を防止し得るマイクロコンピ
ュータ装置を提供するにある。
故障端末の切離し等の対誤作動処理を自動的に行い、長
時間にわたる誤作動の継続を防止し得るマイクロコンピ
ュータ装置を提供するにある。
この発明によるマイクロコンビエータ装置は、中央処理
装置と、この中央処理装置の制御を受けて作動する被制
御部とを有するマイクロコンピュータ装置におい【、前
記中央処理装置から受けた第１の信号に応動して前記被
制御部が予め定めた周期の第２の信号を前記中央処理装
置に向は出力することと、前記中央処理装置がこの第２
の信号に応動してこの第２の信号と同じ周期の第３の信
号を出力することと、この第３の信号の周期が前記予め
定め九周期より長いとき前記中央処理装置に対し第４の
信号を送出する手段を有することとを特徴とする。
装置と、この中央処理装置の制御を受けて作動する被制
御部とを有するマイクロコンピュータ装置におい【、前
記中央処理装置から受けた第１の信号に応動して前記被
制御部が予め定めた周期の第２の信号を前記中央処理装
置に向は出力することと、前記中央処理装置がこの第２
の信号に応動してこの第２の信号と同じ周期の第３の信
号を出力することと、この第３の信号の周期が前記予め
定め九周期より長いとき前記中央処理装置に対し第４の
信号を送出する手段を有することとを特徴とする。
次に図面を参照して本発明を靜述する。
第１図はボタン電話装置に適用した本発明の一実施例の
ブロック図である。中央処理装置１に被制御部２がアド
レス・データ線（アドレスバスとデータバス）４と割込
み要求線８によって接続されている。また中央処理装置
１には出力ポート３がアドレス・データ線４を介して接
続されている。
ブロック図である。中央処理装置１に被制御部２がアド
レス・データ線（アドレスバスとデータバス）４と割込
み要求線８によって接続されている。また中央処理装置
１には出力ポート３がアドレス・データ線４を介して接
続されている。
さらに、出力ポート３にはタイマーリセット線６を介し
てタイマ５が接続されている。そして、タイマ５はリセ
ット要求線７を介して中央処理装置１に接続されている
。
てタイマ５が接続されている。そして、タイマ５はリセ
ット要求線７を介して中央処理装置１に接続されている
。
被制御部２はｎ箇のボタン電話機２２１〜２２ｎ。
端末制御回路２１及び両者を接続するｎ組の端末接続線
２３１〜２３ｎとから構成されている。端末制御回路２
１は、ボタン電話機２２１〜２２ｎと中央処理装置ｌと
のインターフェース及びボタン電話機２２１〜２２ｎの
制御を行う。
２３１〜２３ｎとから構成されている。端末制御回路２
１は、ボタン電話機２２１〜２２ｎと中央処理装置ｌと
のインターフェース及びボタン電話機２２１〜２２ｎの
制御を行う。
絡２図は第１図の各ブロック間で交換される各種制御信
号のタイミング図である。中央処理装置１からアドレス
・データ［４を介して被制御部２へ送出された端末走査
信号は、端末制御回路２１を介してボタン電話機２２１
へ送られる。この端末走査信号を受は九ボタン電話機２
２１は、オン・フック、回線補足、ダイアル発信等のサ
ービス要求があれば、サービス要求信号を端末制御回路
２１に送り返す。端末制御回路２１は中央処理装置１か
ら端末走査信号を受け、ボタン電話機２２１に端末走査
信号を送出してから一定の時間ｔｗの間だけボタン電話
機２２１からのサービス要求信号を待ち、サービス要求
信号の有無にかかわらずｔｗ時間経過後中央処理装置１
に割込み要求信号を送出する。中央処理装置１はこの割
込み要求信号な受けると同時にサービス要求信号をアド
レス・データ４１！４を介して入力し、その後１３時間
内にタイマーリセット信号を出力ポート３に送出し、タ
イマ５をリセットする。中央処理装置１はボタン電話機
２２１からサービス要求信号の送出があれば割込み要求
信号から１０時間内に端末割当（ボート・アサインメン
ト）のための制御信号をアドレス−データ線４を介して
被制御部２に送出する。
号のタイミング図である。中央処理装置１からアドレス
・データ［４を介して被制御部２へ送出された端末走査
信号は、端末制御回路２１を介してボタン電話機２２１
へ送られる。この端末走査信号を受は九ボタン電話機２
２１は、オン・フック、回線補足、ダイアル発信等のサ
ービス要求があれば、サービス要求信号を端末制御回路
２１に送り返す。端末制御回路２１は中央処理装置１か
ら端末走査信号を受け、ボタン電話機２２１に端末走査
信号を送出してから一定の時間ｔｗの間だけボタン電話
機２２１からのサービス要求信号を待ち、サービス要求
信号の有無にかかわらずｔｗ時間経過後中央処理装置１
に割込み要求信号を送出する。中央処理装置１はこの割
込み要求信号な受けると同時にサービス要求信号をアド
レス・データ４１！４を介して入力し、その後１３時間
内にタイマーリセット信号を出力ポート３に送出し、タ
イマ５をリセットする。中央処理装置１はボタン電話機
２２１からサービス要求信号の送出があれば割込み要求
信号から１０時間内に端末割当（ボート・アサインメン
ト）のための制御信号をアドレス−データ線４を介して
被制御部２に送出する。
中央処理装置ｌは記憶装置９Ｉｆ：＋め蓄見られたプロ
グラムに基づき端末走査信号を１時間毎に出力し、順次
複数のボタン電話機２２１〜２２１を走査し制御する。
グラムに基づき端末走査信号を１時間毎に出力し、順次
複数のボタン電話機２２１〜２２１を走査し制御する。
タイｉ５は再トリガ可能な（ｒｅ−１ｒｉｇｇｅｒｉｂ
ｌｅ ）単安定１ルチパイブＶ −ｆｉ ＶＣヨーｚて
構成され、１時間以上の出力パルス幅を持つ。
ｌｅ ）単安定１ルチパイブＶ −ｆｉ ＶＣヨーｚて
構成され、１時間以上の出力パルス幅を持つ。
したがって、タイマ５は装置が正常に動作しているとき
は１時間毎にリセットされるから、中央処理装置１にリ
セット要求信号を送出しない。もし装置が誤動作し、割
込み要求信号が出力されない又は時間間隔！を越え【出
力された場合は、中央処理装置１からのタイマーリセッ
ト信号もやはり出力されないか又はタイマ５の設定パル
ス幅より長い周期で出力されるから、タイマ５けセット
され、リセット要求信号を出方する。このリセット要求
信号をリーｊット端子に受けた中央処理装置１け初期化
され、第１図の装置は電源投入時と同じ初期状態になる
。もつとも、装置のハードウェアが故障し九場合は初期
化できないこともある。しかし、誤動作は外部電源かち
入って来た雑音等に起因することが多い、このような場
合には本装置は一旦初期状態に復帰し、再び正常な作動
を開始する。
は１時間毎にリセットされるから、中央処理装置１にリ
セット要求信号を送出しない。もし装置が誤動作し、割
込み要求信号が出力されない又は時間間隔！を越え【出
力された場合は、中央処理装置１からのタイマーリセッ
ト信号もやはり出力されないか又はタイマ５の設定パル
ス幅より長い周期で出力されるから、タイマ５けセット
され、リセット要求信号を出方する。このリセット要求
信号をリーｊット端子に受けた中央処理装置１け初期化
され、第１図の装置は電源投入時と同じ初期状態になる
。もつとも、装置のハードウェアが故障し九場合は初期
化できないこともある。しかし、誤動作は外部電源かち
入って来た雑音等に起因することが多い、このような場
合には本装置は一旦初期状態に復帰し、再び正常な作動
を開始する。
第３図′は、被制御部２からの割込み要求信号がないた
め中央処理装置１が装置全体を初期化する動作をする場
合における第２図に示した各信号のタイミング図である
。装置が正常なときけ被制御部２から割込み要求信号が
人の時刻あるべきものが消失した場合、中央処理装置１
ｔｆタイ！−リセット信号を送出しない。その結果、前
回のタイマーリセット信号からＴ十α時間後の時刻Ｂに
リセット要求信号が出力され、時刻ＢからＨ時間内に中
央処理装置１は全体の初期化全行ない、Ｈ時間の最後に
タイマーリセット信号を出してタイマ５をリセットする
ことによって正常動作に復帰する。
め中央処理装置１が装置全体を初期化する動作をする場
合における第２図に示した各信号のタイミング図である
。装置が正常なときけ被制御部２から割込み要求信号が
人の時刻あるべきものが消失した場合、中央処理装置１
ｔｆタイ！−リセット信号を送出しない。その結果、前
回のタイマーリセット信号からＴ十α時間後の時刻Ｂに
リセット要求信号が出力され、時刻ＢからＨ時間内に中
央処理装置１は全体の初期化全行ない、Ｈ時間の最後に
タイマーリセット信号を出してタイマ５をリセットする
ことによって正常動作に復帰する。
本実施例では中央処理１がらの端末走査信号は一定時間
Ｔ毎に出力されるように構成した。しかし、中央処理装
置１がこの端末走査信号をＴ時間〜２２ｎを走査するよ
うに構成し、端末制御回路２１から割込み要求信号が中
央処理装置ｌに送られた時だけタイマ５をリセットする
ように構成しても同様の効果が得られる。
Ｔ毎に出力されるように構成した。しかし、中央処理装
置１がこの端末走査信号をＴ時間〜２２ｎを走査するよ
うに構成し、端末制御回路２１から割込み要求信号が中
央処理装置ｌに送られた時だけタイマ５をリセットする
ように構成しても同様の効果が得られる。
また、前述の実施例では、一つの割込み要求信号に誤り
が生じ九場合、マイクロコンビエータ装置全体を初期化
するように記し九が、全体を初期化するのに替えて、リ
セット要求信号を受けた中央処理装置１は誤った割込本
要求信号を生じさせた端末（ボタン電話装置）だけをマ
イクロコンビエータ装置から切シ離す動作を行なうよう
に構成することもできる。この場合は、リセット要求信
号は中央処理装置１の入力ポートへ入力し、記憶装置９
に蓄えであるプログラムによって誤作動端末からの信号
を受は付けないようにする。このように故障端末だけを
切り離す方式でも一つの誤動作が原因となって、マイク
ロコンビエータ装置全体が誤動作及び暴走を起す事態は
防止できる。
が生じ九場合、マイクロコンビエータ装置全体を初期化
するように記し九が、全体を初期化するのに替えて、リ
セット要求信号を受けた中央処理装置１は誤った割込本
要求信号を生じさせた端末（ボタン電話装置）だけをマ
イクロコンビエータ装置から切シ離す動作を行なうよう
に構成することもできる。この場合は、リセット要求信
号は中央処理装置１の入力ポートへ入力し、記憶装置９
に蓄えであるプログラムによって誤作動端末からの信号
を受は付けないようにする。このように故障端末だけを
切り離す方式でも一つの誤動作が原因となって、マイク
ロコンビエータ装置全体が誤動作及び暴走を起す事態は
防止できる。
本発明では、タイマーリセット信号が出力されないとき
にマイクロコンビエータ装置の誤動作と判断するのであ
るが、このタイマーリセット信号が出力されない原因は
前述の実施例では、中央処理装置１が端末走査信号を予
め定めた１時間内に送出しないか、被制御部２が割込要
求信号を所定の時間間隔で出力しないか、又は中央処理
装置ｌがタイマーリセット信号を所定のタイミングで出
力しないか、いずれかの場合である。しかし、本発明は
、タイマーリセット信号生成の起因とすべく監視する信
号を端末走査信号または割込要求信号のみに限るもので
はない。例えば、中央処理装置１から送出された制御信
号に応動して被制御部２から中央処理装置ＩＶｃ一定周
期で送出される何んらかの信号（例えばサービス要求信
号）があつ九ときだけ中央処理装置１はタイマーリセッ
ト信号を出すように構成しても、本発明は実現できる。
にマイクロコンビエータ装置の誤動作と判断するのであ
るが、このタイマーリセット信号が出力されない原因は
前述の実施例では、中央処理装置１が端末走査信号を予
め定めた１時間内に送出しないか、被制御部２が割込要
求信号を所定の時間間隔で出力しないか、又は中央処理
装置ｌがタイマーリセット信号を所定のタイミングで出
力しないか、いずれかの場合である。しかし、本発明は
、タイマーリセット信号生成の起因とすべく監視する信
号を端末走査信号または割込要求信号のみに限るもので
はない。例えば、中央処理装置１から送出された制御信
号に応動して被制御部２から中央処理装置ＩＶｃ一定周
期で送出される何んらかの信号（例えばサービス要求信
号）があつ九ときだけ中央処理装置１はタイマーリセッ
ト信号を出すように構成しても、本発明は実現できる。
また、出力ボート３は独立して設ける必要はなく、中央
処理装置１又はタイマ５に含ませても差支えない。
処理装置１又はタイマ５に含ませても差支えない。
前記実施例では、本発明をボタン電話装置に適用した場
合を挙げたが、被制御部を任意の端末、例えば磁気テー
プ装置に替えても本発明は実施できる。
合を挙げたが、被制御部を任意の端末、例えば磁気テー
プ装置に替えても本発明は実施できる。
以上詳述したように、本発明によるマイクロコンビエー
タ−装置は、誤動作を確実に検出し、装置の初期化を喪
は誤作動端末の切離し等の対誤動作処置を自動的に行っ
て、長時間にわたる誤作動の継続を防止することができ
る。
タ−装置は、誤動作を確実に検出し、装置の初期化を喪
は誤作動端末の切離し等の対誤動作処置を自動的に行っ
て、長時間にわたる誤作動の継続を防止することができ
る。
第１図は本発明の一実施例をボすブロック図、第２図は
第１図装置が正常なときの４６号のタイミング図、第３
図は第１図装置に誤作動が起ったときの信号タイミング
図である。
第１図装置が正常なときの４６号のタイミング図、第３
図は第１図装置に誤作動が起ったときの信号タイミング
図である。
Claims (1)
- 【特許請求の範囲】 １、 中央処理装置と、この中央処理装置の制御を受け
て作動する被制御部とを有するマイクロコンビエータ装
置において、前記中央処理装置から受けた第１の信号に
応動して前記被制御部が予め定めた周期の第２の信号を
前記中央処理装置に向は出力することと、前記中央処理
装置がこの第２の信号に応動してこの第２の信号と同じ
周期の第３の信号を出力することと、この第３の信号の
周期が前記予め定めた周期より長いとき前記中央処理装
置に対し第４の信号を出力する手段を有することとを特
徴とするマイクロコンビエータ装置。 ２ 前記第４の信号を前記中央処理装置のリセット端子
に入力することを特徴とする特許請求の範囲１記載のマ
イクロコンビエータ装置。 ＆ 前記第４の信号を出力する手段が再トリガの可能な
単安定マルチバイブレータであることを特徴とする特許
請求の範囲１又は２記載のマイクロコンビエータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56193097A JPS5894043A (ja) | 1981-12-01 | 1981-12-01 | マイクロコンピユ−タ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56193097A JPS5894043A (ja) | 1981-12-01 | 1981-12-01 | マイクロコンピユ−タ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5894043A true JPS5894043A (ja) | 1983-06-04 |
| JPS6244662B2 JPS6244662B2 (ja) | 1987-09-22 |
Family
ID=16302180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56193097A Granted JPS5894043A (ja) | 1981-12-01 | 1981-12-01 | マイクロコンピユ−タ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5894043A (ja) |
-
1981
- 1981-12-01 JP JP56193097A patent/JPS5894043A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6244662B2 (ja) | 1987-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4684885A (en) | Arrangement for on-line diagnostic testing of an off-line standby processor in a duplicated processor configuration | |
| US4428044A (en) | Peripheral unit controller | |
| US5644700A (en) | Method for operating redundant master I/O controllers | |
| US5655083A (en) | Programmable rset system and method for computer network | |
| US20030023843A1 (en) | Remote processor intelligent reset apparatus and method | |
| JPS5894043A (ja) | マイクロコンピユ−タ装置 | |
| GB2086104A (en) | Circuit Arrangement for Detecting Malfunctioning in Data Processing Systems | |
| US6922143B2 (en) | Serial bus type configuration recognition and alarm apparatus | |
| US5210863A (en) | Multi-processor system for detecting a malfunction of a dual port memory | |
| JP2998804B2 (ja) | マルチマイクロプロセッサシステム | |
| JP2508305B2 (ja) | 初期値決定装置 | |
| JPS6135739B2 (ja) | ||
| EP1031906B1 (en) | Method and coupling arrangement for preventing unauthorized access to a microprocessor | |
| JP2830486B2 (ja) | 通信装置 | |
| KR920010166B1 (ko) | 원격 진단 방식 | |
| JPS60258627A (ja) | マイクロコンピユ−タ装置 | |
| JP2954040B2 (ja) | 割込監視装置 | |
| JPS6117475Y2 (ja) | ||
| JPS58105318A (ja) | リセツト制御方式 | |
| JP2940018B2 (ja) | 実装位置検出方式 | |
| JPH04355809A (ja) | 初期値設定回路 | |
| JP2749994B2 (ja) | 数値制御装置 | |
| JP3022971B2 (ja) | 電子交換機における端末制御障害監視方式 | |
| JPH0233179B2 (ja) | ||
| JPS61103252A (ja) | 障害解析用メモリ装置 |