JPS6239942A - デ−タ伝送用変復調装置 - Google Patents
デ−タ伝送用変復調装置Info
- Publication number
- JPS6239942A JPS6239942A JP60179860A JP17986085A JPS6239942A JP S6239942 A JPS6239942 A JP S6239942A JP 60179860 A JP60179860 A JP 60179860A JP 17986085 A JP17986085 A JP 17986085A JP S6239942 A JPS6239942 A JP S6239942A
- Authority
- JP
- Japan
- Prior art keywords
- data
- modulation
- modem
- data terminal
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は例えばＦＳＸ又はＰＳＫ変復調方弐によるデー
タ伝送システム内に使用され、搬送波停止の直後に伝送
信号内に発生する疑似ビットによる誤動作を防止する機
能を備えたデータ伝送変復調装置に関する。
タ伝送システム内に使用され、搬送波停止の直後に伝送
信号内に発生する疑似ビットによる誤動作を防止する機
能を備えたデータ伝送変復調装置に関する。
電話回線を経由するデータ伝送は、通常ＦＳＫ（ＦＲｆ
！ＱＵＥＮＣＹ ５ＨＩＦＴ ＫＥＹＴＮＧ）又はＰ
Ｓ Ｋ （ＰＨＡＳＥＳＨＩＦＴ ＫＥＹＩＮＧ）変復
調方式により行われている。同システムを構成する機器
類は、回線の末端部において、例えば第２図に示すよう
に接続される。１はデータ端末装置（ＤＴＰ、、例えば
パーソナルコンピュータ等）、２は変復調装Ｗ （ＭＯ
Ｄｌｌｌ、ＡＴＥＲ−ＤＥＭＯＩｌｌＩＬＡＴ［！Ｒ。
！ＱＵＥＮＣＹ ５ＨＩＦＴ ＫＥＹＴＮＧ）又はＰ
Ｓ Ｋ （ＰＨＡＳＥＳＨＩＦＴ ＫＥＹＩＮＧ）変復
調方式により行われている。同システムを構成する機器
類は、回線の末端部において、例えば第２図に示すよう
に接続される。１はデータ端末装置（ＤＴＰ、、例えば
パーソナルコンピュータ等）、２は変復調装Ｗ （ＭＯ
Ｄｌｌｌ、ＡＴＥＲ−ＤＥＭＯＩｌｌＩＬＡＴ［！Ｒ。
以下ＭＯＤＥＭと略記する）で、データ末端装置１より
ＭＡＲＫ−３ＰＡＣＥ信号（直流的０Ｎ−ＯＦＦ信号）
として入力する直列データ列をＦＳＫ （又はＰＳＫ）
信号に変調し、これを回線制御装置（ＮＥＴ ＷＯＲＫ
Ｃ０ＮＴＲ（ＩＬ ＩＩＮＩＴ、以下Ｎ ＣＵと略記
する）３を経由して電話回線４へ向けて出力する役割を
果す。
ＭＡＲＫ−３ＰＡＣＥ信号（直流的０Ｎ−ＯＦＦ信号）
として入力する直列データ列をＦＳＫ （又はＰＳＫ）
信号に変調し、これを回線制御装置（ＮＥＴ ＷＯＲＫ
Ｃ０ＮＴＲ（ＩＬ ＩＩＮＩＴ、以下Ｎ ＣＵと略記
する）３を経由して電話回線４へ向けて出力する役割を
果す。
また、ＮＵＣ３は、通信の相手方を呼び出し、相手方Ｍ
ＯＤＥＭと自局ＭＯＤＥＭを電話回線４を介して接続す
る。以上の機器が受信用として機能するときは、電話回
線４から入力する受信信号はＮＣＵ３を経由してＭＯＤ
ＥＭ２に入力し、ここでＭＡＲＫ−３ＰＡＣＥ信号に復
調されてデータ端末装置１に入力し、その内部に取り込
まれる。以下、第２図の構成の動作を、ＦＳＸ変復調の
場合を例に説明する。
ＯＤＥＭと自局ＭＯＤＥＭを電話回線４を介して接続す
る。以上の機器が受信用として機能するときは、電話回
線４から入力する受信信号はＮＣＵ３を経由してＭＯＤ
ＥＭ２に入力し、ここでＭＡＲＫ−３ＰＡＣＥ信号に復
調されてデータ端末装置１に入力し、その内部に取り込
まれる。以下、第２図の構成の動作を、ＦＳＸ変復調の
場合を例に説明する。
第３図はデータ端末装置１とＭＯＤＥＭ２との間で返送
されるデータ信号（ＭＡＲＫ−３ＰＡＣＥ信号）の１ワ
一ド分を図示したもので、ＭＡＲ）（が例えば＋５Ｖ、
５ＰＡＣＥがＯｖの進法的０Ｎ−ＯＦＦ信号である。１
ワードのデータの前後の連続的なＭＡＲＫの部分は、伝
送データのない状態を意味する。１ワードのデータが開
始されると同時に信号はＭＡＲＫ （５Ｖ）から５ＰＡ
ＧＥ （ＯＶ）に移行し、この状態は１ビツト分の時間
持続する。これに引続き例えば８ビツトのキャラクタ−
コード（第４図の場合は１０００１０００）が伝送され
る。キャラクタ−コードが終了すると同等に信号はＭＡ
ＲＫ （５Ｖ）に復帰し、この状態が１ビツト分の時間
持続して１ワードのデータ伝送は終了し、そのまま「デ
ータのない状態（連続的のＭＡＲＫの状態）」へ移行す
る。１ワードのデータの最初の１ピツ）（ＳＰＡＧＥ）
はスタートビット、最後の１ビツト （ＭＡＲＫ）はス
トップピットと呼ばれ、データの送受信及び処理に関す
るタイミングの基準として機能する。
されるデータ信号（ＭＡＲＫ−３ＰＡＣＥ信号）の１ワ
一ド分を図示したもので、ＭＡＲ）（が例えば＋５Ｖ、
５ＰＡＣＥがＯｖの進法的０Ｎ−ＯＦＦ信号である。１
ワードのデータの前後の連続的なＭＡＲＫの部分は、伝
送データのない状態を意味する。１ワードのデータが開
始されると同時に信号はＭＡＲＫ （５Ｖ）から５ＰＡ
ＧＥ （ＯＶ）に移行し、この状態は１ビツト分の時間
持続する。これに引続き例えば８ビツトのキャラクタ−
コード（第４図の場合は１０００１０００）が伝送され
る。キャラクタ−コードが終了すると同等に信号はＭＡ
ＲＫ （５Ｖ）に復帰し、この状態が１ビツト分の時間
持続して１ワードのデータ伝送は終了し、そのまま「デ
ータのない状態（連続的のＭＡＲＫの状態）」へ移行す
る。１ワードのデータの最初の１ピツ）（ＳＰＡＧＥ）
はスタートビット、最後の１ビツト （ＭＡＲＫ）はス
トップピットと呼ばれ、データの送受信及び処理に関す
るタイミングの基準として機能する。
データ通信文（ＤＡＴＥ ＴＥＸＴ）は多数ワードの
データ群の時系列により構成されるが、その前後にはｉ
ｍ信文の開始及び終了を意味する一定パターンの符号列
が夫々附加される。以下の説明においては前者を開始コ
ード、後者を終了コードと呼ぶことにする。
データ群の時系列により構成されるが、その前後にはｉ
ｍ信文の開始及び終了を意味する一定パターンの符号列
が夫々附加される。以下の説明においては前者を開始コ
ード、後者を終了コードと呼ぶことにする。
第２図の構成において、送信の側では、データ端末装置
１からＭＡＲＫ−３ＰＡ（、Ｅの信号列として送出され
るデータについて、ＭＯＤＥＭＺ内で周波数変調が行わ
れる。ＭＡＲＫは例えば１．３ｈ）Ｉｚ、 Ｓ ＰＡＣ
Ｅは例えば２．１ｈ）ｌｚの搬送波に変換され、その出
力はＮＣＶ３を経由して回線４へ送出される。受信の側
ではこれと逆の順序で受信及び復調が行われ、受信信号
はＭＡＲＫ−３ＰＡＣＥ信号に変換されて受信側のデー
タ端末装置１へ入力し、これに取り込まれる。この際、
データ端末装置ｌは内蔵されたソフトウェアに基いて常
時入力するデータ列を監視する。
１からＭＡＲＫ−３ＰＡ（、Ｅの信号列として送出され
るデータについて、ＭＯＤＥＭＺ内で周波数変調が行わ
れる。ＭＡＲＫは例えば１．３ｈ）Ｉｚ、 Ｓ ＰＡＣ
Ｅは例えば２．１ｈ）ｌｚの搬送波に変換され、その出
力はＮＣＶ３を経由して回線４へ送出される。受信の側
ではこれと逆の順序で受信及び復調が行われ、受信信号
はＭＡＲＫ−３ＰＡＣＥ信号に変換されて受信側のデー
タ端末装置１へ入力し、これに取り込まれる。この際、
データ端末装置ｌは内蔵されたソフトウェアに基いて常
時入力するデータ列を監視する。
データ通信文の全内容の送信が終了すると前述の終了コ
ードが発せられ、このコードは受信側のデータ端末装置
１により検出される。その後間もなく信号の搬送波は停
止されるが、搬送波の出力は直ちに零とはならず、第４
図に示すような過渡振動（時間と共に指数函数的に減衰
する）を伴う。この場合、第４図の下段に示すように、
ＭＯＤＥＭ２は、一定振幅の搬送波が入力中は一定の直
流値（例えばＭＡＲＫに相当する直流５Ｖ）を出力する
が、前述の過渡振動が発生すると同時にパルス状の電圧
を発生する。この電圧は擬似パルスと呼ばれ、ＭＯＤＥ
Ｍ２内に含まれる論理回路素子より発生されるものと考
えられている。擬似パレスはデータ端末装置１に直接に
入力する。
ードが発せられ、このコードは受信側のデータ端末装置
１により検出される。その後間もなく信号の搬送波は停
止されるが、搬送波の出力は直ちに零とはならず、第４
図に示すような過渡振動（時間と共に指数函数的に減衰
する）を伴う。この場合、第４図の下段に示すように、
ＭＯＤＥＭ２は、一定振幅の搬送波が入力中は一定の直
流値（例えばＭＡＲＫに相当する直流５Ｖ）を出力する
が、前述の過渡振動が発生すると同時にパルス状の電圧
を発生する。この電圧は擬似パルスと呼ばれ、ＭＯＤＥ
Ｍ２内に含まれる論理回路素子より発生されるものと考
えられている。擬似パレスはデータ端末装置１に直接に
入力する。
このため、受信側のデータ端末装置１は擬似パルス列を
スタートビット及びこれに引続くキャラクタ−コードと
誤認して動作するおそれがある。しかし、前述した通り
、データ端末装置１は既に通信文末尾の終了コードを検
出しているため、事後の入力データを無視し、従って擬
似パルスによる誤動作は防止される。
スタートビット及びこれに引続くキャラクタ−コードと
誤認して動作するおそれがある。しかし、前述した通り
、データ端末装置１は既に通信文末尾の終了コードを検
出しているため、事後の入力データを無視し、従って擬
似パルスによる誤動作は防止される。
前述した通り、ＭＯＤＥＭに接続される不特定多数のデ
ータ端末装置の全てには、復調された受信々号の中から
終了コードを検出し、擬似ビット列を事前に遮断して、
これによる誤動作を防止する機能を附加する必要がある
。従来、本邦において使用されるＦＳＫまたはＰＳＫ変
復調方式は、全て、一定の標準方式に統一されてきたた
め、各データ端末装置に上述の機能を持たせることは比
較的容易であったが、今後、国内の回線の利用が自由化
され、多くの方式が国内で実用されるとすれば、これに
対処するための各データ端末装置のハードウェア及びソ
フトウェア上の負担は極めて大となることが予想され、
ひいては経済上の不利益を招くおそれがある。
ータ端末装置の全てには、復調された受信々号の中から
終了コードを検出し、擬似ビット列を事前に遮断して、
これによる誤動作を防止する機能を附加する必要がある
。従来、本邦において使用されるＦＳＫまたはＰＳＫ変
復調方式は、全て、一定の標準方式に統一されてきたた
め、各データ端末装置に上述の機能を持たせることは比
較的容易であったが、今後、国内の回線の利用が自由化
され、多くの方式が国内で実用されるとすれば、これに
対処するための各データ端末装置のハードウェア及びソ
フトウェア上の負担は極めて大となることが予想され、
ひいては経済上の不利益を招くおそれがある。
〔問題点を解決するための手段および作用〕本発明は以
上に鑑みてなされたものであり、前記問題点を解決する
ために次の手段を採る。すなわち、ＭＯＤＥＭにマイク
ロコンピュータ−等の制御手段を取り附け、想定される
各種のＦＳＫまたはＰＳＫ変復調方式について、その終
了コードを記憶し、受信々号の中からこれを検出する機
能及び擬似ビットを遮断する機能をＭＯＤＥＭに受は持
たせることにより、これに接続されるデータ端末装置の
ハードウェア上及びソフトウェア上の負担を大きく軽減
し、システムの経済化及び信軌性の向上を図ろうとする
ものである。
上に鑑みてなされたものであり、前記問題点を解決する
ために次の手段を採る。すなわち、ＭＯＤＥＭにマイク
ロコンピュータ−等の制御手段を取り附け、想定される
各種のＦＳＫまたはＰＳＫ変復調方式について、その終
了コードを記憶し、受信々号の中からこれを検出する機
能及び擬似ビットを遮断する機能をＭＯＤＥＭに受は持
たせることにより、これに接続されるデータ端末装置の
ハードウェア上及びソフトウェア上の負担を大きく軽減
し、システムの経済化及び信軌性の向上を図ろうとする
ものである。
以下、未発明のデータ伝送用変復調装置について詳細に
説明する。
説明する。
第１図（ａ）、 ｆｂｌは本発明の一実施例を示し、ｆ
ａｔは回路の構成、（ｂｌは制御プログラムのフローチ
ャートを示したものである。第１図ｆａ）において、引
用数字は第２図のそれと同一の部分は同一のものを使用
したので重複する説明を省略する。２ａ、２ｂ、２ｃは
本発明のＭＯＤＥＭ２を構成する主要な要素であり、２
ａは送信データ（ＭＡＲＫ−３ＰＡＣＥ信号）にＦＳＸ
（またはＰＳＫ）変調を施し、また逆に受信信号（Ｆ
ＳＫまたはＰＳＫ信号）に復調を施してＭＡＲＫ−３Ｐ
ＡＣＥ信号に変換する変復調回路、２ｂはそのＳＤ端子
から入力する送信データ（Ｓ Ｄ）及び同ＲＤ端子から
入力する受信データ（ＲＤ）を監視し、その内容に応し
てＭＯＤＥＭ２内各部の動作を制御するマイクロコンピ
ュータ、２Ｃは、マイクロコンピュータ２ｂの指令に基
いて、その端子Ｓ０（データ端末装置１の入力端子に接
続される）を端子Ｓ１側及び同Ｓ２側に切り換え接続す
るスイッチである。ここで端子Ｓ１は変復調回路２ａの
出力端子、また端子Ｓ２は常時ＭＡＲＫに相当する一定
直流電圧（例えば５Ｖ）が印加されている端子Ｚに夫々
接続されている。更にマイクロコンピュータ２ｂには、
制御プログラムのほか、現に国内において使用され、ま
たは将来使用される可能性のあるＦＳＫ（又はＰＳＫ）
変復調データ伝送方式の全部または一部（便宜上、これ
らをＡ、Ｂ、Ｃ，−−−−−Ｆの各方式と記す）につい
ての終了コードを記憶することができる。
ａｔは回路の構成、（ｂｌは制御プログラムのフローチ
ャートを示したものである。第１図ｆａ）において、引
用数字は第２図のそれと同一の部分は同一のものを使用
したので重複する説明を省略する。２ａ、２ｂ、２ｃは
本発明のＭＯＤＥＭ２を構成する主要な要素であり、２
ａは送信データ（ＭＡＲＫ−３ＰＡＣＥ信号）にＦＳＸ
（またはＰＳＫ）変調を施し、また逆に受信信号（Ｆ
ＳＫまたはＰＳＫ信号）に復調を施してＭＡＲＫ−３Ｐ
ＡＣＥ信号に変換する変復調回路、２ｂはそのＳＤ端子
から入力する送信データ（Ｓ Ｄ）及び同ＲＤ端子から
入力する受信データ（ＲＤ）を監視し、その内容に応し
てＭＯＤＥＭ２内各部の動作を制御するマイクロコンピ
ュータ、２Ｃは、マイクロコンピュータ２ｂの指令に基
いて、その端子Ｓ０（データ端末装置１の入力端子に接
続される）を端子Ｓ１側及び同Ｓ２側に切り換え接続す
るスイッチである。ここで端子Ｓ１は変復調回路２ａの
出力端子、また端子Ｓ２は常時ＭＡＲＫに相当する一定
直流電圧（例えば５Ｖ）が印加されている端子Ｚに夫々
接続されている。更にマイクロコンピュータ２ｂには、
制御プログラムのほか、現に国内において使用され、ま
たは将来使用される可能性のあるＦＳＫ（又はＰＳＫ）
変復調データ伝送方式の全部または一部（便宜上、これ
らをＡ、Ｂ、Ｃ，−−−−−Ｆの各方式と記す）につい
ての終了コードを記憶することができる。
以上の構成において、データ端末装置１が受信の状態に
ある場合について、ＭＯＤ ＥＭ ２の内部の動作を説
明する。ＦＳＫ （またはＰＳＫ）変調を受けた受信々
号はＮＣＵ３を経由してＭＯＤＥＭ２内の変復調回路２
ａに入力し、ここで復調されＭＡＲＫ−３ＰＡＣＥ信号
に変換された後、マイクロコンピュータ２ｂ及びスイッ
チ２Ｃの端子Ｓ１へ向けて出力される。マイクロコンピ
ュータ２ｂはこれに内蔵されたソフトウェアに従ってこ
れに入力する受信データを常時監視する。具体的に説明
すれば、例えばマイクロコンピュータ２ｂは信号データ
を１ワードづつ内部に取り込み、一定のワード数（終了
コードのり一ド数）単位で、前述のＡ、Ｂ、Ｃ，−−−
−−−−−−−−Ｆ各方式の終了コードと遂次比較する
。その結果、何れの方式の終了コードとも一致しないこ
とが明らかとなれば、マイクロコンピュータ２ｂは、ス
イッチ２Ｃに対し、引続き端子Ｓ１側に接続すべき旨を
指令し、次のデータの読み込みが終了するのを待つて同
じ操作を繰り返す。スイッチ２Ｃが端子Ｓ、側に投入さ
れている限り、ＭＯＤＥＭ２より出力される受信データ
はスイッチ２Ｃを経由してデータ端末装置１に入力し、
これに取り込まれる。以上の操作を繰り返すうちに、前
記一定ワード数の受信データがＡ、Ｂ、Ｃ，−−−−−
−−−−−一・−Ｆ各方式の終了コードの何れか一致す
ることが検出されたときは、マイクロコンピュータ２ｂ
は直ちにスイッチ２Ｃに対し、端子Ｓ２側に投入すべき
旨の指令を発する。このため、受信々号の搬送波が停止
される前に、データ端末装Ｍ１の入力端子はスイッチ２
Ｃを介して点Ｚに接続され、これにＭＡＲＫに対応する
一定の直流電圧（例えば５Ｖ）が印加される。同時にス
イッチ２Ｃの端子Ｓ。と同ＳＩ間の導通は遮断されるた
め、搬送波の停止後に、擬似パルス列がデータ端末装置
１へ伝達されるおそれは解消する。上述のマイクロコン
ピュータ２ｂの制御操作をフローチャートとして図示し
たものが第１図ｆｂｌである。
ある場合について、ＭＯＤ ＥＭ ２の内部の動作を説
明する。ＦＳＫ （またはＰＳＫ）変調を受けた受信々
号はＮＣＵ３を経由してＭＯＤＥＭ２内の変復調回路２
ａに入力し、ここで復調されＭＡＲＫ−３ＰＡＣＥ信号
に変換された後、マイクロコンピュータ２ｂ及びスイッ
チ２Ｃの端子Ｓ１へ向けて出力される。マイクロコンピ
ュータ２ｂはこれに内蔵されたソフトウェアに従ってこ
れに入力する受信データを常時監視する。具体的に説明
すれば、例えばマイクロコンピュータ２ｂは信号データ
を１ワードづつ内部に取り込み、一定のワード数（終了
コードのり一ド数）単位で、前述のＡ、Ｂ、Ｃ，−−−
−−−−−−−−Ｆ各方式の終了コードと遂次比較する
。その結果、何れの方式の終了コードとも一致しないこ
とが明らかとなれば、マイクロコンピュータ２ｂは、ス
イッチ２Ｃに対し、引続き端子Ｓ１側に接続すべき旨を
指令し、次のデータの読み込みが終了するのを待つて同
じ操作を繰り返す。スイッチ２Ｃが端子Ｓ、側に投入さ
れている限り、ＭＯＤＥＭ２より出力される受信データ
はスイッチ２Ｃを経由してデータ端末装置１に入力し、
これに取り込まれる。以上の操作を繰り返すうちに、前
記一定ワード数の受信データがＡ、Ｂ、Ｃ，−−−−−
−−−−−一・−Ｆ各方式の終了コードの何れか一致す
ることが検出されたときは、マイクロコンピュータ２ｂ
は直ちにスイッチ２Ｃに対し、端子Ｓ２側に投入すべき
旨の指令を発する。このため、受信々号の搬送波が停止
される前に、データ端末装Ｍ１の入力端子はスイッチ２
Ｃを介して点Ｚに接続され、これにＭＡＲＫに対応する
一定の直流電圧（例えば５Ｖ）が印加される。同時にス
イッチ２Ｃの端子Ｓ。と同ＳＩ間の導通は遮断されるた
め、搬送波の停止後に、擬似パルス列がデータ端末装置
１へ伝達されるおそれは解消する。上述のマイクロコン
ピュータ２ｂの制御操作をフローチャートとして図示し
たものが第１図ｆｂｌである。
一方、データ端末装置１から出力されるデータ（ＳＤ）
がマイクロコンピュータ２ｂに対する指令（例えば記憶
内容の変更等）である場合には、送信データはマイクロ
コンピュータ２ｂのＳＤ端子からこれに入力し、その内
容は同益により解読され、実行に移される。
がマイクロコンピュータ２ｂに対する指令（例えば記憶
内容の変更等）である場合には、送信データはマイクロ
コンピュータ２ｂのＳＤ端子からこれに入力し、その内
容は同益により解読され、実行に移される。
以上説明した通り、本発明のデータ伝送用変復調装置に
よれば、該変復調装置が今後対処する可能性のある例え
ばＦＳＫまたはＰＳＫ変復変復調データ伝送方路了コー
ドを記憶すると共に、受信データを前記記憶された終了
コードと対比させながら監視し、受信データの中から終
了コードの何れか一つを検出すれば、受信々号の搬送波
が停止される以前に、変復調装置とデータ端末装置間の
導通を遮断するようにしたため、搬送波の停止後にＭＯ
ｒ）ＥＭ内に発生する擬似ビットがデータ端末装置へ伝
達されることがなくなり、擬似ビットによるデータ端末
装置の誤動作のおそれを解消することができるようにな
った。
よれば、該変復調装置が今後対処する可能性のある例え
ばＦＳＫまたはＰＳＫ変復変復調データ伝送方路了コー
ドを記憶すると共に、受信データを前記記憶された終了
コードと対比させながら監視し、受信データの中から終
了コードの何れか一つを検出すれば、受信々号の搬送波
が停止される以前に、変復調装置とデータ端末装置間の
導通を遮断するようにしたため、搬送波の停止後にＭＯ
ｒ）ＥＭ内に発生する擬似ビットがデータ端末装置へ伝
達されることがなくなり、擬似ビットによるデータ端末
装置の誤動作のおそれを解消することができるようにな
った。
このため、擬似ビットによる誤動作の機能を各データ端
末装置に受は持たせた従来の方式と比較すれば、データ
端末装置のハードウェア及びソフトウェア上の負担を大
きく軽減することができ、ひいてはシステムの経済性及
び信転性の向上に寄与することができた。
末装置に受は持たせた従来の方式と比較すれば、データ
端末装置のハードウェア及びソフトウェア上の負担を大
きく軽減することができ、ひいてはシステムの経済性及
び信転性の向上に寄与することができた。
第１図（ａ）−−一−−−一本発明の一実施例のうち、
回路的構成及び外部素子との協働関係を示す図。第１図
［ｂｌ−−−−−−一第１図ｆａｌの制御操作のフロー
チャートを示す図。第２図 −−−−−一従来の技術を
説明するだめの図。 第３図−−−−−データ端末装置及び変復調装置の間に
授受されるデータ（ＭＡＲＫ−３ＰＡＣＥ信号）の構成
を１ワ一ド分について示す図。第４図−−−−−ｍ−搬
送波の停止と擬似ビットの発生の時間的関係を示す図。 符号表 １−−一−−−−−−データ端末装置、２−−−−−−
−−−−一変復調装置ｌ （ＭＯＤＥＭ）、２ ａ −
−−−同変復調回路、 ２ｂ−−−−−一−同マイクロコンピュータ、２ ｃ−
−−−スイッチ、 ３−−−−−一回線制御装置（Ｎ ＣＵ）、４−−−−
−−−−一電話回線。 第１ 図（ｂ）
回路的構成及び外部素子との協働関係を示す図。第１図
［ｂｌ−−−−−−一第１図ｆａｌの制御操作のフロー
チャートを示す図。第２図 −−−−−一従来の技術を
説明するだめの図。 第３図−−−−−データ端末装置及び変復調装置の間に
授受されるデータ（ＭＡＲＫ−３ＰＡＣＥ信号）の構成
を１ワ一ド分について示す図。第４図−−−−−ｍ−搬
送波の停止と擬似ビットの発生の時間的関係を示す図。 符号表 １−−一−−−−−−データ端末装置、２−−−−−−
−−−−一変復調装置ｌ （ＭＯＤＥＭ）、２ ａ −
−−−同変復調回路、 ２ｂ−−−−−一−同マイクロコンピュータ、２ ｃ−
−−−スイッチ、 ３−−−−−一回線制御装置（Ｎ ＣＵ）、４−−−−
−−−−一電話回線。 第１ 図（ｂ）
Claims (1)
- 送信データを変調し、受信データを復調する変復調回路
と、前記送信データを前記変復調回路へ出力し、前記受
信データを前記変復調回路から入力するデータ端末部と
、前記受信データ中に受信の終了を表わす終了コードを
検出したとき前記変復調回路と前記データ端末部の接続
を開路する制御部とから構成されることを特徴とするデ
ータ伝送用変復調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60179860A JPS6239942A (ja) | 1985-08-15 | 1985-08-15 | デ−タ伝送用変復調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60179860A JPS6239942A (ja) | 1985-08-15 | 1985-08-15 | デ−タ伝送用変復調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6239942A true JPS6239942A (ja) | 1987-02-20 |
| JPH0471380B2 JPH0471380B2 (ja) | 1992-11-13 |
Family
ID=16073176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60179860A Granted JPS6239942A (ja) | 1985-08-15 | 1985-08-15 | デ−タ伝送用変復調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6239942A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6484629A (en) * | 1987-09-26 | 1989-03-29 | Toshiba Corp | Method of testing semiconductor element and device therefor |
| JP2008543587A (ja) * | 2005-06-21 | 2008-12-04 | パウル ミュラー ゲーエムベーハー ウント コンパニー カーゲー ウンターネーメンスベタイリグンゲン | 締め付け棒と連結装置とを備えたスピンドル |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5455358A (en) * | 1977-10-13 | 1979-05-02 | Nec Corp | Demodulator circuit for eight-phase phase-modulated wave |
| JPS5467711A (en) * | 1977-11-10 | 1979-05-31 | Hitachi Denshi Ltd | Receiving data signal generator circuit |
| JPS5711563A (en) * | 1980-06-25 | 1982-01-21 | Hitachi Denshi Ltd | Transmission carrier control system for modulation and demodulation device |
| JPS6149551A (ja) * | 1984-08-17 | 1986-03-11 | Fujitsu Ltd | 回線切断方式 |
-
1985
- 1985-08-15 JP JP60179860A patent/JPS6239942A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5455358A (en) * | 1977-10-13 | 1979-05-02 | Nec Corp | Demodulator circuit for eight-phase phase-modulated wave |
| JPS5467711A (en) * | 1977-11-10 | 1979-05-31 | Hitachi Denshi Ltd | Receiving data signal generator circuit |
| JPS5711563A (en) * | 1980-06-25 | 1982-01-21 | Hitachi Denshi Ltd | Transmission carrier control system for modulation and demodulation device |
| JPS6149551A (ja) * | 1984-08-17 | 1986-03-11 | Fujitsu Ltd | 回線切断方式 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6484629A (en) * | 1987-09-26 | 1989-03-29 | Toshiba Corp | Method of testing semiconductor element and device therefor |
| JP2008543587A (ja) * | 2005-06-21 | 2008-12-04 | パウル ミュラー ゲーエムベーハー ウント コンパニー カーゲー ウンターネーメンスベタイリグンゲン | 締め付け棒と連結装置とを備えたスピンドル |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0471380B2 (ja) | 1992-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6236413B2 (ja) | ||
| US4514719A (en) | Data transmission system utilizing power line of 3-phase alternating current | |
| JPS6239942A (ja) | デ−タ伝送用変復調装置 | |
| JPS6113251B2 (ja) | ||
| JP2829550B2 (ja) | 通信制御用ｌｓｉ | |
| JPH079470Y2 (ja) | 非同期／同期符号変換装置 | |
| KR940000644Y1 (ko) | 가정 자동화 시스템의 호환통신아답터 | |
| JPS6232749A (ja) | 通信線のシリアル信号処理方法 | |
| JPS6376652A (ja) | クロツク切替回路 | |
| JPS6340921Y2 (ja) | ||
| JPH01243743A (ja) | インタフェース | |
| JPH0235851A (ja) | 通信回線の診断回路 | |
| JPH0453341B2 (ja) | ||
| JPS62122439A (ja) | 調歩同期式伝送方式 | |
| JPH03222539A (ja) | スタートビット検出回路 | |
| JPS61289751A (ja) | 通信制御装置 | |
| JPH0828782B2 (ja) | データ通信装置 | |
| JPS59256A (ja) | 変復調装置試験方式 | |
| JPS6250009B2 (ja) | ||
| JPH06315044A (ja) | 擬似ｃｄ信号伝送装置 | |
| JPH02270444A (ja) | ２線全二重／半二重切替装置 | |
| JPS6126344A (ja) | モデム | |
| JPH01160139A (ja) | データの折返し試験方式 | |
| JPH05327811A (ja) | 変復調装置 | |
| JPH03822B2 (ja) |