JPH0453341B2 - - Google Patents

Info

Publication number
JPH0453341B2
JPH0453341B2 JP60150702A JP15070285A JPH0453341B2 JP H0453341 B2 JPH0453341 B2 JP H0453341B2 JP 60150702 A JP60150702 A JP 60150702A JP 15070285 A JP15070285 A JP 15070285A JP H0453341 B2 JPH0453341 B2 JP H0453341B2
Authority
JP
Japan
Prior art keywords
asynchronous
synchronous
circuit
switching
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60150702A
Other languages
English (en)
Other versions
JPS6211345A (ja
Inventor
Hiromi Baba
Atsushi Kawashiri
Shigeru Yamada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP60150702A priority Critical patent/JPS6211345A/ja
Publication of JPS6211345A publication Critical patent/JPS6211345A/ja
Publication of JPH0453341B2 publication Critical patent/JPH0453341B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Communication Control (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、データ通信機器等に用いられる同期
通信方式と非同期通信方式を切り換える装置に関
するものである。
従来の技術 近年、有線系及び無線系を問わずデータ通信の
進歩並びに利用には目ざましいものがあり、とり
わけ電話回線網を使用したデータ通信が多い。通
信方式には、同期式と非同期式が混在するため、
使用者の操作によらず自動的に判定し切り換える
装置が求められている。
第4図に従来の同期・非同期切り換え装置の一
例のブロツクを示す。第4図において、1はデイ
ジタル信号をFSK或いはPSK等の定められた方
式によりアナログ信号に変調する変調回路であ
る。2はFSK或いはPSK等の定められた方式に
より変調されたアナログ信号をデイジタル信号に
復調する復調回路である。3は同期式の場合は信
号をそのまま通し、非同期式の場合にはビツトレ
ースでサンプリングして冗長なビツトが出た場合
のストツプビツトを削除する送出側の同期・非同
期切り換え回路である。4は同期式の場合は信号
をそのまま通し、非同期式の場合は欠落している
ストツプビツトを付加する受信側の同期・非同期
切り換え回路である。受信データが非同期式デー
タの場合において、回路4が同期式に設定されて
いても、受信した非同期式データのストツプビツ
トが欠落しているケースはまれであり、ストツプ
ビツトを付加しなければならないケースは確率的
に小さく、通常は問題なく動作する。又、回路3
においても冗長なビツトが出ることは確率的に小
さいので通常の場合問題はない。5和は送出デー
タ及び受信データを同期式インタフエース回路へ
接続するか、非同期インタフエース回路へ接続す
るかを切り換える切り換え回路である。6は同期
式の時アクテイブとなり直列ビツトを並列ビツト
に変換する等の機能をもつた同期式インタフエー
ス回路である。7は非同期式の時アクテイブとな
り直列ビツトを並列ビツトに変換する等の機能を
もつた非同期式インタフエース回路である。8は
同期式の時には同期式インタフエース回路6と、
非同期式の時には非同期式インタフエース回路7
と、データ授受を行う信号処理回路で、同期・非
同期の切り換え信号をも発する回路である。
以上のように構成された同期・非同期切り換え
装置について、以下その動作について説明する。
データ通信を行う相手方とデータの授受を行なう
場合、相手側の機器が同期式であれば第2図Aに
示す同期式のデータのフラグパターン(ヘキサコ
ード“7E”)が最初に送られて来る。相手側が
非同期式であれば第2図Bに示す如くの信号が送
られて来て、当方側の応答を持つべく第2図の期
間Dに示す如くのマーク状態となる。相手側との
データ授受に入る前に、まず同期式と仮定して信
号処理回路8より送出側同期・非同期切り換え回
路3及び受信側同期・非同期切り換え回路4を同
期式に設定し、切り換え回路5は非同期式インタ
フエース回路7と接続されるように設定する。デ
ータ受信起動時において、インターフエース回路
は非同期式に設定されているので、受信データが
非同期式の場合は正常に動作する。この時、信号
処理回路は非同期式データよりCRLFのコードを
検出することができ、このCRLF検出信号をゲー
ト回路を介して、同期・非同期切り換え回路の制
御端子に印加する。
又、受信データが同期式(F同期式)の場合に
は、インターフエース回路は非同期式インターフ
エース回路に設定されているため、非同期式デー
タにおけるCRLFのコード検出できないため誤動
作状態になる。この非同期式インターフエース回
路の誤動作状態を上記信号処理回路により検出
し、誤動作検出信号を上記切り換え回路の制御端
子に印加してインターフエース回路の接続を同期
式インターフエース回路に切り換える。
このように、信号処理回路は非同期式データよ
りCRLFのコードを検出した場合には、CRLFの
コード検出信号をゲートを介して、同期・非同期
切り換え回路の制御端子に印加するようになつて
いるとともに受信データが同期式データ(F同期
式)の場合はインターフエース回路が非同期式イ
ンターフエース回路に接続されているため、非同
期式インターフエース回路が誤動作状態になるの
で、信号処理回路はCRLFのコードを検出でき
ず、かつ誤動作検出を行なう。この誤動作検出信
号は直ちに切り換え回路の制御端子に印加され
る。
上記のように、データ受信起動時において、イ
ンターフエース回路として非同期式インターフエ
ース回路が接続されていることにより、受信デー
タであれば、接続されている非同期式インターフ
エース回路は正常に動作し、従つて、信号処理回
路は非同期式データからCRLFのコードを検出す
ることによりCRLFのコード検出信号を出力する
が、誤動作検出信号が出力されない。
一方、受信データが同期式データ(F同期式)
の場合は、CRLFのコードは検出されず、CRLF
のコード検出信号出力はないが、誤動作検出によ
り誤動作検出信号が出力される。
以上のように、受信したデータが同期式(F同
期式)か非同期式かを信号処理回路の検出出力信
号の如何によつて判別できる構成になつている。
この状態で信号処理回路8が受信データを判定し
て、CRLFのコード(ヘキサコード“OD”及び
“1A”)であれば、相手側は非同期式で送受信し
ていることがわかり、送出側同期・非同期式切り
換え回路3及び受信側同期・非同期切り換え回路
4を非同期側に切り換えねばならない。この時、
切り換えるタイミングとしてはCRLFのコード検
出後直ちに行われるゆえに第2図の期間C内のタ
イミングということが充分考えられる。
ここで、同期式・非同期式の判定を行うにあた
り、非同期式インタフエース回路7をアクテイブ
にしているにもかかわらず、送出側同期・非同期
切り換え回路3及び受信側同期・非同期切り換え
回路4を同期式に設定している理由は、ストツプ
ビツトとして削除したり付加するということがな
く復調したデータをそのままの状態で判定する為
である。また、CRLFのコードが検出されなけれ
ば、同期式と見なして、切り換え回路5を同期式
インタフエース回路6へと接続し、フラグパター
ンを検出する。
発明が解決しようとする問題点 しかしながら、上記のような構成では、CRLF
のコードが検出され、非同期式であると判定して
送出側同期・非同期切り換え回路3及び受信側同
期・非同期切り換え回路4を信号処理回路8で非
同期側へ切り換える際、第2図の期間Cのなかで
切り換えるというタイミングになることがある。
ところが、第2図の期間Cのなかで切り換えると
直列データの1バイトの途中で切り換えられるこ
とがあり、データが欠損して誤つたデータが信号
処理回路8に入力されている問題点を有してい
た。
本発明は上記問題点に鑑み、受信データの欠損
をなくし、誤まつたデータとならないようにする
ことのできる同期・非同期切り換え装置を提供す
るものである。
問題点を解決するための手段 この目的を達成するために本発明の同期・非同
期切り換え装置は、CRLFのコードを検出して非
同期式を判定するとともに、このデータのマーク
状態の期間を検出する手段を設け、マーク状態を
検出時の検出出力によつて同期・非同期切り換え
回路の切り換えを行うようにしたものである。
作 用 このような構成によつて、切り換え信号が発せ
られても直ちに切り換えは行なわず、マーク状態
検出手段でデータがマーク状態、すなわちデータ
が“1”の状態になつたかどうかを検出したのち
に切り換えを行うようにしたことにより、切り換
え時に受信データを欠損させるおそれをなくする
ことができるものである。
実施例 以下本発明の一実施例について、図面を参照し
ながら説明する。第1図は本発明の一実施例にお
ける同期・非同期切り換え装置のブロツクを示す
ものである。
図において1は変調回路、2は復調回路、3は
送信側の同期・非同期切り換え回路、4は受信側
の同期・非同期切り換え回路、5は切り換え回
路、6は同期式インタフエース回路、7は非同期
式インタフエース回路、8は信号処理回路で、以
上は第4図中の構成と同じものである。9は受信
データの連続“1”をカウントする回路で、連続
nビツト“1”であれば、カウンタ回路9から出
力が発生され、且つカウントが停止し、カウンタ
回路9の内容を保持する。10は信号処理回路8
より出力されて、送信側同期・非同期切り換え回
路3と受信側同期・非同期切り換え回路4を切り
換える信号を、カウンタ回路9からの出力がある
まで待機させておくゲート回路で、カウンタ回路
9からの出力があつた時はじめて、信号処理回路
8より出力される切り換え信号を、送信側同期・
非同期切り換え回路3並びに受信側同期・非同期
切り換え回路4に出力する。
以上のように構成された同期・非同期切り換え
装置について、以下その動作について説明する。
まず相手側とのデータ授受に入る前に、同期式
と仮定して、信号処理回路8より、送出側同期・
非同期切り換え回路3及び受信側同期・非同期切
り換え回路4を同期式に設定し、切り換え回路5
は非同期式インタフエース回路7と接続されるよ
うに設定するのは従来例と同じである。
次に、この状態で信号処理回路8が受信データ
を判定して、CRLFのコード(ヘキサコード
“OD”及び“1A”)であれば、相手側は非同期
式で送受信していることがわかり、送出側同期・
非同期式切り換え回路3及び受信側同期・非同期
切り換え回路4を信号処理回路8で非同期側へ切
り換えねばならない。信号処理回路8より切り換
え信号が出力されても、直ちに送出側同期・非同
期切り換え回路3及び受信側同期・非同期切り換
え回路4に供給されず、ゲート回路10に入力さ
れる。ゲート回路10はカウンタ回路9の出力が
あつたときはじめてゲートを開き出力する。
上記カウンタ回路9にはライン11より第2図
に示す非同期時のデータが入力される。ここで、
カウンタ回路9は、受信データが“1”の時カウ
ントをしてゆき、受信データに“0”が現われる
とリセツトされる。受信データが連続nビツト
“1”であると、カウンタ回路9はオーバーフロ
ーし、その状態のままで停止し保持する。そし
て、カウンタ回路9はオーバーフロー信号を出力
する。カウンタ回路9がオーバーフロー信号を出
力するということは、第2図のDに示されるマー
ク状態に入つたことを示している。カウンタ回路
9からゲート回路10へオーバーフロー信号が入
力されると、ゲート回路10は開き、信号処理回
路8より出力されていた切り換え信号を、送出側
同期・非同期切り換え回路3及び受信側同期・非
同期切り換え回路4へ出力する。このタイミング
は第2図のEである。マーク状態であるタイミン
グEで切り換えれば、受信データが欠損し、誤ま
つたデータが信号処理回路8に入るということは
ない。なお、第2図においてFはフラグパターン
の1単位を示す。
以上のように、本実施例によれば、カウンタ回
路9を設けてマーク状態を検出し、マーク状態の
タイミングで切り換えることにより、受信データ
の欠損をなくすことができる。
次に、マーク状態を検出するカウンタ回路の一
実施例を、第3図にもとづいて説明する。第3図
において入力ラインGより、受信側同期・非同期
切り換え回路4の受信クロツクを入力する。入力
ラインHより受信側同期・非同期切り換え回路4
の受信データを入力する。入力ラインIより電源
投入時の初期化信号を入力する。まず入力ライン
Iの電源投入時の初期化信号により、フリツプフ
ロツプM〜Qはリセツトされる。リセツトされた
フリツプフロツプMは、入力ラインGの受信クロ
ツクにより反転し、順次フリツプフロツプN〜Q
へ伝達することにより、カウントしていく。入力
ラインHの受信データに“L”が現われると、フ
リツプフロツプM〜Qはリセツトされ、初期化と
同じ状態になる。入力ラインHの受信データが連
続16ビツト“H”の状態であればフリツプフロ
ツプQの出力は“H”となり、出力ラインRが
“H”となる。フリツプフロツプQの出力はゲー
トJ、ゲートKにも入力してあつて、フリツプフ
ロツプM〜Qは、入力ラインGの受信クロツクの
変化にも、入力ラインHの受信データの変化にも
影響されず、そのままの状態で保持される。この
ようにして、入力ラインHの受信データが連続16
ビツト“H”であれば、出力ラインRが“H”と
なり“H”の状態が保持されることにより、マー
ク状態を検出することができる。
なお、本実施例ではマーク状態の検出をカウン
タ回路を用いて行つたが、マーク状態の検出は遅
延回路とゲート回路を用いて行うこともできる。
発明の効果 以上のように、本発明によれば、同期・非同期
を切り換える時に受信データの欠損を生じさせる
ことなく切り換えることができ、その実用的効果
は大なるものがある。
【図面の簡単な説明】
第1図は本発明の一実施例における同期・非同
期切り換え装置のブロツク図、第2図はその復調
データの波形図、第3図はそのカウンタ回路の一
例を示す回路図、第4図は従来例の同期・非同期
切り換え装置を示すブロツク図である。 1……変調回路、2…復調回路、3……送出側
同期・非同期切り換え回路、4……受信側同期・
非同期切り換え回路、5……切り換え回路、6…
…同期式インタフエース回路、7……非同期式イ
ンターフエース回路、8……信号処理回路、9…
…カウンタ回路、10……ゲート回路、11……
復調データ線。

Claims (1)

  1. 【特許請求の範囲】 1 復調回路の出力側に接続され、切り換え信号
    を受ける制御端子を有し、切り換え信号を受けて
    いないときは同期側に設定されており、切り換え
    信号が制御端子に印加されたときには非同期側に
    切り換える受信側の同期・非同期切り換え回路
    と、 変調回路の入力側に接続接続され、切り換え信
    号を受ける制御端子を有し、切り換え信号を受け
    ていないときは同期側に設定されており、切り換
    え信号が制御端子に印加されたときには非同期側
    に切り換える送出側の同期・非同期切り換え回路
    と、 同期式インターフエース回路と、 非同期式インターフエース回路と、 上記同期式インターフエース回路と非同期式イ
    ンターフエース回路とに接続され、CRLFのコー
    ドの有無によつて受信データが同期式か非同期式
    かを判別する機能を有し、受信データが非同期式
    の場合はCRLFのコード検出信号を出力し、受信
    データが同期式の場合は非同期式インターフエー
    ス回路の誤動作を検出して誤動作検出信号を出力
    する信号処理手段と、 上記受信側及び送出側の同期・非同期切り換え
    回路と上記同期式及び非同期式インターフエース
    回路との間に設けられ、上記信号処理手段からの
    誤動作検出信号を切り換え信号として受ける制御
    端子を有し、上記信号処理手段からCRLFのコー
    ド検出信号が制御端子に印加されるときは起動時
    に設定接続されている非同期式インターフエース
    回路への接続状態を保持し、受信データが同期式
    の場合は上記信号処理手段からの誤動作検出信号
    が制御端子に印加されて同期式インターフエース
    回路に接続を切り換える切り換え回路と、 上記信号処理手段からのCRLFのコード検出信
    号出力を、上記各同期・非同期切り換え回路の制
    御端子に切り換え信号として所定のタイミングで
    印加するためのゲート回路と、 非同期式のデータのマーク状態の期間を、受信
    データがnビツト同一である期間として検出し、
    検出出力を上記ゲート回路に制御信号として送る
    検出手段とを設け、 上記受信側及び送出側の各同期・非同期切り換
    え回路の制御端子にCRLFのコード検出信号を切
    り換え信号として印加するタイミングを上記検出
    手段がnビツト同一を検出した後にしたことを特
    徴とする同期・非同期切り換え装置。
JP60150702A 1985-07-09 1985-07-09 同期・非同期切り換え装置 Granted JPS6211345A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60150702A JPS6211345A (ja) 1985-07-09 1985-07-09 同期・非同期切り換え装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60150702A JPS6211345A (ja) 1985-07-09 1985-07-09 同期・非同期切り換え装置

Publications (2)

Publication Number Publication Date
JPS6211345A JPS6211345A (ja) 1987-01-20
JPH0453341B2 true JPH0453341B2 (ja) 1992-08-26

Family

ID=15502547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60150702A Granted JPS6211345A (ja) 1985-07-09 1985-07-09 同期・非同期切り換え装置

Country Status (1)

Country Link
JP (1) JPS6211345A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS546704A (en) * 1977-06-17 1979-01-19 Fujitsu Ltd Communication mode reservation system
JPS5498142A (en) * 1978-01-20 1979-08-02 Toshiba Corp Communication control system
JPS5537005A (en) * 1978-09-07 1980-03-14 Nec Corp Communication mode setting system
JPS5829245A (ja) * 1981-08-13 1983-02-21 Fujitsu Ltd デ−タハイウエイ切替方式

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS546704A (en) * 1977-06-17 1979-01-19 Fujitsu Ltd Communication mode reservation system
JPS5498142A (en) * 1978-01-20 1979-08-02 Toshiba Corp Communication control system
JPS5537005A (en) * 1978-09-07 1980-03-14 Nec Corp Communication mode setting system
JPS5829245A (ja) * 1981-08-13 1983-02-21 Fujitsu Ltd デ−タハイウエイ切替方式

Also Published As

Publication number Publication date
JPS6211345A (ja) 1987-01-20

Similar Documents

Publication Publication Date Title
JPH0453341B2 (ja)
JPS6113251B2 (ja)
JPS5952587B2 (ja) デ−タ伝送方式
JP2724323B2 (ja) 信号切換装置および信号切換方法
JP2756304B2 (ja) 通信制御装置
JPH0122300Y2 (ja)
JPS6333337B2 (ja)
JPS59149448A (ja) 符号極性制御方式
JPH0356494B2 (ja)
JPS6239942A (ja) デ−タ伝送用変復調装置
JPH065236U (ja) データ伝送用無線機
JPS628644A (ja) 回線プロトコル判別装置
JPS61292440A (ja) 発信制御方式
JPH0736572B2 (ja) データ伝送方式
KR890006027A (ko) 디지탈버튼전화장치
JPS6138898B2 (ja)
JPS54110706A (en) Data terminal device
JPS6124093A (ja) P−romライタ−
JPS63169848A (ja) デジタルデ−タ通信におけるデ−タ端末収容方式
JPH01264041A (ja) 調歩同期方式における受信エラークリア方式
JPH0220940A (ja) データ回線交換機
JPS5967056U (ja) デ−タ伝送装置
JPS58166415A (ja) 自動電源投入方式
JPS62271550A (ja) デ−タ伝送装置
JPS59193646A (ja) デ−タ伝送方式