JPH0453341B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、データ通信機器等に用いられる同期
通信方式と非同期通信方式を切り換える装置に関
するものである。

従来の技術 近年、有線系及び無線系を問わずデータ通信の
進歩並びに利用には目ざましいものがあり、とり
わけ電話回線網を使用したデータ通信が多い。通
信方式には、同期式と非同期式が混在するため、
使用者の操作によらず自動的に判定し切り換える
装置が求められている。

第４図に従来の同期・非同期切り換え装置の一
例のブロツクを示す。第４図において、１はデイ
ジタル信号をFSK或いはPSK等の定められた方
式によりアナログ信号に変調する変調回路であ
る。２はFSK或いはPSK等の定められた方式に
より変調されたアナログ信号をデイジタル信号に
復調する復調回路である。３は同期式の場合は信
号をそのまま通し、非同期式の場合にはビツトレ
ースでサンプリングして冗長なビツトが出た場合
のストツプビツトを削除する送出側の同期・非同
期切り換え回路である。４は同期式の場合は信号
をそのまま通し、非同期式の場合は欠落している
ストツプビツトを付加する受信側の同期・非同期
切り換え回路である。受信データが非同期式デー
タの場合において、回路４が同期式に設定されて
いても、受信した非同期式データのストツプビツ
トが欠落しているケースはまれであり、ストツプ
ビツトを付加しなければならないケースは確率的
に小さく、通常は問題なく動作する。又、回路３
においても冗長なビツトが出ることは確率的に小
さいので通常の場合問題はない。５和は送出デー
タ及び受信データを同期式インタフエース回路へ
接続するか、非同期インタフエース回路へ接続す
るかを切り換える切り換え回路である。６は同期
式の時アクテイブとなり直列ビツトを並列ビツト
に変換する等の機能をもつた同期式インタフエー
ス回路である。７は非同期式の時アクテイブとな
り直列ビツトを並列ビツトに変換する等の機能を
もつた非同期式インタフエース回路である。８は
同期式の時には同期式インタフエース回路６と、
非同期式の時には非同期式インタフエース回路７
と、データ授受を行う信号処理回路で、同期・非
同期の切り換え信号をも発する回路である。

以上のように構成された同期・非同期切り換え
装置について、以下その動作について説明する。
データ通信を行う相手方とデータの授受を行なう
場合、相手側の機器が同期式であれば第２図Ａに
示す同期式のデータのフラグパターン（ヘキサコ
ード“７Ｅ”）が最初に送られて来る。相手側が
非同期式であれば第２図Ｂに示す如くの信号が送
られて来て、当方側の応答を持つべく第２図の期
間Ｄに示す如くのマーク状態となる。相手側との
データ授受に入る前に、まず同期式と仮定して信
号処理回路８より送出側同期・非同期切り換え回
路３及び受信側同期・非同期切り換え回路４を同
期式に設定し、切り換え回路５は非同期式インタ
フエース回路７と接続されるように設定する。デ
ータ受信起動時において、インターフエース回路
は非同期式に設定されているので、受信データが
非同期式の場合は正常に動作する。この時、信号
処理回路は非同期式データよりCRLFのコードを
検出することができ、このCRLF検出信号をゲー
ト回路を介して、同期・非同期切り換え回路の制
御端子に印加する。

又、受信データが同期式（Ｆ同期式）の場合に
は、インターフエース回路は非同期式インターフ
エース回路に設定されているため、非同期式デー
タにおけるCRLFのコード検出できないため誤動
作状態になる。この非同期式インターフエース回
路の誤動作状態を上記信号処理回路により検出
し、誤動作検出信号を上記切り換え回路の制御端
子に印加してインターフエース回路の接続を同期
式インターフエース回路に切り換える。

このように、信号処理回路は非同期式データよ
りCRLFのコードを検出した場合には、CRLFの
コード検出信号をゲートを介して、同期・非同期
切り換え回路の制御端子に印加するようになつて
いるとともに受信データが同期式データ（Ｆ同期
式）の場合はインターフエース回路が非同期式イ
ンターフエース回路に接続されているため、非同
期式インターフエース回路が誤動作状態になるの
で、信号処理回路はCRLFのコードを検出でき
ず、かつ誤動作検出を行なう。この誤動作検出信
号は直ちに切り換え回路の制御端子に印加され
る。

上記のように、データ受信起動時において、イ
ンターフエース回路として非同期式インターフエ
ース回路が接続されていることにより、受信デー
タであれば、接続されている非同期式インターフ
エース回路は正常に動作し、従つて、信号処理回
路は非同期式データからCRLFのコードを検出す
ることによりCRLFのコード検出信号を出力する
が、誤動作検出信号が出力されない。

一方、受信データが同期式データ（Ｆ同期式）
の場合は、CRLFのコードは検出されず、CRLF
のコード検出信号出力はないが、誤動作検出によ
り誤動作検出信号が出力される。

以上のように、受信したデータが同期式（Ｆ同
期式）か非同期式かを信号処理回路の検出出力信
号の如何によつて判別できる構成になつている。
この状態で信号処理回路８が受信データを判定し
て、CRLFのコード（ヘキサコード“OD”及び
“１Ａ”）であれば、相手側は非同期式で送受信し
ていることがわかり、送出側同期・非同期式切り
換え回路３及び受信側同期・非同期切り換え回路
４を非同期側に切り換えねばならない。この時、
切り換えるタイミングとしてはCRLFのコード検
出後直ちに行われるゆえに第２図の期間Ｃ内のタ
イミングということが充分考えられる。

ここで、同期式・非同期式の判定を行うにあた
り、非同期式インタフエース回路７をアクテイブ
にしているにもかかわらず、送出側同期・非同期
切り換え回路３及び受信側同期・非同期切り換え
回路４を同期式に設定している理由は、ストツプ
ビツトとして削除したり付加するということがな
く復調したデータをそのままの状態で判定する為
である。また、CRLFのコードが検出されなけれ
ば、同期式と見なして、切り換え回路５を同期式
インタフエース回路６へと接続し、フラグパター
ンを検出する。

発明が解決しようとする問題点 しかしながら、上記のような構成では、CRLF
のコードが検出され、非同期式であると判定して
送出側同期・非同期切り換え回路３及び受信側同
期・非同期切り換え回路４を信号処理回路８で非
同期側へ切り換える際、第２図の期間Ｃのなかで
切り換えるというタイミングになることがある。
ところが、第２図の期間Ｃのなかで切り換えると
直列データの１バイトの途中で切り換えられるこ
とがあり、データが欠損して誤つたデータが信号
処理回路８に入力されている問題点を有してい
た。

本発明は上記問題点に鑑み、受信データの欠損
をなくし、誤まつたデータとならないようにする
ことのできる同期・非同期切り換え装置を提供す
るものである。

問題点を解決するための手段 この目的を達成するために本発明の同期・非同
期切り換え装置は、CRLFのコードを検出して非
同期式を判定するとともに、このデータのマーク
状態の期間を検出する手段を設け、マーク状態を
検出時の検出出力によつて同期・非同期切り換え
回路の切り換えを行うようにしたものである。

作 用 このような構成によつて、切り換え信号が発せ
られても直ちに切り換えは行なわず、マーク状態
検出手段でデータがマーク状態、すなわちデータ
が“１”の状態になつたかどうかを検出したのち
に切り換えを行うようにしたことにより、切り換
え時に受信データを欠損させるおそれをなくする
ことができるものである。

実施例 以下本発明の一実施例について、図面を参照し
ながら説明する。第１図は本発明の一実施例にお
ける同期・非同期切り換え装置のブロツクを示す
ものである。

図において１は変調回路、２は復調回路、３は
送信側の同期・非同期切り換え回路、４は受信側
の同期・非同期切り換え回路、５は切り換え回
路、６は同期式インタフエース回路、７は非同期
式インタフエース回路、８は信号処理回路で、以
上は第４図中の構成と同じものである。９は受信
データの連続“１”をカウントする回路で、連続
ｎビツト“１”であれば、カウンタ回路９から出
力が発生され、且つカウントが停止し、カウンタ
回路９の内容を保持する。１０は信号処理回路８
より出力されて、送信側同期・非同期切り換え回
路３と受信側同期・非同期切り換え回路４を切り
換える信号を、カウンタ回路９からの出力がある
まで待機させておくゲート回路で、カウンタ回路
９からの出力があつた時はじめて、信号処理回路
８より出力される切り換え信号を、送信側同期・
非同期切り換え回路３並びに受信側同期・非同期
切り換え回路４に出力する。

以上のように構成された同期・非同期切り換え
装置について、以下その動作について説明する。

まず相手側とのデータ授受に入る前に、同期式
と仮定して、信号処理回路８より、送出側同期・
非同期切り換え回路３及び受信側同期・非同期切
り換え回路４を同期式に設定し、切り換え回路５
は非同期式インタフエース回路７と接続されるよ
うに設定するのは従来例と同じである。

次に、この状態で信号処理回路８が受信データ
を判定して、CRLFのコード（ヘキサコード
“OD”及び“１Ａ”）であれば、相手側は非同期
式で送受信していることがわかり、送出側同期・
非同期式切り換え回路３及び受信側同期・非同期
切り換え回路４を信号処理回路８で非同期側へ切
り換えねばならない。信号処理回路８より切り換
え信号が出力されても、直ちに送出側同期・非同
期切り換え回路３及び受信側同期・非同期切り換
え回路４に供給されず、ゲート回路１０に入力さ
れる。ゲート回路１０はカウンタ回路９の出力が
あつたときはじめてゲートを開き出力する。

上記カウンタ回路９にはライン１１より第２図
に示す非同期時のデータが入力される。ここで、
カウンタ回路９は、受信データが“１”の時カウ
ントをしてゆき、受信データに“０”が現われる
とリセツトされる。受信データが連続ｎビツト
“１”であると、カウンタ回路９はオーバーフロ
ーし、その状態のままで停止し保持する。そし
て、カウンタ回路９はオーバーフロー信号を出力
する。カウンタ回路９がオーバーフロー信号を出
力するということは、第２図のＤに示されるマー
ク状態に入つたことを示している。カウンタ回路
９からゲート回路１０へオーバーフロー信号が入
力されると、ゲート回路１０は開き、信号処理回
路８より出力されていた切り換え信号を、送出側
同期・非同期切り換え回路３及び受信側同期・非
同期切り換え回路４へ出力する。このタイミング
は第２図のＥである。マーク状態であるタイミン
グＥで切り換えれば、受信データが欠損し、誤ま
つたデータが信号処理回路８に入るということは
ない。なお、第２図においてＦはフラグパターン
の１単位を示す。

以上のように、本実施例によれば、カウンタ回
路９を設けてマーク状態を検出し、マーク状態の
タイミングで切り換えることにより、受信データ
の欠損をなくすことができる。

次に、マーク状態を検出するカウンタ回路の一
実施例を、第３図にもとづいて説明する。第３図
において入力ラインＧより、受信側同期・非同期
切り換え回路４の受信クロツクを入力する。入力
ラインＨより受信側同期・非同期切り換え回路４
の受信データを入力する。入力ラインＩより電源
投入時の初期化信号を入力する。まず入力ライン
Ｉの電源投入時の初期化信号により、フリツプフ
ロツプＭ〜Ｑはリセツトされる。リセツトされた
フリツプフロツプＭは、入力ラインＧの受信クロ
ツクにより反転し、順次フリツプフロツプＮ〜Ｑ
へ伝達することにより、カウントしていく。入力
ラインＨの受信データに“Ｌ”が現われると、フ
リツプフロツプＭ〜Ｑはリセツトされ、初期化と
同じ状態になる。入力ラインＨの受信データが連
続１６ビツト“Ｈ”の状態であればフリツプフロ
ツプＱの出力は“Ｈ”となり、出力ラインＲが
“Ｈ”となる。フリツプフロツプＱの出力はゲー
トＪ、ゲートＫにも入力してあつて、フリツプフ
ロツプＭ〜Ｑは、入力ラインＧの受信クロツクの
変化にも、入力ラインＨの受信データの変化にも
影響されず、そのままの状態で保持される。この
ようにして、入力ラインＨの受信データが連続16
ビツト“Ｈ”であれば、出力ラインＲが“Ｈ”と
なり“Ｈ”の状態が保持されることにより、マー
ク状態を検出することができる。

なお、本実施例ではマーク状態の検出をカウン
タ回路を用いて行つたが、マーク状態の検出は遅
延回路とゲート回路を用いて行うこともできる。

発明の効果 以上のように、本発明によれば、同期・非同期
を切り換える時に受信データの欠損を生じさせる
ことなく切り換えることができ、その実用的効果
は大なるものがある。

【図面の簡単な説明】

第１図は本発明の一実施例における同期・非同
期切り換え装置のブロツク図、第２図はその復調
データの波形図、第３図はそのカウンタ回路の一
例を示す回路図、第４図は従来例の同期・非同期
切り換え装置を示すブロツク図である。 １……変調回路、２…復調回路、３……送出側
同期・非同期切り換え回路、４……受信側同期・
非同期切り換え回路、５……切り換え回路、６…
…同期式インタフエース回路、７……非同期式イ
ンターフエース回路、８……信号処理回路、９…
…カウンタ回路、１０……ゲート回路、１１……
復調データ線。

Claims (1)

1. 【特許請求の範囲】 １ 復調回路の出力側に接続され、切り換え信号
   を受ける制御端子を有し、切り換え信号を受けて
   いないときは同期側に設定されており、切り換え
   信号が制御端子に印加されたときには非同期側に
   切り換える受信側の同期・非同期切り換え回路
   と、 変調回路の入力側に接続接続され、切り換え信
   号を受ける制御端子を有し、切り換え信号を受け
   ていないときは同期側に設定されており、切り換
   え信号が制御端子に印加されたときには非同期側
   に切り換える送出側の同期・非同期切り換え回路
   と、 同期式インターフエース回路と、 非同期式インターフエース回路と、 上記同期式インターフエース回路と非同期式イ
   ンターフエース回路とに接続され、CRLFのコー
   ドの有無によつて受信データが同期式か非同期式
   かを判別する機能を有し、受信データが非同期式
   の場合はCRLFのコード検出信号を出力し、受信
   データが同期式の場合は非同期式インターフエー
   ス回路の誤動作を検出して誤動作検出信号を出力
   する信号処理手段と、 上記受信側及び送出側の同期・非同期切り換え
   回路と上記同期式及び非同期式インターフエース
   回路との間に設けられ、上記信号処理手段からの
   誤動作検出信号を切り換え信号として受ける制御
   端子を有し、上記信号処理手段からCRLFのコー
   ド検出信号が制御端子に印加されるときは起動時
   に設定接続されている非同期式インターフエース
   回路への接続状態を保持し、受信データが同期式
   の場合は上記信号処理手段からの誤動作検出信号
   が制御端子に印加されて同期式インターフエース
   回路に接続を切り換える切り換え回路と、 上記信号処理手段からのCRLFのコード検出信
   号出力を、上記各同期・非同期切り換え回路の制
   御端子に切り換え信号として所定のタイミングで
   印加するためのゲート回路と、 非同期式のデータのマーク状態の期間を、受信
   データがｎビツト同一である期間として検出し、
   検出出力を上記ゲート回路に制御信号として送る
   検出手段とを設け、 上記受信側及び送出側の各同期・非同期切り換
   え回路の制御端子にCRLFのコード検出信号を切
   り換え信号として印加するタイミングを上記検出
   手段がｎビツト同一を検出した後にしたことを特
   徴とする同期・非同期切り換え装置。