JPS6239438B2 - - Google Patents
Info
- Publication number
- JPS6239438B2 JPS6239438B2 JP53157958A JP15795878A JPS6239438B2 JP S6239438 B2 JPS6239438 B2 JP S6239438B2 JP 53157958 A JP53157958 A JP 53157958A JP 15795878 A JP15795878 A JP 15795878A JP S6239438 B2 JPS6239438 B2 JP S6239438B2
- Authority
- JP
- Japan
- Prior art keywords
- key
- data
- circuit
- input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims 1
- 238000000034 method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 3
- 101100524645 Toxoplasma gondii ROM5 gene Proteins 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Electrophonic Musical Instruments (AREA)
- Calculators And Similar Devices (AREA)
Description
本発明は、小型電子式計算機等の電子機器に配
設されたキースイツチの所定操作により、予め対
応づけられた幹音あるいは派生音を出力する楽音
発生装置に関する。 従来より小型電子式計算機等の電子機器に於
て、キー入力部に設けられた複数のキースイツチ
に「ド，レ，ミ，…」等の楽音を対応づけ、被演
算数、演算数等のキー入力時に発音してキー操作
を確実にすると共に、所望の楽音と対応づけられ
たキースイツチを連続操作することにより種々の
楽曲を演奏可能としたものがある。 しかし、例えば１オクターブにわたり楽音（す
なわち幹音及び派生音）をキースイツチに対応づ
けると12個のキースイツチを必要とする為、キー
スイツチ数の少ない電子機器に於ては音域の広い
楽曲の演奏が不可能であり、また、多数のキース
イツチ群の内から必要とするキースイツチを逐一
選択操作しなければならず演奏上不便である等の
欠点があつた。 本発明は上記の点に鑑みてなされたもので、操
作キーが一個の場合は予め対応づけられた幹音を
出力し、相互に隣接して設けられた複数のキース
イツチを同時操作した場合には、該操作キースイ
ツチをそれぞれ単独で操作した際に発音し得る幹
音間の派生音を出力する楽音発生装置を提供する
ことを目的とする。 以下、図面を参照して本発明の楽音発生装置を
小型電子式計算機に適用した場合の一実施例につ
き詳細に説明する。 第１図は本実施例の小型電子式計算機の外観斜
視図であり、図中１はキー入力部で、複数のキー
スイツチ２……及び演算モード（「CAL」とケー
スに印刷されている。）と楽音発生モード（ト音
記号「〓」がケースに印刷されている。）を選択
するスライドスイツチ３が配設されている。そし
て上記キースイツチ２……のうち、数字キー
「１」〜「８」に対して、第１表に示す如く各幹
音が対応づけられ、キートツプ上に対応する音名
が印刷されている。
設されたキースイツチの所定操作により、予め対
応づけられた幹音あるいは派生音を出力する楽音
発生装置に関する。 従来より小型電子式計算機等の電子機器に於
て、キー入力部に設けられた複数のキースイツチ
に「ド，レ，ミ，…」等の楽音を対応づけ、被演
算数、演算数等のキー入力時に発音してキー操作
を確実にすると共に、所望の楽音と対応づけられ
たキースイツチを連続操作することにより種々の
楽曲を演奏可能としたものがある。 しかし、例えば１オクターブにわたり楽音（す
なわち幹音及び派生音）をキースイツチに対応づ
けると12個のキースイツチを必要とする為、キー
スイツチ数の少ない電子機器に於ては音域の広い
楽曲の演奏が不可能であり、また、多数のキース
イツチ群の内から必要とするキースイツチを逐一
選択操作しなければならず演奏上不便である等の
欠点があつた。 本発明は上記の点に鑑みてなされたもので、操
作キーが一個の場合は予め対応づけられた幹音を
出力し、相互に隣接して設けられた複数のキース
イツチを同時操作した場合には、該操作キースイ
ツチをそれぞれ単独で操作した際に発音し得る幹
音間の派生音を出力する楽音発生装置を提供する
ことを目的とする。 以下、図面を参照して本発明の楽音発生装置を
小型電子式計算機に適用した場合の一実施例につ
き詳細に説明する。 第１図は本実施例の小型電子式計算機の外観斜
視図であり、図中１はキー入力部で、複数のキー
スイツチ２……及び演算モード（「CAL」とケー
スに印刷されている。）と楽音発生モード（ト音
記号「〓」がケースに印刷されている。）を選択
するスライドスイツチ３が配設されている。そし
て上記キースイツチ２……のうち、数字キー
「１」〜「８」に対して、第１表に示す如く各幹
音が対応づけられ、キートツプ上に対応する音名
が印刷されている。
【表】
また、キー入力部１のケース上には、隣接する
２個のキースイツチ２……の同時操作により発音
される派生音の音名が、双方のキースイツチ２を
接続する直線と共に印刷されている。その対応関
係を第２表に示す。
２個のキースイツチ２……の同時操作により発音
される派生音の音名が、双方のキースイツチ２を
接続する直線と共に印刷されている。その対応関
係を第２表に示す。
【表】
更に、上記小型電子式計算機ケース表面には内
部に設けられた表示装置に於る表示データを表出
する表示窓４を有する。 第２図は、本実施例の回路構成を示し、図中５
はROM（リードオンリメモリ）であり、ROMア
ドレス部６によりアドレス指定されて各種制御信
号を出力する。 すなわち、ROM５からは、第１表及び第２表
に示す楽音の周波数情報を固定的に記憶した楽音
周波数情報記憶回路７に対してアドレス指定を行
うアドレス指定信号AD１、演算／ジヤツジ回路
８に入力しコード演算あるいはコードジヤツジ等
を行うコード信号CODE、第２図に示す各回路の
各種制御を行う制御信号INS（なお、後述する制
御信号O1〜O4も含む。）、キー入力データ、演算
結果データ等の各種データを記憶するRAM（ラ
ンダムアクセスメモリ）９のレジスタ（Ｘレジス
タ９―１、Ｙレジスタ９―２，…）及び桁をアド
レス指定して、当該データを演算／ジヤツジ回路
８に入力させたり、逆に演算／ジヤツジ回路８よ
り当該データを入力したりするアドレス指定信号
AD２、ROMアドレス部６に対し演算／ジヤツジ
回路８のジヤツジ結果出力等と共に次ステツプの
アドレス指定を行う次アドレス指定信号NA等を
各々並列的に出力する。 しかして、上記アドレス指定信号AD１により
指定された楽音周波数情報は演算／ジヤツジ回路
８を介して楽音発生回路１０に送出され、第２図
に示す各回路に種々のタイミング信号を与えるク
ロツクパルス発生回路１１よりの基本クロツクを
適宜分周しアンド回路１２を介して発音体１３に
供給する駆動信号の周波数制御を行う。なお、上
記アンド回路１２の他端には、上記制御信号
O1，O2によつてそれぞれセツト，リセツトされ
るラツチ１４のセツト側出力Ｑがゲート信号とし
て与えられている。 次に上記キー入力部１の回路構成につき説明す
る。すなわち、演算／ジヤツジ回路８を介して与
えられるキーサンプリング信号は上記制御信号
O3により読込制御される４ビツト容量のバツフ
ア１５（いま、説明の便宜上「８」，「４」，
「２」，「１」と第２図に示す如く重み付けをす
る。なお、以後４ビツトデータは左より「８」，
「４」，「２」，「１」の重み付けの順に記載する。）
に一時記憶された後、デコーダ１６に直接あるい
はインバータ１７〜２０を介して入力される。し
かして上記バツフア１５に例えばデータ「１，
１，１，１」が入力されると、デコーダ１６から
はキー入力部１の入力ラインl1〜l8の全てに
“１”信号が供給され、バツフア１５にデータ
「０，０，０，１」が入力されるとラインl1のみ
に“１”信号が、「０，０，１，０」が入力され
るとラインl2のみに“１”信号が、……，「１，
０，０，０」が入力されるとラインl8のみに
“１”信号が各々供給される。 上記入力ラインl1〜l8はキー入力部１にマトリ
クス状に配設されたキースイツチ２……と接続さ
れ、キー操作がなされると出力ラインL4〜L1の
いずれかを介して制御信号O4により読込制御さ
れる４ビツト容量のバツフア２１（上記同様に各
ビツトに対し「８」，「４」，「２」，「１」の重み付
けをする。）に“１”信号が供給される。いま例
えば、上記入力ラインl1〜l8と出力ラインL4との
交叉点上に数字キー「１」〜「８」が第３表に示
す如く接続されているとする。
部に設けられた表示装置に於る表示データを表出
する表示窓４を有する。 第２図は、本実施例の回路構成を示し、図中５
はROM（リードオンリメモリ）であり、ROMア
ドレス部６によりアドレス指定されて各種制御信
号を出力する。 すなわち、ROM５からは、第１表及び第２表
に示す楽音の周波数情報を固定的に記憶した楽音
周波数情報記憶回路７に対してアドレス指定を行
うアドレス指定信号AD１、演算／ジヤツジ回路
８に入力しコード演算あるいはコードジヤツジ等
を行うコード信号CODE、第２図に示す各回路の
各種制御を行う制御信号INS（なお、後述する制
御信号O1〜O4も含む。）、キー入力データ、演算
結果データ等の各種データを記憶するRAM（ラ
ンダムアクセスメモリ）９のレジスタ（Ｘレジス
タ９―１、Ｙレジスタ９―２，…）及び桁をアド
レス指定して、当該データを演算／ジヤツジ回路
８に入力させたり、逆に演算／ジヤツジ回路８よ
り当該データを入力したりするアドレス指定信号
AD２、ROMアドレス部６に対し演算／ジヤツジ
回路８のジヤツジ結果出力等と共に次ステツプの
アドレス指定を行う次アドレス指定信号NA等を
各々並列的に出力する。 しかして、上記アドレス指定信号AD１により
指定された楽音周波数情報は演算／ジヤツジ回路
８を介して楽音発生回路１０に送出され、第２図
に示す各回路に種々のタイミング信号を与えるク
ロツクパルス発生回路１１よりの基本クロツクを
適宜分周しアンド回路１２を介して発音体１３に
供給する駆動信号の周波数制御を行う。なお、上
記アンド回路１２の他端には、上記制御信号
O1，O2によつてそれぞれセツト，リセツトされ
るラツチ１４のセツト側出力Ｑがゲート信号とし
て与えられている。 次に上記キー入力部１の回路構成につき説明す
る。すなわち、演算／ジヤツジ回路８を介して与
えられるキーサンプリング信号は上記制御信号
O3により読込制御される４ビツト容量のバツフ
ア１５（いま、説明の便宜上「８」，「４」，
「２」，「１」と第２図に示す如く重み付けをす
る。なお、以後４ビツトデータは左より「８」，
「４」，「２」，「１」の重み付けの順に記載する。）
に一時記憶された後、デコーダ１６に直接あるい
はインバータ１７〜２０を介して入力される。し
かして上記バツフア１５に例えばデータ「１，
１，１，１」が入力されると、デコーダ１６から
はキー入力部１の入力ラインl1〜l8の全てに
“１”信号が供給され、バツフア１５にデータ
「０，０，０，１」が入力されるとラインl1のみ
に“１”信号が、「０，０，１，０」が入力され
るとラインl2のみに“１”信号が、……，「１，
０，０，０」が入力されるとラインl8のみに
“１”信号が各々供給される。 上記入力ラインl1〜l8はキー入力部１にマトリ
クス状に配設されたキースイツチ２……と接続さ
れ、キー操作がなされると出力ラインL4〜L1の
いずれかを介して制御信号O4により読込制御さ
れる４ビツト容量のバツフア２１（上記同様に各
ビツトに対し「８」，「４」，「２」，「１」の重み付
けをする。）に“１”信号が供給される。いま例
えば、上記入力ラインl1〜l8と出力ラインL4との
交叉点上に数字キー「１」〜「８」が第３表に示
す如く接続されているとする。
【表】
しかして上記出力ラインL4〜L1を介して出力
されるキー操作信号は、バツフア２１に一時記憶
された後演算／ジヤツジ回路８に転送される一
方、全出力ラインL4〜L1が接続されたオア回路
２２を介してキー有信号として、ROMアドレス
部６に供給される。 次に本実施例の動作を説明する。すなわち、ス
ライドスイツチ３を楽音発生モードに設定する
と、第３図に示すルーチンS1が先ず実行される。
すなわちルーチンS1は、キーサンプリングを行う
ルーチンであり、ROM５よりコード信号CODE
として「１，１，１，１」を出力し、演算／ジヤ
ツジ回路８を介してバツフア１５に与え、デコー
ダ１６によつてデコードして上記入力ラインl1〜
l8の全てに“１”信号を印加する。 その結果キー入力部１に於て、何らキー操作が
なされていない場合は、上記出力ラインL4〜L1
からは“１”信号が出力せず、従つてオア回路２
２を介してROMアドレス部６へ操作キーが無い
ことを指示する“０”信号が供給され、ステツプ
S2に進み、ラツチ１４をリセツトした後再びルー
チンS1にもどる。 しかして、今例えば、第４図１，２に示す如
く、キー入力部１に於て数字キー「７」及び
「４」が同時操作されると、ルーチンS1に於て操
作キー有りの判断がなされ、次ステツプとして今
回はステツプS3が選択される。 ステツプS3は上記RAM９内Ｘレジスタ９―１
の第１桁（以下X1と略記する）に「８」を入力
記憶させるステツプで、ROM５よりコード信号
CODEとして「１，０，０，０」を出力し、演
算／ジヤツジ回路８を介して上記X1に供給す
る。 次にステツプS4に進み、上記X1に記憶された
データすなわち「８」をバツフア１５に転送しデ
コーダ１６に於てデコードして入力ラインl8のみ
に“１”信号を供給する。そして、ステツプS5に
於て、キー入力部１より出力ラインL4〜L1を介
して与えられバツフア２１に記憶されたデータ
（いまの場合「０，０，０，０」を演算／ジヤツ
ジ回路８を介してRAM９内Ｙレジスタ９―２の
第１桁（以下Y1と略記する）に入力記憶させ
る。 上記ステツプS5終了後ステツプS6に進み上記
Y1のデータが「８」か否か演算／ジヤツジ回路
８に於て判断するが、今の場合その判断結果は
NOとなりステツプS7に進む。 ステツプS7では演算／ジヤツジ回路８に於て上
記X1のデータより「１」を減算し再びX1に入力
させると共にその結果データが「０」か否か判断
し、もし減算結果データが「０」の場合すなわち
入力ラインl1上のキースイツチ２……まで走査さ
れた場合は、再びルーチンS1に進むが、今の場合
上記判断結果はNOとなり再びステツプS4に進
み、以下同様にステツプS5，S6を実行する。 しかして、第４図１に示す如く、ステツプS4に
於てバツフア１５にデータ「０，１，１，１」が
転送されると、入力ラインl7に“１”信号が与え
られ、従つていまの場合数字キー「７」の押圧操
作を検出し、バツフア２１にデータ「１，０，
０，０」すなわち「８」を記憶させる。そしてス
テツプS5に於て上記データ「８」がY1に転送さ
れ、その結果ステツプS6に対する次ステツプとし
て今回はステツプS8が選択される。 ステツプS8では、上記X1に記憶されているデ
ータ「７」をRAM９内Ｘレジスタ９―１の第２
桁（以下X2と略記する）に桁上げする。そし
て、次のステツプS9に於て上記X2のデータ（い
まの場合「７」）から「１」を演算／ジヤツジ回
路８に於て減算しその結果データ（いまの場合
「６」）を再び上記X2に入力すると共に、そのデ
ータが「０」か否か判断する。その結果、上記減
算結果データが「０」の場合ステツプS10（後
述）へ進むが、いまの場合NOの判断がなされ、
ステツプS11に進む。 ステツプS11では上記X2のデータすなわち
「６」を演算／ジヤツジ回路８を介して、バツフ
ア１５を供給し、入力ラインl6に信号“１”を印
加してキー操作の検出を行う。そして、その結果
バツフア２１に出力ラインL4〜L1を介して入力
したデータを次ステツプS12に於て、上記Y1に転
送記憶させ、更にステツプS13に於て上記ステツ
プS6同様Y1のデータが「８」か否かジヤツジ
し、もし「８」でない場合、すなわち上記ライン
l6上のキースイツチ２……のうち数字キー「４」
以外キースイツチ２……が操作されている場合あ
るいは上記ラインl6上のキースイツチ２……が何
ら押圧操作されていない場合は、ステツプS14に
進み上記X2を「０」とした後ステツプS10に進
む。しかして、いまの場合、第４図２に示す如く
数字キー「４」が操作されていることにより、バ
ツフア２１より上記Y1に転送されるデータは
「８」であり、その結果、ステツプS13に於てYES
の判断がなされ、ステツプS14を介することなく
ステツプS10に進む。 ステツプS10は、RAM９内Ｘレジスタ９―１の
第３桁（以下X3と略記する）と上記X1との一致
検出を、演算／ジヤツジ回路８に於て、上記X1
の内容からX3の内容を減算し、その結果出力が
「０」か否か判断することにより行うステツプ
で、いまの場合NOの判断がなされ、ステツプS15
に進み、上記X1のデータすなわち「７」を上記
X3に転送し、更にステツプS16に於て、上記X2の
内容「６」をRAM９内Ｘレジスタ９―１の第４
桁（以下X4と略記する）に転送する。 そして、上記ステツプS16終了後ルーチンS17に
進み、上記X3内データ「７」、X4内データ「６」
に対応する周波数情報（いまの場合ラ＃に対する
周波数情報）を楽音周波数情報記憶回路７より読
出し、楽音発生回路１０に転送する。第５図に、
上記X3，X4のデータと選択される周波数情報の
楽音名との関係を示す。なお、第５図に於て×印
が記されている箇所は、実際には行わないデータ
X3，X4の組合せである。上記楽音発生回路１０
では、上記周波数情報に従つて、クロツクパルス
発生回路１１より与えられる基本クロツクを適宜
分周して発音体１３の駆動信号を作成し、アンド
回路１２に印加し続ける。 しかして、楽音発生回路１０にキー操作に対応
する楽音周波数情報が設定されるとステツプS18
に進みROM５より制御信号O1を送出してラツチ
１４をセツトし、アンド回路１２を開成せしめ第
４図３に示す如く楽音ラ＃の周波数を有する駆動
信号を発音体１３に供給し発音を開始させる。 上記ステツプS18終了後再びステツプS1にもど
り、キー操作が継続して行われているか否かの判
断がなされる。上記数字キー「７」及び「４」が
操作され続けている場合、ルーチンS1終了後上記
同様にステツプS3→S4→S5→S6→S7→S4→S5→S6
→S8→S9→S11→S12→S13と順次処理を行う。 そして、ステツプS10に於て第４図３に示す如
く上記X1とX3の内容が一致することが検出さ
れ、今回はステツプS19に進み、上記X2とX4の内
容が一致するか否か判断される。もし、その結果
不一致が検出された場合は上記ステツプS15→S16
→ルーチンS17と実行した後ステツプS18に進む
が、今の場合、上記ステツプS19の判断結果は
YESとなり、ステツプS19終了後直接ステツプS18
に進む。 以上の処理を繰り返すことによりキースイツチ
２……の押圧操作に応じて、発音体１３は対応す
る楽音を発音し続ける。そして、キースイツチ２
……の押圧操作が解除されると、ルーチンS1に於
て操作キーが無いことが判断され、ステツプS2に
進み、ラツチ１４をリセツトして発音を終了す
る。 以上、数字キー「７」及び「４」を同時操作し
て楽音ラ＃が発音体１３より発音される場合につ
き説明したが、その他、第１表，第２表に示した
如くキースイツチ２……の単一操作あるいは隣接
して設けられ予め対応づけられた２個のキースイ
ツチ２……の同時操作により対応する幹音あるい
は派生音が上記同様にして発音されることは明ら
かである。 従つて、上記実施例に於ては互いに隣接したキ
ースイツチ２……の同時操作により、派生音の発
音が可能となり、音域の広い楽曲の演奏も少数の
キースイツチ２……により実行出来、また、一つ
の指で同時に２個のキースイツチ２……を押圧す
ることにより所望の派生音を発音させることが出
来、従つて簡単なキー操作でしかも音域が広く且
つ変化に富む演奏が可能となる。 なお、本発明の要旨を逸脱しない範囲で種々変
形応用可能であることは勿論である。 本発明の楽音発生装置は以上詳細に説明した如
く、操作キーが１個の場合予め対応づけられた幹
音を出力し、相互に隣接して設けられた複数のキ
ースイツチを同時操作した場合には、該操作キー
スイツチをそれぞれ単独で操作した際に発音し得
る幹音間の派生音を出力することにより、例えば
“＃”キー，“〓”キー等の特定キーを設けること
なく幹音を発生させるキースイツチのみで派生音
の発音を可能にするとともに、派生音を発音させ
るために同時操作されるキースイツチが隣接して
設けられているためにキー数を減少させることが
できると共に操作性が向上し、更に同時操作によ
り発音される派生音が、操作キースイツチをそれ
ぞれ単独で操作したときに発音される幹音の間の
派生音であるために演奏者が操作方法を容易に理
解できる等の優れた効果を奏する。
されるキー操作信号は、バツフア２１に一時記憶
された後演算／ジヤツジ回路８に転送される一
方、全出力ラインL4〜L1が接続されたオア回路
２２を介してキー有信号として、ROMアドレス
部６に供給される。 次に本実施例の動作を説明する。すなわち、ス
ライドスイツチ３を楽音発生モードに設定する
と、第３図に示すルーチンS1が先ず実行される。
すなわちルーチンS1は、キーサンプリングを行う
ルーチンであり、ROM５よりコード信号CODE
として「１，１，１，１」を出力し、演算／ジヤ
ツジ回路８を介してバツフア１５に与え、デコー
ダ１６によつてデコードして上記入力ラインl1〜
l8の全てに“１”信号を印加する。 その結果キー入力部１に於て、何らキー操作が
なされていない場合は、上記出力ラインL4〜L1
からは“１”信号が出力せず、従つてオア回路２
２を介してROMアドレス部６へ操作キーが無い
ことを指示する“０”信号が供給され、ステツプ
S2に進み、ラツチ１４をリセツトした後再びルー
チンS1にもどる。 しかして、今例えば、第４図１，２に示す如
く、キー入力部１に於て数字キー「７」及び
「４」が同時操作されると、ルーチンS1に於て操
作キー有りの判断がなされ、次ステツプとして今
回はステツプS3が選択される。 ステツプS3は上記RAM９内Ｘレジスタ９―１
の第１桁（以下X1と略記する）に「８」を入力
記憶させるステツプで、ROM５よりコード信号
CODEとして「１，０，０，０」を出力し、演
算／ジヤツジ回路８を介して上記X1に供給す
る。 次にステツプS4に進み、上記X1に記憶された
データすなわち「８」をバツフア１５に転送しデ
コーダ１６に於てデコードして入力ラインl8のみ
に“１”信号を供給する。そして、ステツプS5に
於て、キー入力部１より出力ラインL4〜L1を介
して与えられバツフア２１に記憶されたデータ
（いまの場合「０，０，０，０」を演算／ジヤツ
ジ回路８を介してRAM９内Ｙレジスタ９―２の
第１桁（以下Y1と略記する）に入力記憶させ
る。 上記ステツプS5終了後ステツプS6に進み上記
Y1のデータが「８」か否か演算／ジヤツジ回路
８に於て判断するが、今の場合その判断結果は
NOとなりステツプS7に進む。 ステツプS7では演算／ジヤツジ回路８に於て上
記X1のデータより「１」を減算し再びX1に入力
させると共にその結果データが「０」か否か判断
し、もし減算結果データが「０」の場合すなわち
入力ラインl1上のキースイツチ２……まで走査さ
れた場合は、再びルーチンS1に進むが、今の場合
上記判断結果はNOとなり再びステツプS4に進
み、以下同様にステツプS5，S6を実行する。 しかして、第４図１に示す如く、ステツプS4に
於てバツフア１５にデータ「０，１，１，１」が
転送されると、入力ラインl7に“１”信号が与え
られ、従つていまの場合数字キー「７」の押圧操
作を検出し、バツフア２１にデータ「１，０，
０，０」すなわち「８」を記憶させる。そしてス
テツプS5に於て上記データ「８」がY1に転送さ
れ、その結果ステツプS6に対する次ステツプとし
て今回はステツプS8が選択される。 ステツプS8では、上記X1に記憶されているデ
ータ「７」をRAM９内Ｘレジスタ９―１の第２
桁（以下X2と略記する）に桁上げする。そし
て、次のステツプS9に於て上記X2のデータ（い
まの場合「７」）から「１」を演算／ジヤツジ回
路８に於て減算しその結果データ（いまの場合
「６」）を再び上記X2に入力すると共に、そのデ
ータが「０」か否か判断する。その結果、上記減
算結果データが「０」の場合ステツプS10（後
述）へ進むが、いまの場合NOの判断がなされ、
ステツプS11に進む。 ステツプS11では上記X2のデータすなわち
「６」を演算／ジヤツジ回路８を介して、バツフ
ア１５を供給し、入力ラインl6に信号“１”を印
加してキー操作の検出を行う。そして、その結果
バツフア２１に出力ラインL4〜L1を介して入力
したデータを次ステツプS12に於て、上記Y1に転
送記憶させ、更にステツプS13に於て上記ステツ
プS6同様Y1のデータが「８」か否かジヤツジ
し、もし「８」でない場合、すなわち上記ライン
l6上のキースイツチ２……のうち数字キー「４」
以外キースイツチ２……が操作されている場合あ
るいは上記ラインl6上のキースイツチ２……が何
ら押圧操作されていない場合は、ステツプS14に
進み上記X2を「０」とした後ステツプS10に進
む。しかして、いまの場合、第４図２に示す如く
数字キー「４」が操作されていることにより、バ
ツフア２１より上記Y1に転送されるデータは
「８」であり、その結果、ステツプS13に於てYES
の判断がなされ、ステツプS14を介することなく
ステツプS10に進む。 ステツプS10は、RAM９内Ｘレジスタ９―１の
第３桁（以下X3と略記する）と上記X1との一致
検出を、演算／ジヤツジ回路８に於て、上記X1
の内容からX3の内容を減算し、その結果出力が
「０」か否か判断することにより行うステツプ
で、いまの場合NOの判断がなされ、ステツプS15
に進み、上記X1のデータすなわち「７」を上記
X3に転送し、更にステツプS16に於て、上記X2の
内容「６」をRAM９内Ｘレジスタ９―１の第４
桁（以下X4と略記する）に転送する。 そして、上記ステツプS16終了後ルーチンS17に
進み、上記X3内データ「７」、X4内データ「６」
に対応する周波数情報（いまの場合ラ＃に対する
周波数情報）を楽音周波数情報記憶回路７より読
出し、楽音発生回路１０に転送する。第５図に、
上記X3，X4のデータと選択される周波数情報の
楽音名との関係を示す。なお、第５図に於て×印
が記されている箇所は、実際には行わないデータ
X3，X4の組合せである。上記楽音発生回路１０
では、上記周波数情報に従つて、クロツクパルス
発生回路１１より与えられる基本クロツクを適宜
分周して発音体１３の駆動信号を作成し、アンド
回路１２に印加し続ける。 しかして、楽音発生回路１０にキー操作に対応
する楽音周波数情報が設定されるとステツプS18
に進みROM５より制御信号O1を送出してラツチ
１４をセツトし、アンド回路１２を開成せしめ第
４図３に示す如く楽音ラ＃の周波数を有する駆動
信号を発音体１３に供給し発音を開始させる。 上記ステツプS18終了後再びステツプS1にもど
り、キー操作が継続して行われているか否かの判
断がなされる。上記数字キー「７」及び「４」が
操作され続けている場合、ルーチンS1終了後上記
同様にステツプS3→S4→S5→S6→S7→S4→S5→S6
→S8→S9→S11→S12→S13と順次処理を行う。 そして、ステツプS10に於て第４図３に示す如
く上記X1とX3の内容が一致することが検出さ
れ、今回はステツプS19に進み、上記X2とX4の内
容が一致するか否か判断される。もし、その結果
不一致が検出された場合は上記ステツプS15→S16
→ルーチンS17と実行した後ステツプS18に進む
が、今の場合、上記ステツプS19の判断結果は
YESとなり、ステツプS19終了後直接ステツプS18
に進む。 以上の処理を繰り返すことによりキースイツチ
２……の押圧操作に応じて、発音体１３は対応す
る楽音を発音し続ける。そして、キースイツチ２
……の押圧操作が解除されると、ルーチンS1に於
て操作キーが無いことが判断され、ステツプS2に
進み、ラツチ１４をリセツトして発音を終了す
る。 以上、数字キー「７」及び「４」を同時操作し
て楽音ラ＃が発音体１３より発音される場合につ
き説明したが、その他、第１表，第２表に示した
如くキースイツチ２……の単一操作あるいは隣接
して設けられ予め対応づけられた２個のキースイ
ツチ２……の同時操作により対応する幹音あるい
は派生音が上記同様にして発音されることは明ら
かである。 従つて、上記実施例に於ては互いに隣接したキ
ースイツチ２……の同時操作により、派生音の発
音が可能となり、音域の広い楽曲の演奏も少数の
キースイツチ２……により実行出来、また、一つ
の指で同時に２個のキースイツチ２……を押圧す
ることにより所望の派生音を発音させることが出
来、従つて簡単なキー操作でしかも音域が広く且
つ変化に富む演奏が可能となる。 なお、本発明の要旨を逸脱しない範囲で種々変
形応用可能であることは勿論である。 本発明の楽音発生装置は以上詳細に説明した如
く、操作キーが１個の場合予め対応づけられた幹
音を出力し、相互に隣接して設けられた複数のキ
ースイツチを同時操作した場合には、該操作キー
スイツチをそれぞれ単独で操作した際に発音し得
る幹音間の派生音を出力することにより、例えば
“＃”キー，“〓”キー等の特定キーを設けること
なく幹音を発生させるキースイツチのみで派生音
の発音を可能にするとともに、派生音を発音させ
るために同時操作されるキースイツチが隣接して
設けられているためにキー数を減少させることが
できると共に操作性が向上し、更に同時操作によ
り発音される派生音が、操作キースイツチをそれ
ぞれ単独で操作したときに発音される幹音の間の
派生音であるために演奏者が操作方法を容易に理
解できる等の優れた効果を奏する。
図面は本発明の一実施例を示し、第１図は小型
電子式計算機の外観斜視図、第２図は同実施例の
回路構成図、第３図は同実施例の動作を説明する
為のフローチヤート、第４図は同実施例の動作状
態図、第５図は２個のデータに基づき発音される
楽音名を示す図である。 １……キー入力部、２……キースイツチ、３…
…スライドスイツチ、５……ROM、７……楽音
周波数情報記憶回路、８……演算／ジヤツジ回
路、９……RAM、１０……楽音発生回路、１３
……発音体、１４……ラツチ、１５……バツフ
ア、１６……デコーダ、２１……バツフア。
電子式計算機の外観斜視図、第２図は同実施例の
回路構成図、第３図は同実施例の動作を説明する
為のフローチヤート、第４図は同実施例の動作状
態図、第５図は２個のデータに基づき発音される
楽音名を示す図である。 １……キー入力部、２……キースイツチ、３…
…スライドスイツチ、５……ROM、７……楽音
周波数情報記憶回路、８……演算／ジヤツジ回
路、９……RAM、１０……楽音発生回路、１３
……発音体、１４……ラツチ、１５……バツフ
ア、１６……デコーダ、２１……バツフア。
Claims (1)
- １ 複数のキースイツチが配設されたキー入力部
と、上記キースイツチの単一操作及び相互に隣接
して設けられた複数のキースイツチの同時操作を
検出する検出手段と、該検出手段において上記操
作キースイツチが一個の操作であることを検出し
た場合には予め対応づけられた幹音を発音し、上
記操作キースイツチが相互に隣接して設けられた
複数の同時操作であることを検出した場合には該
操作キースイツチをそれぞれ単独で操作した際に
発音し得る幹音間の派生音を発音する楽音発生手
段とを具備し、少数のキースイツチに多数の楽音
を対応づけて発音せしめたことを特徴とする楽音
発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15795878A JPS5584992A (en) | 1978-12-21 | 1978-12-21 | Tone generating system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15795878A JPS5584992A (en) | 1978-12-21 | 1978-12-21 | Tone generating system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5584992A JPS5584992A (en) | 1980-06-26 |
| JPS6239438B2 true JPS6239438B2 (ja) | 1987-08-22 |
Family
ID=15661166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15795878A Granted JPS5584992A (en) | 1978-12-21 | 1978-12-21 | Tone generating system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5584992A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3190535B2 (ja) * | 1995-02-13 | 2001-07-23 | キヤノン株式会社 | インクジェットプリント装置およびインクジェットプリント方法 |
| JP3164745B2 (ja) | 1995-02-13 | 2001-05-08 | キヤノン株式会社 | インクジェットプリント装置およびインクジェットプリント方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5425721A (en) * | 1977-07-28 | 1979-02-26 | Seiko Epson Corp | Electronic portable musical instrument |
-
1978
- 1978-12-21 JP JP15795878A patent/JPS5584992A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5425721A (en) * | 1977-07-28 | 1979-02-26 | Seiko Epson Corp | Electronic portable musical instrument |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5584992A (en) | 1980-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58134692A (ja) | 音色設定装置 | |
| JPH0944150A (ja) | 電子鍵盤楽器 | |
| JPS6230635B2 (ja) | ||
| US4448104A (en) | Electronic apparatus having a tone generating function | |
| US4519044A (en) | Small-sized electronic calculator capable of functioning as a musical instrument | |
| JPS62502778A (ja) | 作曲の分野における全アフイン変換を行なう装置 | |
| JPS6222157B2 (ja) | ||
| JPH05119777A (ja) | 電子楽器 | |
| JPS6239438B2 (ja) | ||
| US4294154A (en) | Music tone generating system | |
| JPH0769698B2 (ja) | 自動伴奏装置 | |
| JPS6086597A (ja) | 音階設定機能付電子楽器 | |
| JP4144307B2 (ja) | 楽器鍵盤を使用する文字入力装置 | |
| JPS6335038B2 (ja) | ||
| JP3398983B2 (ja) | 自動伴奏装置 | |
| JP3661963B2 (ja) | 電子楽器 | |
| JP3354047B2 (ja) | コード変換装置および該コード変換装置を備えた電子楽器 | |
| JPH0230029B2 (ja) | ||
| JP2577330Y2 (ja) | 楽音制御装置 | |
| JP2721453B2 (ja) | 演奏状態表示装置 | |
| JP3301173B2 (ja) | 自動演奏装置 | |
| JPH1011057A (ja) | 自動伴奏装置および該自動伴奏装置を備えた電子楽器 | |
| JPS6216440B2 (ja) | ||
| JP3375215B2 (ja) | 電子楽器 | |
| JPS6029958B2 (ja) | 電子楽器 |