JPS6237165A - インクジエツト記録装置 - Google Patents

インクジエツト記録装置

Info

Publication number
JPS6237165A
JPS6237165A JP17589985A JP17589985A JPS6237165A JP S6237165 A JPS6237165 A JP S6237165A JP 17589985 A JP17589985 A JP 17589985A JP 17589985 A JP17589985 A JP 17589985A JP S6237165 A JPS6237165 A JP S6237165A
Authority
JP
Japan
Prior art keywords
processing
cpu
sub
image information
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17589985A
Other languages
English (en)
Inventor
Takashi Kawamoto
河本 隆
Hideyuki Omori
大森 秀行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP17589985A priority Critical patent/JPS6237165A/ja
Publication of JPS6237165A publication Critical patent/JPS6237165A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K15/00Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
    • G06K15/02Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Dot-Matrix Printers And Others (AREA)
  • Facsimiles In General (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はインクジェット記録装置に係り、特に印字すべ
き画像情報信号群を外部装置から与えられて動作するイ
ンクジェット記録装置に関する。
〔発明の背景〕
近年、生産物へ情報画像を印字するインクジェット記録
装置の用途は多様化しており、情報画像印字量の増加と
その自動制御化のために、これらの印字画像情報信号群
は外部装置から与えられる場合が多くなっている。そし
てインクジェット記録装置内の制御装置は外部装置との
印字画像情報信号授受のほかに、安定な印字性能を維持
するために、印字位置制御や記録ヘッドへの印字画像信
号の供給等の印字制御はもとよりインク粒子発生状況の
管理、インク濃度管理および記録ヘッドまわりの異常検
出等の内部処理を実行している。マイクロコンピュータ
(CPU)を用いた制御装置は、これらの処理を時分割
で実行するものであり、従って内部処理を安定化するた
めの時間を確保するために、外部装置との印字画像情報
信号授受を高速化することが必要となってきている。一
方、外部装置においても、該装置がインクジェット記録
装置以外の機器を制御する場合が多く、従って該装置に
とっても印字画像情報信号群受のための所要時間は短い
方が好ましい。インクジェット記録装置の制御装置は、
一定時間毎に内部処理を実行するようにプログラミング
されているが、印字画像情報信号量が多くなって該信号
受信処理中に内部が処理タイミングになった場合には、
該信号受信処理が完了するまで内部処理の実行が待たさ
れ、このような事態が頻繁に発生すると印字性能に及ぼ
す影響が大となる。また内部処理実行中に外部装置から
情報信号伝達要求があった場合には、該内部処理が完了
するまで情報信号授受処理の実行が待たされ、外部装置
との信号授受に遅れが発生することになる。
なお、インクジェット記録装置における一定時間毎の内
部処理技術に関しては、特公昭58−24277号公報
のものがある。
〔発明の目的〕
本発明の目的は、外部装置との印字画像情報信号群の授
受に関する通信処理と内部処理を合理的に実行でき、多
量の印字画像情報信号群の授受と内部処理を安定に両立
させることができる制御装置を堤供することにある。
〔発明の概要〕
本発明は、情報画像群を印字するための画像情報信号群
を外部装置から受信すると共に装置内部処理を実行して
前記画像情報信号群に基づいて印字ヘッドを制御して被
記録面に情報画像群を印字する制御装置を備えたインク
ジェット記録装置において、該制御装置に、内部制御を
行う内部処理を担当し主メモリに記憶された画像情報信
号群に従って印字ヘッドにより画像印字を実行する主C
PUと、前記外部装置との画像情報信号群の授受を行う
通信処理を担当し受信した画像情報信号群を副メモリに
記憶する副CPUと、主CPUの制御情報を1lJcP
Uに伝達する主通信手段と、1IICPUの制御情報を
主CPUに伝達するgII通信手段と、外部装置から受
信して前記副メモリに記憶された画像情報信号群を前記
上CPUからの画像情報信号群転送要求により前記主メ
モリに転送するダイレクトメモリアクセスコントローラ
を設けたことを特徴とする。
〔発明の実施例〕
本発明の一実施例を図面を参照して説明する。
第1図は、インクジェット記録装置の内部処理を主とし
て実行する主マイクロプロセッサ(MCPU)1(7)
周辺[)構成と、外部装w113.14との通信処理を
主として実行する副マイクロプロセッサ(SCPU)8
の周辺回路構成を記載している。
先ずMCPUIまわりの構成から説明する0MCPUI
はパスラインAを介して読出し専用メモリ (ROM)
2、読書き可能メモリ (RAM)3からプログラムを
続出して処理を実行するユニットである。ペリフイラル
 インタフェース アダプタ(PIA)4a、4bはイ
ンクジェット記録装置各部5の状態をMCPUIに報告
しMCPUlか・らの信号を各部5に伝達する入出力制
御回路である。アシンクロナス コミュニケーションイ
ンタフェース アダプタ(ACIA)6は5CPU8側
のACIA15との間で情報交換を行う通信専用LSI
である。ダイレクト メモリ アクセス コントローラ
(DMAC)7は5CPU8側で外部装置13.14か
ら受信した印字データをMCPUl側のメモリ(RAM
)3に直接内部転送するLSIである。MCPUIはP
IA4a、4bからの各信号をパスラインAを介して一
定時間毎に取込み、印字制御、インク粒子作成状況の管
理、インク濃度の管理、装置各部の異常の有無のチェッ
ク等の内部処理を実行すると共に、ACIA6を介して
5CPUa側に対して外部装置13.14との通信に必
要な情報および新しい印字データを受信したか否か等の
間合せ情報を送出する。5CPU8側から新印字データ
有の応答があると、MCPUIはACIA6を介して5
CPUB側へ新印字データの内部転送要求指令を出す。
これによりDMAC7は5CPU8に制御されパスライ
ンAを介してRAM3に新印字データを転送する。すな
わちDMAC7はパスラインAをMCPUIと交互に使
用してMCPUIの処理の合間をぬってラッチ回路16
からの新印字データを1バイト毎にRAM3に直接転送
するもので、MCPUIの処理に支障を来たさないよう
に高速でデータの転送を実行する。
次に5CPU8まわりの構成について説明する。
5CPU8はパスラインBを介してROM9.RAMl
0からプログラムおよびデータを読出して処理を実行す
るユニットである。ACIAIIは外部装置13との間
の印字データの授受を行う通信専用LSI、ACIA1
2は外部装置14との間で印字データの授受を行う通信
専用LSI、ACTA15はMCPUI側のACIA6
から送出された外部装置13.14との通信に必要な情
報および新印字データ有無の間合せ情報等を取込みこれ
らを5CPU8に報告する通信専用LSIである。ラッ
チ回路16は外部袋f13.14からの新印字データを
ラッチして前記DMAC7に供給するためのものである
。ゲート回路17は前記DMAC7に新印字データの内
部転送を要求すると共に前記ラッチ回路16の出力側に
新印字データの1バイト分を出力させるための回路であ
る。
PIA18はインクジェット記録装置が運転を開始した
直後の前記ラッチ回路16の出力を初期化する信号を出
力し、また、前記DMAC7からの1バイト分内部転送
完了信号を受けてこれを5CPU8に報告するための入
出力制御回路である。
次にMCPUIと5CPU8によるデータ処理の一例を
第2図および第3図を参照して説明する。
第2図にはMCPUIによるデータ処理、第3図には5
CPU8によるデータ処理を示す。
第2図に示すMCPUIのアイドル処理と割込み処理の
2種類の処理に関し、先ず、アイドル処理を説明する。
アイドル処理では、先ず、処理ステップ201で周辺回
路(PIA4a、4b、ACIA6、DM A C7)
からの割込みを禁止し、処理ステップ202でインクジ
ェット記録装置そこおける印字ヘッドに対して印字デー
タの送出が完了しているか否かをギエックする。これら
の処理ステップはインクジェット記録装置における最重
要機能である印字機能の準備である。処理ステップ20
2でのチェック結果がNoの場合、すなわち印字ヘッド
に印字データの送出が完了していない場合には処理ステ
ップ203で印字データの送出を行う、処理ステップ2
03での処理が完了した後は処理ステップ204で周辺
回路からの割込みを許可し、処理ステップ205に移っ
てダミー命令(通常N0P)を実行しながら周辺回路か
らの割込み要求を待つ。処理ステップ205を処理中に
割込み要求があった場合には割込み処理を実行し、割込
み要求がない場合にはアイドル処理の先頭の処理ステッ
プ201からの処理を再実行する。
アイドル処理は、このように、印字ヘッドへ印字データ
を送出して印字準備を完了させ、周辺回路からの割込み
要求を待つ。
次に割込み処理を説明する0周辺回路からの割込み要求
に対し、MCPUIは図示の優先順序に従って必要な処
理を実行する。ここで重要なのは割込み処理の優先度で
ある。処理ステップ206〜215までは前述の内部処
理であり、処理ステップ216〜219の通信処理およ
び内部転送処理は前記内部処理よりも優先度が低く設定
されている。これは、制i装置を2CPU構成とし外部
装置13.14との通信処理を5CPU8に実行させる
ようにしてMCPUIは外部装置13゜14との通信処
理に直接介入の必要性をなくしたことによる。そして更
に、5CPUB側で受信した印字データは、MCPUI
による内部処理のためのパスラインAの使用の合間をぬ
って前記DMAC7によってRAM3に転送されるため
、MCPUIはインクジェット記録装置の基本的機能を
遂行するのに必要な内部処理、すなわち印字制御、イン
ク粒子作成状況の管理等を最優先で処理できる。
この割込み処理において、処理ステップ206では印字
開始割込み要求か否かをチェックし、印字開始割込み要
求であれば処理ステップ207で印字開始タイミングの
セットおよび印字処理を実行する。処理ステップ208
ではヘッド制御割込み要求か否かをチェックし、ヘッド
制御割込み要求であれば処理ステップ209でインク粒
子作成側御、インク濃度制御を実行する。処理ステップ
210では、印字完了処理割込み要求か否かをチェック
し、印字完了処理割込み要求であれば処理ステップ21
1で次の印字に備えて印字開始タイミングの初期化およ
び5CPUB側への印字完了情報送出の準備を実行する
。処理ステップ212ではインクジェット記録装置に設
けられたキーボードからの割込み要求か否かをチェック
し、その場合には処理ステップ213で該キーボードか
らの入力処理を実行する。処理ステップ214ではイン
クジェット記録装置各部からの異常処理割込み要求か否
かをチェックし、その場合には処理ステップ215で各
部の異常の有無の管理を実行する。
処理ステップ216では5CPU8からの通信割込み要
求か否かをチェックし、その場合には処理ステップ21
7に移り、5CPU8が外部装置13.14と通信を行
うのに必要な情報の送出および新印字データ有無の間合
わせ情報送出に対する5CPU8からの応答受信処理を
実行する。
処理ステップ218では印字データの内部転送処理割込
み要求か否かをチェックし、そうであれば処理ステップ
21っで内部転送を実行するDMAC7の各レジスタの
セットを実行する。
次に5CPU8のアイドル処理と割込み処理を第3図を
参照して説明する。アイドル処理と割込み処理の関係は
先に説明したMCPUIの場合と同じであるため詳細説
明を一部省略する。−5cpusは、アイドル処理では
外部装置13゜14から受信した印字データのチェック
と内部転送処理のみであるので処理ステップが少なく、
従つて外部装置13.14との通信速度を大幅に向上で
き、大量の印字画像情報信号群を短時間に受信処理でき
る。
アイドル処理において、5CPU8は処理ステップ30
1で割込みを禁止し、処理ステップ302で外部装置1
3.14から新印字データを受信しているか否かをチェ
ックする。受信している場合には処理ステップ303に
移って該受信データが予め規定したフォーマット通りに
なっているか否かの合理性をチェックし、MCPUI側
からの新印字データ有無の間合わせに対する応答の準備
を行う。受信データが合理的でありその後MCPUI側
から内部転送指示があった場合には処理ステップ304
から処理ステップ305に移って受信データの内部転送
を実行する。その後、処理ステップ306で割込みを許
可し、処理ステップ307でダミー命令を実行しながら
割込みを待つ。
次に割込み処理について説明する。処理ステップ307
でダミー命令実行中に外部装置13゜14から印字デー
タの通信割込みがあった場合には、処理ステップ308
から処理ステップ309に移り、ACIAII、12を
介して通信誤りの有無を確認しながらRAMl0へ印字
データを一時格納し、前記アイドル処理における受信デ
ータチェック処理303の準備を実行する。そしてMC
PUI側から通信処理割込み要求があった場合には、処
理ステップ310から処理ステップ311に移りACI
A15を介してその情報を取込み、外部装置13.14
との通信に必要な情報をRAMl0内に格納する。また
新印字データ有無の間合わせに対しては前記処理ステッ
プ308゜309での処理結果に応じてMCPLII側
にACIA15を介して応答する。
以上に述べたように5CPUa側の制御処理はすべて外
部装置13.14との通信処理に関するものであり、こ
のためMCPUIは通信処理のための負荷が軽くなりM
CPUIによる内部処理に影響を及ぼすことなく外部装
置13.14との高速通信処理が可能となる。
表   1 表1は以上述べたMCPUI側および5CPU8側の印
字データの授受に関する制御項目をまとめたものである
。印字データ授受に関する制御の主導権はMCPUIに
あるが、通信処理の実行は該MCPUIからの情報およ
び指令に従って5CPU8がI旦当する。
次に第1図を参照して印字データ授受シーケンスを説明
する。以下に述べる81〜S16までの処理項目番号は
第1図中の参照符号5l−316に対応している。
Sli  5CPU8はPIAlBを介してラッチ回路
16の入力側に初期化データ(通常00)をセットする
S2; 前記入力側の初期データを出力側にセットする
ためのラッチ信号をゲート回路17からラッチ回路16
に与える。
S3i  外部装置13.14との通信に必要な情報を
A(lA6.15を介してMCPUI側から5CPUB
側に送出する。
S4; 外部装fi13.14からの印字データをAC
IAII、12を介して5CPUB側に取込む。
S5;  5CPU8は受信データの合理性をチェック
し、その結果を外部装置W13.14に報告する。
S6;  MCPUIから5CPU8に対してACTA
6.15を介して新印字データ有無の間合わせ情報を送
出する。
S7i  上記S6の間合わせに対する応答を5CPU
8からMCPUIに対してACIA15.6を介して行
う。
S8;  MCPUIから5CPU8に対してACIA
6,15を介して印字データの内部転送開始を指示する
S9;  5CPU8はゲート回路17を介してDMA
C7に内部転送要求信号を出力し、ラッチ回路16の入
力側に印字データの1バイト分をセットする。ラッチ回
路16はゲート回路17からのラッチ信号を受けて印字
データの1バイト分を出力側にセットする。
SIO;  DMAC7はMCPUIに対してバ 。
スラインAの使用要求信号を出力する。
Sll;  MCPUIはDMAC7に対しパスライン
Aの使用を許可する信号を出力する。
S12;  DMAC7はラッチ回路16の出力側にセ
ットされた印字データの1バイト分をRAM3に内部転
送する。
S13;  DMAC7は1バイト分のデータの内部転
送完了をI’1A18を介して5CPU8に報告する。
514(図示せず); S9〜S13の処理を受信した
印字データがなくなるまでくり返し実行する。
S15;  MCPUIは5CPU8に対しACIA6
.15を介して内部転送が完了したか否かの間合わせ情
報を送出する。
516i  5CPU8はMCPUIに対してACIA
15.6を介して内部転送の完了を報告する。
以上に述べたようなインクジェット記U装置に辷れば、
印字性能に関する内部処理および外部装置との通信処理
に関して次の効果を得ることができる。
(1)  内部処理と通信処理をそれぞれ専用のCPU
にて実行するので、一方の処理が他方の処理に及ぼす悪
影響を皆無に近いレベルまで低減でき、従って、印字性
能が極めて安定し且つ外部装置から多量の印字データを
短時間に受信できる。
(21S CP U B側で受信した印字データの合理
性のチェックは5cpusが実行し、この印字データの
MCPUI側への内部転送はその殆んどをDMAC7と
5CPU8が実行するので、この処理においてもMCP
UIの負担は軽くなりMCPUIによる内部処理に及ぼ
す悪影響はなくなる。
(31D M A C7による内部転送はパスラインA
を利用して行うので高速で実行でき、従って情報量が多
くなるほどその効果が大きくなる。近年、この種のイン
クジェット記録装置に要求される印字桁数は数百桁にも
及ぶものがありこのような場合にもこの装置は対応でき
る。
〔発明の効果〕
以上のように本発明は、印字性能に関する内部処理を主
CPUが、外部装置との通信処理を副Cpuが、印字デ
ータの内部転送処理をダイレクトメモリアクセンコント
ローラがそれぞれ分担して実行するように構成されてい
るので、外部装置から与えられる多量の印字画像情報信
号群に基づく多量の印字処理を安定に実行できる効果が
ある。
【図面の簡単な説明】
図面は本発明の一実施例を示すもので、第1図は電気回
路図、第2図および第3図はCPUによるデータ処理フ
ローチャートである。 l・・・MCPU、3・・・RAM、5・・・インクジ
ェット記録装置各部、6,15・・・ACIA、?・・
・DMAC,8・・・5CPU。 10・・・RAM、13.14・・・外部装置、16・
・・ラッチ回路。

Claims (1)

  1. 【特許請求の範囲】 1、情報画像群を印字するための画像情報信号群を外部
    装置から受信すると共に装置内部処理を実行して前記画
    像情報信号群に基づいて印字ヘッドを制御して被記録面
    に情報画像群を印字する制御装置を備えたインクジェッ
    ト記録装置において、該制御装置は、内部制御を行う内
    部処理を担当し主メモリに記憶された画像情報信号群に
    従つて印字ヘッドにより画像印字を実行する主CPUと
    、前記外部装置との画像情報信号群の授受を行う通信処
    理を担当し受信した画像情報信号群を副メモリに記憶す
    る副CPUと、主CPUの制御情報を副CPUに伝達す
    る主通信手段と、副CPUの制御情報を主CPUに伝達
    する副通信手段と、外部装置から受信して前記副メモリ
    に記憶された画像情報信号群を前記主CPUからの画像
    情報信号群転送要求により前記主メモリに転送するダイ
    レクトメモリアクセスコントローラを備えたことを特徴
    とするインクジェット記録装置。 2、特許請求の範囲第1項において、前記主CPUと副
    CPUの制御情報の伝達は主通信手段が主導権をもつこ
    とを特徴とするインクジェット記録装置。
JP17589985A 1985-08-12 1985-08-12 インクジエツト記録装置 Pending JPS6237165A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17589985A JPS6237165A (ja) 1985-08-12 1985-08-12 インクジエツト記録装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17589985A JPS6237165A (ja) 1985-08-12 1985-08-12 インクジエツト記録装置

Publications (1)

Publication Number Publication Date
JPS6237165A true JPS6237165A (ja) 1987-02-18

Family

ID=16004177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17589985A Pending JPS6237165A (ja) 1985-08-12 1985-08-12 インクジエツト記録装置

Country Status (1)

Country Link
JP (1) JPS6237165A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002209075A (ja) * 2001-01-09 2002-07-26 Funai Electric Co Ltd ファックス装置および画像形成装置
US6520611B2 (en) 1993-06-30 2003-02-18 Canon Kabushiki Kaisha Print head and printer apparatus using the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6520611B2 (en) 1993-06-30 2003-02-18 Canon Kabushiki Kaisha Print head and printer apparatus using the same
JP2002209075A (ja) * 2001-01-09 2002-07-26 Funai Electric Co Ltd ファックス装置および画像形成装置

Similar Documents

Publication Publication Date Title
JP2829091B2 (ja) データ処理システム
JPS6237165A (ja) インクジエツト記録装置
JPS59164163A (ja) オフライン印字機構付プリンタ装置
JP3478519B2 (ja) プリンタ装置
JPS62282322A (ja) プリンタ制御回路
JPS61175816A (ja) 印字制御方式
JPH04233028A (ja) プリンタ装置
JPH02161516A (ja) 印刷装置
JPS59123987A (ja) イメ−ジ・メモリのプリント・デ−タ展開方法
JPS6163462A (ja) プリンタにおける多重割込処理方法
JP2001005771A (ja) プリンタインタフェースシステム及びその制御方法並びにその制御プログラムを記録した記録媒体
JPS63318626A (ja) デュアルプロセッサによるプリンタ制御方式
JPH0682348B2 (ja) 入出力制御方式
JPH11110334A (ja) データ処理回路およびそれを備えた画像形成装置
JPH03160578A (ja) プリンタ制御装置
JPH02157927A (ja) 印刷用ネツトワークシステム
JPH0361562A (ja) プリンタ装置
JPS61120239A (ja) 印字装置
JPS5984628U (ja) 周辺装置制御システム
JPS61175817A (ja) プリンタ
JPH06149735A (ja) データ受信制御装置
JPH02188281A (ja) 印字制御装置
JPH05108582A (ja) 計算機システム
JPS59194239A (ja) デ−タ印字方式
JPH0625960B2 (ja) インクジエツト記録装置