JPS6236937A - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JPS6236937A JPS6236937A JP60175338A JP17533885A JPS6236937A JP S6236937 A JPS6236937 A JP S6236937A JP 60175338 A JP60175338 A JP 60175338A JP 17533885 A JP17533885 A JP 17533885A JP S6236937 A JPS6236937 A JP S6236937A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- edge
- information
- phase
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、データ伝送用の受信装置において。
受信信号の位相に同期したクロック成分等を抽出するた
めに用いられる位相同期回路に関するものである。
めに用いられる位相同期回路に関するものである。
(従来の技術)
一般に位相同期回路例えばPLLとして知られている構
成のものは、第5図に示すプロ、り図のようになってお
り、この回路の動作タイミングチャートは第6図のよう
な時間間係になっでいる。
成のものは、第5図に示すプロ、り図のようになってお
り、この回路の動作タイミングチャートは第6図のよう
な時間間係になっでいる。
この位相同期回路は、第5図に示されるように、受信信
号zA1及び再生信号IBが供給されるエツジ制御位相
検波器8.クロック周波数fcのし倍の周波数とクロッ
ク周波数fCの2XM倍の周波数を発生する基準発振器
9.−2−アップに /ダウンカウンター10.クロック周波数fcのM倍の
周波数を出力するパルス追加/削除回路11及びMXf
cの周波数を受けてクロック周波数の再生信号yBと再
生クロックcK(2Xfcの周波数)とを出力する土2
名カウンターが主M な構成要素である。一般に受信信号戸A】と再生信号1
+1は任意の位相関係をとるが、ここでは説明を容易に
するため再生信号zBは、第6図に示されるような符号
パターンをもつ受信信号yA]と比較して例えば1時間
だけ位相遅れのあるようにしたものである。
号zA1及び再生信号IBが供給されるエツジ制御位相
検波器8.クロック周波数fcのし倍の周波数とクロッ
ク周波数fCの2XM倍の周波数を発生する基準発振器
9.−2−アップに /ダウンカウンター10.クロック周波数fcのM倍の
周波数を出力するパルス追加/削除回路11及びMXf
cの周波数を受けてクロック周波数の再生信号yBと再
生クロックcK(2Xfcの周波数)とを出力する土2
名カウンターが主M な構成要素である。一般に受信信号戸A】と再生信号1
+1は任意の位相関係をとるが、ここでは説明を容易に
するため再生信号zBは、第6図に示されるような符号
パターンをもつ受信信号yA]と比較して例えば1時間
だけ位相遅れのあるようにしたものである。
このような場合位相同期回路には再生信号ダBの位相を
進めることが本来の動作機能として要求される。
進めることが本来の動作機能として要求される。
第5図・第6図においてENAは、この位相同期回路の
位相制御に重要な役割りを果すカウント・イネーブル信
号であるが、この信号ENAには、再生信号χBの位相
を進めるべく作用すIp る’tJl?”信号だけでなく、ダBの位相を遅らせル
ヘク作用する” d・−・・′信号が含丑れており、マ
(発明が解決しようとする問題点) この結果、再生信号IBは2位相が進むのではなく、不
都合にもさらに遅れることになる。
位相制御に重要な役割りを果すカウント・イネーブル信
号であるが、この信号ENAには、再生信号χBの位相
を進めるべく作用すIp る’tJl?”信号だけでなく、ダBの位相を遅らせル
ヘク作用する” d・−・・′信号が含丑れており、マ
(発明が解決しようとする問題点) この結果、再生信号IBは2位相が進むのではなく、不
都合にもさらに遅れることになる。
これは、当初要求された本来の動作とは逆である。従っ
て最悪の場合には2位相同期回路の同期はずれという事
態も起るということになる。
て最悪の場合には2位相同期回路の同期はずれという事
態も起るということになる。
このような問題が起る原因は2位相同期回路が。
一般に、受信信号の瞬時位相に応答すると同時に受信信
号周波数の時間平均にも応答するという点にある。
号周波数の時間平均にも応答するという点にある。
σらに付言するなら、受信信号ダA1には、第6図に示
されるように同一符号の連続する区間があり、見かけ上
受倍信号の周波数が低下しているが、この点が、従来の
位相同期回路の安定性が受信信号の信号パターンに依存
する原因になっているのである。
されるように同一符号の連続する区間があり、見かけ上
受倍信号の周波数が低下しているが、この点が、従来の
位相同期回路の安定性が受信信号の信号パターンに依存
する原因になっているのである。
(問題点を解決するための手段)
本発明はこれらの点に鑑み、原受信信号OA2を前置信
号処理回路によって波形処理全行うことによりりA2の
瞬時位相にのみ応答するようにして、原受信信号の符号
パターンに依存することなく位相間ルj機能の安定性及
び精度を向上させるため、原受信信号のもつ符号パター
ンの各位相情報を完全に継承すると同時に、原受信信号
において同一符号の連続によp欠落した位相情報を再生
信号の位相情報で補完するよう動作する信号処理回路を
前段に配置する点に特色を有するものである。
号処理回路によって波形処理全行うことによりりA2の
瞬時位相にのみ応答するようにして、原受信信号の符号
パターンに依存することなく位相間ルj機能の安定性及
び精度を向上させるため、原受信信号のもつ符号パター
ンの各位相情報を完全に継承すると同時に、原受信信号
において同一符号の連続によp欠落した位相情報を再生
信号の位相情報で補完するよう動作する信号処理回路を
前段に配置する点に特色を有するものである。
(作用)
一般に原受信信号zA2と再生信号zBは任意の位相関
係にあるがここでも説明を容易にするため、再生信号χ
Bは原受信信号zA2に対して例えば1時間だけ位相遅
れがあるようにした。
係にあるがここでも説明を容易にするため、再生信号χ
Bは原受信信号zA2に対して例えば1時間だけ位相遅
れがあるようにした。
原受信信号zA2に含まれるエツジ情報の欠落を。
lh2より1時間だけ遅れる再生信号IBのエツジ情報
により補充するため、前置信号処理回路内において原受
信信号zA2のデータ列の監視を行い、ダA2のエツジ
情報が有りのときKはそのエツジ情報を採用し、エツジ
情報が無しのときには再生信号が本来有するエツジ情報
を採用し。
により補充するため、前置信号処理回路内において原受
信信号zA2のデータ列の監視を行い、ダA2のエツジ
情報が有りのときKはそのエツジ情報を採用し、エツジ
情報が無しのときには再生信号が本来有するエツジ情報
を採用し。
両方のエツジ情報を合成した信号情報をもとに−6=
して得た。エツジ制御位相検波器8の受信信号ダA1に
は9位相情報の欠落が々いようにすることを可能にした
。
は9位相情報の欠落が々いようにすることを可能にした
。
(実施例)
第1図は2本発明回路の一実施例を示すブロック図で、
1は前置信号処理回路、 8.9.]0゜11及び12
は何れも第5図の従来回路で用いた記号と同一のもので
ある。第2図は、第1図に示した前置信号処理回路1の
具体的構成を示すブロック図で、2は原受信信号のエツ
ジ情報EAを検出するための第1エツジ検出回路、3は
’M’Mカウンター12から得られて、原受信信号に比
較して1時間だけ位相遅れを有する再生信号χBのエツ
ジ情報EB k検出するための第2エツジ検出回路、4
は、第1エツジ検出回路のエツジ情報EAを1ビット遅
延させたエツジ情報EDを得る手段としての遅延回路、
5は’M’Mカウンター12から得られる再生クロック
と原受信信号、c(A2の供給を受けて第1エツジ検出
回路2のエツジ情報の有りのときにセレクタ回路6に対
して前記エツジ情報EDを出力するように動作するセレ
クタ制御回路である。
1は前置信号処理回路、 8.9.]0゜11及び12
は何れも第5図の従来回路で用いた記号と同一のもので
ある。第2図は、第1図に示した前置信号処理回路1の
具体的構成を示すブロック図で、2は原受信信号のエツ
ジ情報EAを検出するための第1エツジ検出回路、3は
’M’Mカウンター12から得られて、原受信信号に比
較して1時間だけ位相遅れを有する再生信号χBのエツ
ジ情報EB k検出するための第2エツジ検出回路、4
は、第1エツジ検出回路のエツジ情報EAを1ビット遅
延させたエツジ情報EDを得る手段としての遅延回路、
5は’M’Mカウンター12から得られる再生クロック
と原受信信号、c(A2の供給を受けて第1エツジ検出
回路2のエツジ情報の有りのときにセレクタ回路6に対
して前記エツジ情報EDを出力するように動作するセレ
クタ制御回路である。
2のエツジ情報が無しのときEB を出力するよう5が
6に対し指示を与える。7はエツジ情報のED11!:
EBの合成エツジ情報ESからエツジ制御位相検波器8
への供給信号(受信信号)JZ’Alを得る手段として
のトグル回路でろる。
6に対し指示を与える。7はエツジ情報のED11!:
EBの合成エツジ情報ESからエツジ制御位相検波器8
への供給信号(受信信号)JZ’Alを得る手段として
のトグル回路でろる。
第3図は、第1図及び第2図の実施例についてその動作
を説明するためのタイミングチャートを例示したもので
ある。
を説明するためのタイミングチャートを例示したもので
ある。
前置信号処理回路1の基本機能は、到来する原受信信号
1h2にもとにして、新たな受信信号1hzk作り、こ
の96Al’fr:エツジ制御位相検波器8に供給する
点にある。このlhlは1位相同期回路のもつ2つの機
能すなわち瞬時位相差に対する応答と MJ波数差の時
間平均に対する応答のうち、瞬時位相差に対する応答の
みが起動される鼓形である。
1h2にもとにして、新たな受信信号1hzk作り、こ
の96Al’fr:エツジ制御位相検波器8に供給する
点にある。このlhlは1位相同期回路のもつ2つの機
能すなわち瞬時位相差に対する応答と MJ波数差の時
間平均に対する応答のうち、瞬時位相差に対する応答の
みが起動される鼓形である。
前置信号処理回路1を示す第2図の構成に基づきその動
作を述べる。
作を述べる。
先ず、到来する原受信信号ダA2ヲ除きその他のCK、
ダB 、 256・CK、16・CKは、第1図のエソ
、ジ制御位相検波器8以降における後段の回路から供給
される信号情報である。
ダB 、 256・CK、16・CKは、第1図のエソ
、ジ制御位相検波器8以降における後段の回路から供給
される信号情報である。
第2図の例では、第1エツジ検出回路2及び第2エツジ
検出回路3のクロック周波数は基準発振器9から256
・CKに選定しである。また。
検出回路3のクロック周波数は基準発振器9から256
・CKに選定しである。また。
遅延回路4では16・CK K選定しである。
原受信信号りA2が第3図に示されるような場合、前述
のように再生信号IBがこのダA2に比較して例えば1
時間だけ位相遅れを有するようにした。
のように再生信号IBがこのダA2に比較して例えば1
時間だけ位相遅れを有するようにした。
本発明では96A2の符号パターンがもつ各位相情報が
そのまま継承されると同時に、同一符号の連続により欠
落した位相情報を再生信号のエツジ情報で補光した受信
信号ダA1を新たに作るのが目的であるから、その作成
手順全以下に説明する。
そのまま継承されると同時に、同一符号の連続により欠
落した位相情報を再生信号のエツジ情報で補光した受信
信号ダA1を新たに作るのが目的であるから、その作成
手順全以下に説明する。
原受信信号ダA2が第1エツジ検出回路2に入力される
と、エツジ情報EAが検出されるが。
と、エツジ情報EAが検出されるが。
このEAは1ビット遅延回路4に供給されてエツジ情報
Eo k得るようになっている。この場合、セレクタ副
側1ロ路5では、原受信信号ダA2がもっているエツジ
情報(EAに相当する)が有るか、又は無いかに96B
のエツジ情報EBが発生した時刻の前後の例えば百の時
間中監視する。
Eo k得るようになっている。この場合、セレクタ副
側1ロ路5では、原受信信号ダA2がもっているエツジ
情報(EAに相当する)が有るか、又は無いかに96B
のエツジ情報EBが発生した時刻の前後の例えば百の時
間中監視する。
EAが有ると5が判断した際には、セレクタ回路6に対
してEDを受信するよう指示を与える。セレクタ制御回
W55は、引続き監視を行い。
してEDを受信するよう指示を与える。セレクタ制御回
W55は、引続き監視を行い。
エツジ情報が無いときに、再生信号IBのエツジ情報E
Bが第2エツジ検出回路3から得られるようになってい
るので、セレクタ制御回路5がセレクタ回路6に対して
EB fr大入力るよう指示を与える。
Bが第2エツジ検出回路3から得られるようになってい
るので、セレクタ制御回路5がセレクタ回路6に対して
EB fr大入力るよう指示を与える。
このようにして得られたエツジ情報のEB及びEDはセ
レクタ回路6において合成されてエツジ情報Es を得
ることができる。このESは。
レクタ回路6において合成されてエツジ情報Es を得
ることができる。このESは。
トグル回路7において各位相情報毎にそれぞれの位相情
報により起動されることになるから。
報により起動されることになるから。
7の出力側には、原受信信号ダA2 の谷位相情報を継
承すると同時に、同一符号の連続受信により欠落した位
相情報を再生信号の位相情報で補充した受信信号りA1
(エツジ制御位相検波器8の入力信号に相当する)を得
ることができる。
承すると同時に、同一符号の連続受信により欠落した位
相情報を再生信号の位相情報で補充した受信信号りA1
(エツジ制御位相検波器8の入力信号に相当する)を得
ることができる。
この場合、工、/′)制御位相検波器8から増幅器を介
して得られるOA (第1図及び第3図参照)と再生信
号XBとは、排他論理和回路に入力されてカウント・イ
ネーブル信号(ENA)i得相差に対する応答のみが行
われるわけである。
して得られるOA (第1図及び第3図参照)と再生信
号XBとは、排他論理和回路に入力されてカウント・イ
ネーブル信号(ENA)i得相差に対する応答のみが行
われるわけである。
なお、第4図は、第2図のブロック図についてさらに実
現の谷易な実施態様の具体的構成図を示し、熟練者であ
れば容易にその動作書を理解できると思われるのでその
詳細説明を省略する。
現の谷易な実施態様の具体的構成図を示し、熟練者であ
れば容易にその動作書を理解できると思われるのでその
詳細説明を省略する。
以上のように2本発明の回路では、原受信信号zA2の
位相情報(エツジ情報)を完全に継承すると同時に+O
A2における同一符号の連続する受信状態に、6つでも
その欠落した位相情報(エツジ情報)を再生信号χBの
位相情報により補充した新たな受信信号yAlを使用し
ているので1本来の機能である原受信信号りA2の位相
にのみ追随することになる。
位相情報(エツジ情報)を完全に継承すると同時に+O
A2における同一符号の連続する受信状態に、6つでも
その欠落した位相情報(エツジ情報)を再生信号χBの
位相情報により補充した新たな受信信号yAlを使用し
ているので1本来の機能である原受信信号りA2の位相
にのみ追随することになる。
(発明の効果)
このように本発明回路ではzA2の位相にのみ追随した
位相制御が行われるから、その安定性自体、〆A2の信
号パターンに全く依存しない優れた特長ケ有し、従って
高安定・高精度であるから、デジタル移動通信、デジタ
ル衛星通信などのように良好な回線品質が期待しにくい
場合に適用してその効果は甚大なるものがろる。といえ
る。
位相制御が行われるから、その安定性自体、〆A2の信
号パターンに全く依存しない優れた特長ケ有し、従って
高安定・高精度であるから、デジタル移動通信、デジタ
ル衛星通信などのように良好な回線品質が期待しにくい
場合に適用してその効果は甚大なるものがろる。といえ
る。
第1図は本発明回路の一実施例のブロック図。
第2図は前置信号処理回路を具体的に構成した態様を示
すブロック図、第3図は本発明回路の動作を説明するた
めのタイミングチャート、第4図は前置信号処理回路を
実現し易い態様で示した構成図、第5図、第6図はいず
れも従来回路を説明するためのブロック図及びタイミン
グチャートである。 1・・・前置信号処理回路、2・・・第1エツジ検出回
路、3・・・第2エツジ検出回路、4・・・遅延回路。
すブロック図、第3図は本発明回路の動作を説明するた
めのタイミングチャート、第4図は前置信号処理回路を
実現し易い態様で示した構成図、第5図、第6図はいず
れも従来回路を説明するためのブロック図及びタイミン
グチャートである。 1・・・前置信号処理回路、2・・・第1エツジ検出回
路、3・・・第2エツジ検出回路、4・・・遅延回路。
Claims (1)
- 受信信号のデータ列に若干の位相差を伴って追随する再
生信号を発生させ、該受信信号及び再生信号の両者をエ
ッジ制御位相検波器に供給し、該エッジ制御位相検波器
からの出力情報と該再生信号の両者から得られるカウン
ト・イネーブル信号により該再生信号の位相を受信信号
の位相に一致させるように動作する位相同期回路におい
て、該位相同期回路の前段に前置信号処理回路を設け、
該前置信号処理回路には、到来する原受信信号のエッジ
情報を検出する第1エッジ検出回路と、該再生信号のエ
ッジ情報を検出する第2エッジ検出回路のほか、該第1
エッジ検出回路から得られるエッジ情報をもとにして、
該エッジ制御位相検波器に供給される受信信号の1ビッ
トに相当する時間Tだけ遅延させたエッジ情報を得る手
段と、該第2エッジ検出回路から得られるエッジ情報の
発生した時刻の前後の特定時間中、該第1エッジ検出回
路から得られるエッジ情報を監視するセレクタ制御回路
とを有し、該監視を行つている間に該第1エッジ検出回
路のエッジ情報が発生していた際には、該セレクタ制御
回路が前記時間Tだけ遅延させたエッジ情報を選択する
ようにセレクタ回路を制御し、また、該監視を行つてい
る間に該第1エッジ検出回路のエッジ情報が発生してい
ない際には、該第2エッジ検出回路のエッジ情報を選択
するように該セレクタ回路を制御してそれぞれの選択に
より得られたエッジ情報を合成して新たな受信信号を得
る手段により該エッジ制御位相検波器の受信信号が原受
信信号のもつ符号パターンの各位相情報を完全に継承す
ると同時に、原受信信号において同一符号が連続して受
信されたために生じた位相情報の欠落を該再生信号の位
相情報により補完したことを特徴とする位相同期回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60175338A JPS6236937A (ja) | 1985-08-09 | 1985-08-09 | 位相同期回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60175338A JPS6236937A (ja) | 1985-08-09 | 1985-08-09 | 位相同期回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6236937A true JPS6236937A (ja) | 1987-02-17 |
Family
ID=15994314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60175338A Pending JPS6236937A (ja) | 1985-08-09 | 1985-08-09 | 位相同期回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6236937A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6314151B1 (en) | 1997-10-08 | 2001-11-06 | Nec Corporation | Phase comparator operable at half frequency of input signal |
-
1985
- 1985-08-09 JP JP60175338A patent/JPS6236937A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6314151B1 (en) | 1997-10-08 | 2001-11-06 | Nec Corporation | Phase comparator operable at half frequency of input signal |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960702233A (ko) | 다중 위상 동기 클럭 복원 회로(a multiple phase-lock-loop clock recovery circuit) | |
US6249160B1 (en) | Clock reproduction and identification apparatus | |
JPS6236937A (ja) | 位相同期回路 | |
JPS5957530A (ja) | 位相同期回路 | |
JP2503546B2 (ja) | 搬送色信号の周波数低域変換装置 | |
JP3001836B2 (ja) | ディジタル位相同期回路 | |
JPH04316234A (ja) | クロック切替回路 | |
KR950007305B1 (ko) | 디지탈 위상동기루프(pll)회로 및 그 방법 | |
JP2972590B2 (ja) | クロック切替回路 | |
JPH0964732A (ja) | 同期クロック生成回路 | |
KR0121155Y1 (ko) | 망 동기장치의 신호 불연속 방지회로 | |
JP2776334B2 (ja) | 位相同期回路 | |
JP3062179B1 (ja) | 冗長系クロック位相調整回路 | |
JPH0884074A (ja) | Pll回路 | |
JPH04265016A (ja) | Pll回路 | |
JP3518503B2 (ja) | クロック供給装置 | |
JP2805606B2 (ja) | ディジタル信号再生装置 | |
JP2725530B2 (ja) | クロック供給方式 | |
JP2918943B2 (ja) | 位相同期回路 | |
JPS6141243A (ja) | クロツク異常検出装置 | |
JPS60190024A (ja) | デイジタル位相同期回路 | |
JP2611246B2 (ja) | 無瞬断同期切替装置 | |
JPH11205101A (ja) | 位相追従装置 | |
JP2716294B2 (ja) | 系切り替え方式 | |
JP2874632B2 (ja) | クロック切替回路 |