JPS6235772A - 画像読取装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ファクシミリあるいはスキャナ装置等の、原
稿を走査する画像読取装置に関し、特にＣＣＤ等の固体
イメージセンサを用いた画像読取装置に関する。

従来の技術 ＣＣＤ等の固体イメージセンサを用いた画像読取装置を
構成する場合、１画素毎の７エーデイング補正（例えば
、特開昭５９−２２６５５８号公報など）やディジタル
画信号処理による走査線密度変換（例えば、特願昭５９
ｉ０５２９１号公報など）等が実現されている。以下第
３図を用いて従来の１面像読取装置について説明する。

１は白基準板、２は原稿、３は白基準板１あるいは原稿
２の表面を照射する光源、４は光源３から発して白基準
板１あるいは原稿２の表面で反射された光を集光するレ
ンズ、５は白基準板１あるいは原稿２を走査して画信号
を得る固体イメージセンサ、６は固体イメージセンサ５
から出力される画信号を適当な振幅に増幅する増幅器、
７はアナログ画信号をディジタル画信号に変換するＡ／
Ｄ変換器、８は白基準板１を走査して得た画信号のうち
１主走査線分の画信号を記憶するＲＡＭ。

９はＲＡＭ８に記憶された画信号に基づいてシェーディ
ング補正係数を算出するためのＲＯＭ、１０はＡ／Ｄ変
換器７から出力されるディジタル画信号とＲＯＭ　９か
ら出力されるシェーディング補正係数を乗算する乗算回
路、１１はディジタル画信号処理により走査線密度を切
替える走査線密度変換回路、１２は原稿２を走査して得
た画信号の外部機器又はメモリへの出力範囲を制御する
領域制御回路である。

上記構成に・おいて、その動作を以下に説明する。

まず、原稿２の走査に先立って白基準板１を走査する。

その時に得られる画信号は、光源３の光量ムラ、レンズ
４の光量分布の不均一性、固体イメージセンサ５の受光
素子間の感度の不均一性等によるシェーディング歪を含
んでいる。この画信号の１主走査分をＲＡＭ８に記憶す
る。なお副走査移動は、図示されていない副走査送り手
段によって行なわれる。

次に原稿２を走査し、原稿２に対応したディジタル画信
号がＡ／Ｄ変換器７から出力される。この時ディジタル
画信硲と同期して、ＲＡＭ８に記憶された対応するアド
レスのディジタル画信号が読み出される。このＲＡ　Ｍ
　８から出力されたディジタル画信号をアドレスとして
、ＲＯＭ９から次式を満足する補正係数Ｆを出力する。

ｆｘＦ／２Ｎ一定数 ここでｆは原稿２に対応したディジタル画信号の値、Ｎ
は量子化ピット数である。このようにして算出される画
素毎の補正係数とディジタル画信号との乗算を、乗算回
路１０で実行し、シェーディング歪を補正する。

乗算回路ｌＯから出力されるディジタル画信号は、レン
ズ４で決定される走査線密度に対応したディジタル画信
号となっているが、画質を著しく低下させず、しかもレ
ンズ４を変更することなく走査線密度を変更したい場合
がある。そこで、複数画素の画信号の加算平均値を算出
し、その値を該複数画素の領域の画信号とみなすことに
より、走査線密度を変換する方法が提案されている。す
なわち、走査線密度を乏にする場合には、主走査方向（
（２画素、副走査方向に２ライン、合計４画素の画信号
の加算平均を算出する。このような、ディジタル画信号
処理による走査線密度の切替を、走査線密度変換回路１
１で行なう。

さらに、画信号の出力領域を制御したい場合がある。そ
こで、副走査方向の領域制御は副走査送り手段で行なう
。主走査方向の領域制御は、画信号の出力開始アドレス
を設定する手段と、出力する画素数を設定する手段を具
備することによって行ない、通常カウンタによって実現
される。このような主走査方向の領域制御を、領域制御
回路１２で行なう。

発明が解決しようとする問題点 ところで、上記構成の画像読取装置では、広範囲な読取
可能領域を確保する、あるいは画像情報の解像度を上げ
る等の目的のために、入手できる範囲で受光素子数の最
も多い固体イメージセンサが用いられることが多い。し
かし、受光素子数が増加すると、受光素子１個当りの受
光面積が減少する。例えば、５０００個の受光素子を持
つ固体イメージセンサの受光素子１個当りの受光面積は
、約２５００個の受光素子を持つ固体イメージセンサの
受光素子１個当りの受光面積の約２８％である。

したがって、受光感度が低下するために、画信号のＳ／
Ｎ比が低下してしまう。また、受光素子数の増加に伴な
い、あるいは受光素子１個当りの受光面積を減少させな
いように、固体イメージセンサのチンプサイズを大きく
すると、周辺部のシェーディング歪が大きくなり補正精
度が低下してしまう。このように、固体イメージセンサ
の受光素子数を多くするだけでは所期の目的は実現され
ず、特に、例えば２５６階調のように多階調で画信号処
理を行なう場合には、かえって画質が低下してし捷うと
いう欠点があった。

本発明は従来技術の以上のような問題を解決するもので
、受光素子１個当りの受光面積が減少しても画質が低下
しない画像読取装置を提供することを目的としている。

問題点を解決するだめの手段 本発明は上記問題点を解決するだめ、アナログ画信号と
シェーディング補正係数との乗算を算出する乗算器と、
アナログ画信号を一定時間保持するサンプルホールド回
路と、ゲイン値とオフセット値を自由に設定できる増幅
器と、ディジタル画信号の加算平均値を算出する加算平
均回路と、ディジタル画信号処理により解像度を補正す
る解像度補正回路とにより、上記目的を達成するもので
ある。

作用 本発明は上記構成により、画信号のＳ／Ｎ比と解像度を
向上させ、さらに画像濃度の変化量を拡大することによ
り、画質が向上するようにしたものである。

実施例 以下、図面を参照しながら本発明の実施例について説明
する。

第１図は本発明の一実施例における画像読取装置のブロ
ック結線図である。

第１図において、１は白基準板、２は原稿、３は光源、
４はレンズ、５は固体イメージ七／す、６は増幅器、７
ばＡ／Ｄ変換器、８はＲＡＭ、１１は走査線密度変換回
路、１２は領域制御回路であり、これらは副走査送り手
段も含めて第３図の構成と同一のものである。１３は増
幅４６で適当な振幅に増幅されたアナログ画信号を一定
時間保持するサンプルホールド回路、１４はサンプルホ
ールド回路１３により保持されたアナログ画信号とアナ
ログ値のシェーディング補正係数を乗算する乗算器、１
５は乗算器１４から出力されるアナログ画信号を指定さ
れたゲイン値とオフセット値により増幅する増幅器、１
６はＡ／Ｄ変換された画信号の加算平均値を算出する加
算平均回路、１７は白基準板１を走査するときには一定
値を算出して原稿２を走査するときにはＲＡＭ８に記憶
された画信号に基づいてシェーディング補正係数を算出
するためのＲＯＭ、１８はＲＯＭ１７により算出された
シェーディング補正係数をアナログ値に変換するＤ／Ａ
変換器、１９はＣＰＵ等により指定される増幅器１５の
ゲイン値をディジタル値からアナログ値に変換するＤ／
Ａ変換器、２０はＣＰＵ等により指定される増幅器１５
のオフセット値をディジタル値からアナログ値に変換す
るＤ／Ａ変換器、２１はディ２タル画り′号処理により
解像度を補正する解像度補正回路である。

上記構成において、以下その動作を説明する。

マス、固体イメージセンサ５により光電変換され、増幅
器６により適当な振幅に増幅されたアナログ画信号は、
レンズ４で決定される走査線密度に対応するサンプリン
グクロックに従がって、サンプルホールド回路１３でサ
ンプルホールドされる。

さて、原稿２の走査に先立ち白基準板１を走査するとき
には、ＲＯＭ９は、Ｄ／Ａ変換器１７でアナログ信号に
変換して乗算器１４に入力すれば、乗算器１４の入出力
画信号が等しくなるような一定値を出力する。増幅器１
５にも、入出力信号が等しくなるようなゲイン値とオフ
セット値が、Ｄ／Ａ変換器１９及びＤ／Ａ変換器２０を
介してＣＰＵ等から設定されている。このように、乗算
器１４及び増幅器１５で何ら処理を施こされていないア
ナログ画信号は、Ａ／Ｄ変換器７でディジタル画信号に
変換され、加算平均回路１６で予め定められた主走査数
分の加算平均が各画素位置毎に算出される。画信号に加
算平均処理を施こすと、ノイズ成分が互いに打ち消され
るために、画信号のＳ／Ｎ比が向上する。こうして得ら
れた画信号はシェーディング歪を含むが、Ｓ／Ｎ比の良
好なディジタル画信号である。この両信号の１主走倉分
をＲＡ、　Ｍ　８に記憶する。

次に原稿２を走査し、原稿２に対応したアナログ画信号
がサンプルホールド回路１３から出力される。この時、
サンプルホールド回路１３のサンプリングクロックと同
期して、ＲＡＭ８に記憶された対応するアドレスのディ
ジタル画信号が読み出される。このＲＡＭ８から出力さ
れたディジタル画信号をアドレスとして、ＲＯＭ９から
次式を満たす補正係数Ｇのディジタル値を出力する。

、９ｘＱ＝定数 ここでｇは原稿２に対応したアナログ画信号の値である
。このようにして算出される画素毎の補正係数をＤ／Ａ
変換器１８でアナログ値に変換し、乗算器１４でアナロ
グ画信号と乗算して、シェーディング歪を補正する。

ところで、原稿２が濃度変化の小さい画像であると、再
生画像も濃度変化が小さく見づらい画像になってしまう
。そこで、見やすい再生画像を得るために増幅器１５で
、原稿画像の持つ濃度変化を大きくする。つまり、走査
する原稿濃度に合わせてＣＰＵ等によって指定されるデ
ィジタル値のゲイン値とオフセット値を、Ｄ／Ａ変換器
１９及びＤ／Ａ変換器２０で各々アナログ値に変換して
、増幅器１５に与える。増幅器１５は、このゲイン値と
オフセット値に基づいて乗算器１４から出力されるアナ
ログ画信号を増幅する。ここで、増幅器１５の出力電圧
が、Ａ／Ｄ変換器７０基準電圧を超えないようにしなけ
ればならない。このようにして増幅器１５で増幅された
アナログ画信号は、白基準板ｌを走査して得たアナログ
画信号と同様に、Ａ／Ｄ変換器７でディジタル信号に変
換され、Ｓ／Ｎ比を向上させるために加算平均回路１６
で予め定められた主走査数分の加算平均が各画素位置毎
に算出される。ここで、加算平均演算によりＳ／Ｎ比を
向上させるためには、同じ場所を予め定められた回数走
査することが必要であるが、副走査送り手段を制御する
ことにより実現できる。

次に解像度の補正を行なう。解像度補正回路２１の詳細
ブロック結線図を第２図に示す。

第２図において、２２．２３．２４は各々１主走査分の
ディジタル画信号を記憶するＲＡＭである。

２５．２６．２７は各々ＲＡＭ２２．２３．２４から読
出したディジタル画信号の出力光を決定するセレクタ２
８〜３６は各々ディジタル画信号を１画素ずつ遅延する
ラッチ、３７はラッチ２８．２９．３０．３１１３３．
３４．３５．３６の出力の加算平均を算出する加算平均
器、３８はラッチ３２の出力から加算平均器３７の出力
を減算する減算器、３９は適当な数値ｋを設定するディ
ップスイッチ、４０は減算器３８の出力とディップスイ
ッチ３９の設定値にとの乗算を算出する乗算器、４１は
ラッチ３２の出力から乗算器４０の出力を減算する減算
器である。

上記構成において、加算平均回路１６から出力されたデ
ィジタル画信号は、ｌ主走査毎に一定順序で切り替えら
れるＲＡＭ２２．２３．２４に記憶される。したがって
３個のＲＡＭの内、１個のＲＡＭは書き込み中となる。

今、ＲＡＭ２２が書き込み中であると仮定する。ＲＡＭ
２３．２４から読み出したディジタル画信号と加算平均
回路３７から出力されるディジタル画信号をラッチ２８
〜３６でラッチすることにより、３×３画素のマトリッ
クスを作ることができる。ここで、ラッチ３２の出力が
中心画素となる様に、セレクタ２６．２７を制御する。

ＲＡＭ２３あるいはＲＡＭ２４が書き込み中となる場合
においても同様である。加算平均器３７で周辺８画素の
ディジタル画信号の加算平均値Ｂを算出し、減算器３８
でラッチ３２の出力、すなわちマトリックスの中心画素
のディジタル画信号の値Ａから減算する。次に、ディッ
プスイッチ３９に設定した値にと減算器３８の出力（Ａ
−Ｂ）との乗算を、乗算器４０で算出し、さらに減算器
４１で次式で示される値Ｘを算出し、このＸを中心画素
のディジ多ル画信号の値とする。

Ｘ＝Ａ−ｋ（Ａ−Ｂ） ｋの値を調整することにより、解像度補正の補正量を調
整することができる。

以上のようにして解像度補正されたディジタル画信号は
、従来のものと同様に、走査線密度変換回路１１により
、ディジタル画信号処理による走査線密度変換処理を施
こされ、領域制御回路１２により、外部機器あるいはメ
モリへの出力領域を決定される。

以上本実施例によれば、】画素毎のシェーディング補正
が高精度で行なえ、ゲイン値とオフセット値を自由に設
定できる増幅器により原稿画像の濃度変化を大きくする
ことができ、加算平均演算により画信号のＳ／Ｎ比が向
上し、さらに解像度補正回路によりシャープな画像を得
ることができるので、良好な画像品質が得られる。

発明の効果 以上のように本発明は、１画素毎のシェーディング補正
手段と、ゲイン値とオフセット値が自由に設定できる増
幅器と、解像度補正回路と、両信号のＳ／Ｎ比を向上さ
せる加算平均回路と、画信号を確定するサンプルホール
ド回路とを設けることにより、固体イメージセンサの受
光素子１個当りの受光面積が減少しても画質の低下しな
い画像読取装置を提供することができ、その効果は太き
い。

【図面の簡単な説明】

第１図は本発明の一実施例における画像読取装置のブロ
ック結線図、第２図は第１図中解像度補正回路の詳細ブ
ロック結線図、第３図は従来技術における画像読取装置
のブＯｙり結線図である。 １・・・白基準板、５・・・固体イメージセンサ、７・
・・Ａ／Ｄ変換器、８・”ＲＡＭ、９・・・ＲＯＭ、Ｉ
　Ｏ−乗算回路、１３・・・サンプルホールド回路、１
４・・・乗算器、１５・・・増幅器、１６・・・加算平
均回路、１７・・・ＲＯＭ、２１・・・解像度補正回路
。

Claims (1)

【特許請求の範囲】
1. 白基準板と、前記白基準板および原稿を照射する光源と
   、前記白基準板または原稿を走査して画信号を出力する
   固体イメージセンサと、前記固体イメージセンサから出
   力される画信号を一定時間保持するサンプルホールド回
   路と、ゲイン値とオフセット値に応じて画信号を増幅す
   る増幅器と、前記白基準板の走査期間中に前記固体イメ
   ージセンサから出力される画信号を記憶する記憶手段と
   、前記記憶手段の記憶内容に基づき原稿の走査期間中に
   前記固体イメージセンサから出力される画信号と同期し
   てシェーディング補正係数を算出する第１演算手段と、
   原稿の走査期間中に前記固体イメージセンサから出力さ
   れる画信号と前記第１演算手段で算出されるシェーディ
   ング補正係数を用いて特定の演算を行なうことによりシ
   ェーディング歪を補正する第２演算手段と、前記固体イ
   メージセンサから出力される画信号の予め定められた主
   走査線分の各画素位置毎の加算平均演算を行なう第３演
   算手段と、前記第３演算手段から出力される画信号を３
   ×３画素の走査窓で再走査する手段と、前記走査窓内の
   各画素に重み付け演算を行なう第４演算手段を具備する
   ことを特徴とする画像読取装置。