JPS63292870A - 原稿読取り装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は原稿読取り装置に関し、より詳細には画像を電
気的に読み取るイメージスキャナ、デジタル複写機、フ
ァクシミリ等に適用し得る原稿読取り装置に関するもの
である。

（従来技術） 原稿を照明光源にて照明し、その反射光または透過光を
レンズ、ミラー等の光学系により受光素子（ＣＯＤ）の
受光面上に結像し、さらに受光素子を電気的に走査する
ことにより原稿の光学像を電気的に画像信号に変換する
ようにしたイメージスキャナが知られている。このよう
なイメージスキャナにおいては、該イメージスキャナの
照明むらおよびＣＣＤ等の各素子間の感度のばらつきに
より一様濃度の原稿を読み取っても一様な読取りデータ
とならず、正しい画像データは得られない。

このような欠点、特に照明系のむらを補正するために反
射板やランプ配置あるいは遮蔽板等を用いて均一な照明
分布を得るようにしたものがある。

この方法では照明系は補正できるがＣＯＤ等の感度むら
は補正できず、上記したと同じ問題を発生し且つまた経
時変化等にも対応できない。

このような欠点を除去するために、従来装置においては
電気的シェーディング補正が使用されている。以下に従
来のイメージスキャナの代表的な処理回路について説明
する。第５図は一般的なイメージスキャナのアナログ処
理回路を示す０図において、ＣＣＤ１の受光面に結像さ
れた原稿の光学像はＣＧＤＩによって読み取られる。Ｃ
ＧＤＩには転送およびシフトのためのタイミングパルス
が付与されることにより、読み取られた画像信号出力Ｏ
８および暗出力ＤＯＳはが出力される。これらの出力Ｏ
８およびＤＯ３はバッファ２によって差動増幅されるこ
とにより、Ｃ０ＤＩのリセットノイズ等を除去された画
像信号となる。しかしながら、この画像信号はまだパル
ス状信号であって直流オフセットを有しているため、ま
ず、スイッチＳＷＩによりゼロクランプを行う、これは
画像信号のゼロレベルを決定するもので、通常Ｃ０ＤＩ
のリセットパルスの直後のタイミングでスイッチＳＷ１
をオンすることによって行う、さらにスイッチＳＷ２と
コンデンサＣ３によってサンプルホールドを行う、これ
はＣＣＤ１の出力が画像のレベル（原稿の反射率に比例
した）を正しく示しているタイミングでのみスイッチＳ
Ｗ２をオンし、コンデンサＣｓにチャージするようにす
る。

さらに次の電界効果トランジスタ（ＦＥＴ）３はコンデ
ンサＣＳの電圧を高インピーダンスで受けるためのバッ
ファである。ＦＥＴ３のソース出力として初めてＯｖを
基準としたアナログ画像信号となる。このアナログ画像
信号は増幅段４において所定の電圧にレベル設定され、
デジタル／アナログ（Ｄ／Ａ）変換器５の基準電圧端子
ｒｆに付与される。Ｄ／Ａ変換器５のデジタル入力には
後述するシェーディング補正データ５ＤＡＴＡが付与さ
れており、出力■Ｄ＾としては Ｖ　ａａ”　Ｖ　ｏ　Ｘ　Ｓ　Ｄ　Ａ　Ｔ　Ａが付与さ
れる。

増幅段６では、ＣＣＤ１）７１；暗電流出力を補償する
ために、ＣＣＤ１のダミー画素（有効画素外の光遮蔽さ
れた画素で、暗電流成分のみを出力する）のタイミング
でのみオンする信号ＤＳを用いて暗電流成分をサンプル
ホールドし、これを画像信号Ｖｔｌ＆から差し引く処理
を行う、増幅段６の出力ＶｉｎとしてはＣＧＤＩの暗電
流成分も取り除いた真のアナログ画像信号が得られる。

一方、ＣＧＤＩが白基準板の部分を読み出しているタイ
ミングにおいてオンする信号ＷＳにより白基準出力をサ
ンプルホールドし、増幅段７と可変抵抗ＶＲによってレ
ベル調整された電圧を増幅段８を通してＶｒｅｔとして
得る。この電圧Ｖｒｅｆは画像信号のフルスケールを決
定するものである。

アナログ／デジタル（Ａ／Ｄ）変換器９では電圧Ｖ　ｒ
ｅｆを基準（フルスケール）としてＶｉｎを画像クロッ
クＶＣＬＫに同期してＡ／Ｄ変換する。このＡ／Ｄ変換
器９の出力として初めてデジタル画像信号が得られる。

このＡ／Ｄ出力は読取り専用（ＲＯＭ）１０においてデ
ータ変換を施され、ＶＤＡＴＡを得る。

次にシェーディング補正について詳述する。一般に原稿
照明系には照度むらが存在し、一様に原稿を読み取って
も一様な読取り出力とはならない。

また結像光学系もＣＯ３４乗則および開口効率といった
一様性を崩す要素を持っている。ＣＣＤ自体も各素子間
の感度ばらつきが１０％以上ある。

これら全てを考慮すると、一様な濃度の原稿を読み取っ
てもＣＯＤ出力は一様とはならず全ての画像信号に歪み
を与えることになる。

このような問題に対して、予め濃度の一様性を保証され
た原苧（白基準板等）を読み取ったデータを記憶してお
き、通常の読取りデータに対して補正を加えるようなシ
ェーディング補正が通常行われている。以下このシェー
ディング補正についての従来例を説明する。。

シェーディング補正機能を有するスキャナの場合、白基
準板を読み取り、そのデータを記憶するモード（シェー
ディングモード）と、所望のオリジナルを読み取り、上
記シェーディング補正デー夕により補正を加えながら正
しい読取りデータを出力する通常読取りモード（ノーマ
ルモード）との２つの読取りモードを有する。第７図の
シェーディング補正タイミングチャートに基づいて説明
すると、シェーディングモードではノーマルモードに先
立って白基準板を読み取る。このモードを表すためにＦ
ＳＨＤを用いる。このＦＳＨＤが高いときがシェーディ
ングモードである。この例ではＦＳＨＤの立ち下がりを
ライン同期信号ＬＳＹＮＣと同期させている。さらに、
第６図のシェーディング補正データの記憶部の回路を示
す回路図を参照しながら説明する。第７図のＦＳＨＤが
高くなると、シェーディング用ランダムアクセスメモリ
（ＲＡＭ）１）の入カゲー）Ｇｌがオン、出力ゲー）Ｇ
２がオフとなり、ＲＡＭＩＩは書込み可能状態となる。

一方、ＦＳＨＤの終了直前の１ライン間のみ画像クロッ
クを有するＷＣＬＫ信号がＲＡＭＩＩに与えられている
。つまりＦＳＨＤの終了直前の１ライン分の画像データ
ＶＤＡＴＡがＲＡＭＩＩに書き込まれることになる。と
ころで、このときのＶＤＡＴＡは白基準板読取りデータ
そのものではない、一様な濃度をもつ白基準板を読み取
っても原稿に対する照明むら、光学系の不均一性および
ＣＣＤの感度むらなどにより均一な読取りデータは得ら
れず、第８図（ａ）に示すような不均一なデータとなる
。このような読取りデータを一様なデータに修正するた
めのデータをシェーディングモードでのＶＤＡＴＡとし
て与える。

つまり第８図中）に示すようなシェーディング補正デー
タがＲＡＭＩＩに書き込まれる。ＲＡＭＩ　１のアドレ
ス側にはドツトアドレスが画像クロックに同期して与え
られるから１ライン分の全ドツト分のシェーディング補
正データがＲＡＭＩＩに記憶されることになる。この補
正データは予めＲＯＭテーブルとして作成しておき、Ｆ
ＳＨＤによってアドレスされることにより得られる。

ＦＳＨＤが立ち下がった後はノーマルモードとなる。ノ
ーマルモードではゲー）Ｇｌがオフ、そしてゲートＧ２
はオンとなり、ＲＡＭＩＩは読出しモードとなる。従っ
て、ドツトアドレスに応じてそのドツトに対するシェー
ディング補正データ５ＤＡＴＡが読み出され、第５図の
Ｄ／Ａ変換器５のディジタル入力に与えられる。前述の
ごとく、Ｄ／Ａ変換器５ではｒｆ大入力Ｖｏと５ＤＡＴ
Ａが乗算されるから出力のＶＤＡとしては上記のような
読取データの不均一性を補正された読取りデータが得ら
れることになる。アナログ画像信号Ｖ。

も５ＤＡＴＡを決定するアドレスも何れも画像クロック
ＶＣＬＫに同期して与えられるから１ドツト毎に正確に
シェーディング補正することができる。

以上に説明したシェーディング補正方法はシェーディン
グ補正なしまたは前述した機械的なシェーディング補正
に比べると著しい効果を発揮し、イメージスキャナ側の
原因による読取りデータの不均一性を補正することがで
きる。しかしながら、この方法によると以下に説明する
ような欠点を生じる。すなわち、前述したシェーディン
グ補正用の白基準板は完璧な濃度一様性を前提としてい
るが、現実には白塗装のキズの問題やゴミ付着の問題が
発生する。キズやゴミ付着は製造、組立て上達けられな
い問題である。第４図および第５図に示した従来のイメ
ージスキャナにおいてはシェーディング補正データを１
ラインの読取りデータ（ＦＳＨＤの立ち下がり直前の１
ライン）だけがら作り記憶してしまう、つまりたまたま
その１ラインにキズまたはゴミ付着があると、シェーデ
ィング補正データはそれらの読取りむらも補正すべく補
正データを作成してしまう、一般に、これらは黒っぽい
点として読み取られるから、補正データはその点を白っ
ぽくしようとする〔第９図（ａ）および（ｂ））、した
がって、ノーマルモードでの読取りデータに対して、キ
ズ、ゴミの存在をするドツト位置のデータを白っぽくし
、出力画像の白スジとして異常画像を発生する。すなわ
ち、たった１点のキズ、ゴミが１フレーム（１枚分）分
の画像に異常を与えることになる。

（目的”） 本発明は、上述した従来装置の欠点を除去すべくなされ
たもので、その目的とするところは、イメージスキャナ
により画像を読み取る場合において、イメージスキャナ
に起因する濃度ムラを完全に補正して正しい画像データ
を得ることができ且つシェーディング補正用の白基準板
のゴミ、キズ等の影響を受けない原稿読取り装置を提供
することである。

（構成） 本発明は上記の目的を達成させるため、原稿を電気的に
読み取るためのイメージセンサと、該イメージセンサに
より読み取ることが出来る位置に設置された基準反射板
と、原稿を読み取るときよりも前記基準反射板を読み取
るときの副走査方向の画素読取り幅を広くすべくなされ
た手段とからなる原稿読取り装置において、シェーディ
ング補正データ取込みモードおよび通常読取りモードを
有し、これら両モード間で副走査方向の読取り画素サイ
ズを変更すべくなされたことを特徴としたものである。

以下、本発明の一実施例に基づいて具体的に説明する。

Ｃ０Ｄ−ｔ−駆動するためにはシフトパルス（ＳＨ）、
転送りロック等が必要であるが、シフトパルス周期はＣ
ＯＤの蓄積時間を決定する。つまり、１つのシフトパル
スから次のシフトパルスまでの時間においてＣＯＤは各
画素ごとに光電流を蓄積し、さらに次のシフトパルスま
での期間で転送りロックにより画像信号が出力される。

すなわち、第２図に示すように、副走査方向のスピード
が一定の場合に、蓄積時間が副走査方向の読取り画素幅
Ｗを決定する０通常、Ｗは主走査方向の画素ピッチと同
じ値に選ぶが、本発明ではシェーディングモード時にこ
のＷを大きく選ぶようにする。このようにＷを大きくす
ることにより点状に存在することの多いゴミやキズ等の
影響を少なくするものである。主走査方向には画素サイ
ズは変わらないからＣＣＤの感度ムラ等の補正機能は同
じ精度で得られる。

本発明による原稿読取り装置を実現するシフトパルス選
択回路を第１図に基づき説明する。図において、２１お
よび２２は分周器、２３．２４は−アンド回路、２５は
オア回路、２６はインバータである０画像クロックＶＣ
ＬＫを得るための原発振出力ＯＳＣは一方で分局器２１
に入力されて１／２５６に分周され、シェーディングモ
ードを表す信号ＦＳＨＤにより前記゛のＯ２０そのもの
と分周されたもののどちらかが選択されてＶＣＬＫとな
る。ノーマルモードのときＦＳＨＤはローであ。

るから、ＶＣＬＫとしてはＯ２０そのままが選択される
。ＶＣＬＫを分周して得られるシフトパルスＳＨは画素
サイズＷが主走査方向と同じになり、所望の読取り密度
が得られるように設定される。

一方、シェーディングモード時はＦＳＨＤがハイとなる
から、ＶＣＬＫとしてはＯ２０を１／２５６に分周した
パルスが得られ、シフトパルスＳＨもノーマル時の２５
６倍の周期を存する。したがって、画素サイズＷはノー
マル時の２５６倍となる。このようにＷを大きくするこ
とによって主走査方向の精度を変えずに副走査方向に積
分効果を持たせることができる。

また、シフトパルスＳＨの周期が大幅に変化するとＣＯ
Ｄ出力電圧も比例的に変化する。したがって併せてアナ
ログ処理回路のゲインを落とすことが好ましい、このた
め、第５図の増幅段４の部分を第３図のようにすればＦ
　Ｓ　ＨＤ信号によってノーマル／シェーディング両モ
ードにおけるゲインを変更することができる。シフトパ
ルスｊｉＩｊｔ！Ｉは白基準板の幅、分周器の構成等に
より最適な値に設定すればよい。

さらに、上記説明では画像クロックＶＣＬＫそのものを
遅くしたが、シフトパルスＳＨのみを分周して画像クロ
ックＶＣＬＫは変更しなくてもよい、この場合は１シフ
トパルス周期中のドツトアドレスが複数回循環してしま
うので、第６図に示すＲＡＭのアドレスの与え方に注意
を要する。

第４図はライン同期信号ＬＳＹＮＣのみを分周してシフ
トパルスＳ　Ｈを作る実施例を示す回路図である０図中
、第１図と同一部分には同一符号を付して説明は省略す
る。

前出の第２図をさらに説明すると、Ａは１−１゜のセン
サ位置を示し、Ｂはｔ　＝　ｔｏ　＋　Ｌａｎｔのセン
サ位置を示す、Ｃは蓄積時間ｔｉ１内の読取り画素サイ
ズ（アパーチャ）である。

また、画素サイズＷを変更（長く）する方法としては、
シフトパルスで行わずに副走査方向の走査速度を早くし
ても良い、つまり、シフトパルスＳ　Ｈの周期を一定に
して速度を早くすればＷは長くすることができる。

（効果） 軟土のごとく、本発明によれば、原稿を電気的に読み取
るためのイメージセンサと、該イメージセンサにより読
み取ることが出来る位置に設置された基準反射板と、原
稿を読み取るときよりも前記基準反射板を読み取るとき
の副走査方向の画素読取り幅を広（ずべくなされた手段
とからなる原稿読取り装置において、シェーディング補
正データ取込みモードおよび通常読取りモードを有し、
これら両モード間で副走査方向の読取り画素サイズを変
更すべくなされているので、読取り画素サイズＷをシェ
ーディングモード時に大きく選ぶことができ、それによ
り点状に存在するゴミやキズ等の影響を少なくすること
ができるという効果を奏する画像読取り装置を提供する
ことができる。

【図面の簡単な説明】

第１図は本発明による原稿読取り装置を実現するパルス
選択回路を示す概略図、第２図は画素サイズと蓄積時間
を説明する説明図、第３図はアナログ処理回路のゲイン
を変更するための回路を示す概略図、第４図は本発明の
他の実施例を示す概略回路図、第５図は従来のイメージ
スキャナのアナログ処理部を示す回路図、第６図は従来
のシェーディング補正データの記憶部を示すブロック図
、第７図はシェーディング補正タイミングを示すタイミ
ングチャート、第８図（ａ）、　（ｂ）はシェーディン
グ補正データを示すグラフ、第９図（ａ）、　（ｂ）は
基準板にゴミ等の付着がある場合のシェーディング補正
データを示すグラフである。 １・・・ＣＯＤ、２１．２２・・・分周器、第１図 第２図 第３図 第４図 ＳＨＤ 第６図 第７図

Claims (3)

【特許請求の範囲】
1. （１）原稿を電気的に読み取るためのイメージセンサと
   、該イメージセンサにより読み取ることが出来る位置に
   設置された基準反射板と、原稿を読み取るときよりも前
   記基準反射板を読み取るときの副走査方向の画素読取り
   幅を広くすべくなされた手段とからなる原稿読取り装置
   において、シェーディング補正データ取込みモードおよ
   び通常読取りモードを有し、これら両モード間で副走査
   方向の読取り画素サイズを変更すべくなされたことを特
   徴とする原稿読取り装置。
2. （２）画素読取り幅を広くするために、前記イメージセ
   ンサの蓄積時間を変更すべくなされたことを特徴とする
   特許請求の範囲第（１）頂に記載の原稿読取り装置。
3. （３）画素読取り幅を広くするために、走査速度を変更
   すべくなされたことを特徴とする特許請求の範囲第（１
   ）頂に記載の原稿読取り装置。