JPS63290071A - 原稿読取り装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は原稿読取り装置に関し、より詳細には画像を電
気的に読み取るイメージスキャナ、デジタル複写機、フ
ァクシミリ等に適用し得る原稿読取り装置に関するもの
である。

（従来技術） 原稿を照明光源にて照明し、その反射光または透過光を
レンズ、ミラー等の光学系により受光素子（ＣＣＤ）の
受光面上に結像し、さらに受光素子を電気的に走査する
ことにより原稿の光学像を電気的に画像信号に変換する
ようにしたイメージスキャナが知られている。このよう
なイメージスキャナにおいては、該イメージスキャナの
照明むらおよびＣＣＤ等の各素子間の怒度のばらつきに
より一様濃度の原稿を読み取っても一様な読取りデータ
とならず、正しい画像データは得られない。

このような欠点、特に照明系のむらを補正するために反
射板やランプ配置あるいは遮蔽板等を用いて均一な照明
分布を得るようにしたものがある。

この方法では照明系は補正できるがＣＣＤ等の感度むら
は補正できず、上記したと同じ問題を発生し且つまた経
時変化等にも対応できない。

このような欠点を除去するために、従来装置においては
電気的シェーディング補正が使用されている。以下に従
来のイメージスキャナの代表的な処理回路について説明
する。第５図は一般的なイメージスキャナのアナログ処
理回路を示す。図において、ＣＣＤ１の受光面に結像さ
れた原稿の光学像はＣＣＤ１によって読み取られる。Ｃ
ＣＤ　１には転送およびシフトのためのタイミングパル
スが付与されることにより、読み取られた画像信号出力
Ｏ３および暗出力ＤＯ３はが出力される。これらの出力
Ｏ３およびＤＯ３はバッファ２によって差動増幅される
ことにより、ＣＣＤ　１のリセットノイズ等を除去され
た画像信号となる。しかしながら、この画像信号はまだ
パルス状信号であって直流オフセットを有しているため
、まず、スイッチＳＷＩによりゼロクランプを行う、こ
れは画像信号のゼロレベルを決定するもので、通常ＣＣ
Ｄ１のリセットパルスの直後のタイミングでスイッチＳ
ＷＩをオンすることによって行う。さらにスイッチＳＷ
２とコンデンサＣ３によってサンプルホールドを行う。

これはＣＣＤＩの出力が画像のレベル（原稿の反射率に
比例した）を正しく示しているタイミングでのみスイッ
チＳ　Ｗ　２をオンし、コンデンサＣ３にチャージする
ようにする。

さらに次の電界効果トランジスタ（ＦＥ’ｒ）３はコン
デンサＣ８の電圧を高インピーダンスで受けるためのバ
ッファである。ＦＥ７３のソース出力として初めて０■
を基準としたアナログ画像信号となる。このアナログ画
像信号は増幅段４において所定の電圧にレベル設定され
、デジタル／アナログ（Ｄ／Ａ）変換器５の基準電圧端
子ｒｆに付与される。Ｄ　／　Ａ　ｇ換器５のデジタル
入力には後述するシェーディング補正データ５ＤＡＴＡ
が付与されており、出力■ＤＡとしては ＶＤＡ”ＶＯＸ５ＤＡ”ｔＡ が付与される。

増幅段６では、ＣＣＤＩの暗電流出力を補償するために
、ＣＣＤ　１のダミー画素（有効画素外の光退蔽された
画素で、暗電流成分のみを出力する）のタイミングでの
みオンする信号ＤＳを用いて暗電流成分をサンプルホー
ルドし、これを画像信号ＶＤＡから差し引く処理を行う
。増幅段６の出力ＶｉｎとしてはＣＣＤ１の暗電流成分
も取り除いた真のアナログ画像信号が得られる。

一方、ＣＣＤ　１が白基準板の部分を読み出しているタ
イミングにおいてオンする信号ＷＳにより白基準出力を
サンプルホールドし、増幅段７と可変抵抗ＶＲによって
レヘル訣１整された電圧を増幅段８をｊｍシてＶｒｅｆ
　として得る。この電圧Ｖ　ｒｃｆは画像信号のフルス
ケールを決定するものである。

アナログ／デジタル（Ａ／Ｄ）変換器９では電圧Ｖ　ｒ
ｃｆを基＄（フルスケール）として■ｉｎを画像クロッ
クＶ　ＣＬ　Ｉｃに同期してＡ／Ｄ変換する。このＡ、
　／’　Ｄ変換器９の出力として初めてデジタル入力（
；ｉ号が得られる。このＡ／Ｄ出力は読取り専用（ｒ’
！ＯＭ）１０においてデータ変換を施され、■ＤＡＴＡ
を得る。

次にシェーディング補正について詳述する。一般に原稿
照明系には照度むらが存在し、一様に原稿を読み取って
も一様な読取り出力とはならない。

また結像光学系もＣＯ３４乗則および開口効率といった
一様性を崩す要素を持っている。ＣＣＤ自体も各素子間
の感度ばらつきが１０％以上ある。

これら全てを考慮すると、一様な濃度の原稿を読み取っ
てもＣＯＤ出力は一様とはならず全ての画像信号に歪み
を与えることになる。

このような問題に対して、予め濃度の一様性を保証され
た原稿（白基準板等）を読み取ったデータを記憶してお
き、通常の読取りデータに対して補正を加えるようなシ
ェーディング補正が通常行われている。以下このシェー
ディング補正についての従来例を説明する。

シェーディング補正機能を有するスキャナの場合、白基
準板を読み取り、そのデータを記憶するモード（シェー
ディングモード）と、所望のオリジナルを読み取り、上
記シェーディング補正デー夕により補正を加えながら正
しい読取りデータを出力する通常読取りモード（ノーマ
ルモード）との２つの読取りモードを有する。第７図の
シェーディング補正タイミングチャートに基づいて説明
すると、シェーディングモードではノーマルモードに先
立って白基準板を読み取る。このモードを表すためにＦ
ＳＨＤを用いる。このＦＳＨＤが高いときがシェーディ
ングモードである。この例ではＦＳＨＤの立ち下がりを
ライン同期信号ＬＳＹＮＣと同期させている。さらに、
第６図のシェーディング補正データの記憶部の回路を示
す回路図を参照しながら説明する。第７図のＦ　Ｓ　Ｈ
Ｄが高くなると、シェーディング用ランダムアクセスメ
モリ　（ＲＡＭ）１）の入力ゲートＧ１がオン、出力ゲ
ートＧ２がオフとなり、Ｒ／’、Ｍｌｌは書込み可能状
態となる。一方、ＦＳＨＤの終了直前の１ライン間のみ
画像クロックを有するＷＣＬＫ信号がＲＡＭＩＩに与え
られている°。つまりＦＳＨＤの終了直前の１ライン分
の画像データＶＤＡＴＡがＲＡＭＩＩに書き込まれるこ
とになる。ところで、このときのＶＤＡＴＡは白基準板
読取りデータそのものではない。一様な濃度をもつ白基
準板を読み取っても原稿に対する照明むら、光学系の不
均一性およびＣＣＤの感度むらなどにより均一な読取り
データは得られず、第８図（ａｌに示すような不均一な
データとなる。このような読取りデータを一様なデータ
に修正するためのデータをシェーディングモードでのＶ
ＤＡＴＡとして与える。

つまり第８図山）に示すようなシェーディング補正デー
タがＲＡＭＩＩに書き込まれる。ＲＡＭＩＩのアドレス
側にはドツトアドレスが画像クロックに同期して与えら
れるから１ライン分の全ドツト分のシェーディング補正
データがＲＡＭＩＩに記憶されることになる。この補正
データは予めＲＯＭテーブルとして作成しておき、ＦＳ
ＨＤによってアドレスされることにより得られる。

ＦＳＨＤが立ち下がった後はノーマルモードとなる。ノ
ーマルモードではゲートＧ１がオフ、そしてゲートＧ２
はオンとなり、ＲＡＭＩＩは読出しモードとなる。従っ
て、ドツトアドレスに応じてそのドツトに対するシェー
ディング補正データＳ　Ｄ　Ａ　Ｔ　Ａが読み出され、
第５図のＤ／Ａ変換器５のディジタル入力に与えられる
。前述のごとく、Ｄ／Ａ変換器５ではｒｆ大入力Ｖｏと
５ＤＡＴＡが乗算されるから出力のＶＤＡとしては上記
のような読取データの不均一性を補正された読取りデー
タが得られることになる。アナログ画像信号Ｖ。

も５ＤＡＴＡを決定するアドレスも何れも画像クロック
ＶＣＬＫに同期して与えられるから１ドツト毎に正確に
シェーディング補正することができ、乙。

以−ヒに説明したシェーディング補正方法はシェーディ
ング補正なしまたは前述した機械的なシェープ・Ｃング
補正に比べると著しい効果を発揮し、イメージスキャナ
側の原因による読取りデータの不均一性を補正すること
ができる。しかしながら、この方法によると以下に説明
するような欠点を生じる。すなわち、前述したシェーデ
ィング補正用の白基準板は完璧な濃度一様性を前提とし
ているが、現実には白塗装のキズの問題やゴミ付着の問
題が発生する。キズやゴミ付着は製造、組立て上避けら
れない問題である。第４図および第５図に示した従来の
イメージスキャナにおいてはシェーディング補正データ
を１ラインの読取りデータ（Ｆ　Ｓ　ＨＤの立ち下がり
直前の１ライン）だけから作り記憶してしまう。つまり
たまたまその１ラインに；トズまたはゴミ付着があると
、シェーディング補正データはそれらの読取りむらも補
正すべく補正データを作成してしまう。一般に、これら
は黒っぽい点として読み取られるから、補正データはそ
の点を白っぽくしようとする〔第９図（８１および（ｂ
）〕。したがって、ノーマルモードでの読取りデータに
対して、キズ、ゴミの存在をするドツト位置のデータを
白つぼ（し、出力画像の白スジとして異常画像を発生す
る。すなわち、たった１点のキス、ゴミが１フレーム（
１枚分）分の画像に異常を与えることになる。

（目的） 本発明は、上述した従来装置の欠点を除去すべ（なされ
たもので、その目的とするところは、・イメージスキャ
ナにより画像を読み取る場合において、イメージスキャ
ナに起因する濃度ムラを完全に補正して正しい画像デー
タを得ることができ且つシェーディング補正用の白基準
板のゴミ、キズ等の影響を受けない原稿読取り装置を提
供することである。

（効果） 本発明は上記の目的を達成させるため、原稿を電気的に
読み取るためのイメージセンサと、該イメージセンサに
より読み取ることが出来る位置に設置された基準反射板
と、該基準反射板を読み取ったデータから原稿読取りデ
ータを補正するためのシェーディング補正データを作成
するための処理回路と、前記シェーディング補正データ
を記憶するための記憶手段と、副走査方向に位置する複
数のシェーディング補正データの最小値以上、平均値以
下の値をシェーディング補正データとする手段とからな
ることを特徴としたものである。

以下、本発明の一実施例に基づいて具体的に説明する。

第１図は本発明の画像読取り装置の一実施例によるシェ
ーディング補正データの記憶部の回路構成を示すブロッ
ク図である。図において、２１〜２４は５Ｎ７４２４４
等で構成される８ビツトの３ステートバッファ、２５は
５Ｎ７４３７４等により構成されるラッチ、２６および
２７はトグル結合されたＲＡＭ、２８は５Ｎ７４２８３
等を組み合わせて構成されろ加ｙ器、２９はフリップフ
ロップである。このような構成において、トグル結合さ
れたＲＡＭ２６．２７はシェーディング補正データを記
憶するために、Ｖ　Ｄ　Ａ　ＴＡとして得られるシェー
ディング補正データを１ライン前のデータと常に力１）
１′ｇｔシながら記憶してい（。図において、バッファ
２１〜２４はＧ端子がハイのときバスがオンになるもの
として示されている。

シェーディングモードを表すＦ　Ｓ　ＨＤ信号がハイに
なると、ライン同期信号Ｌ　Ｓ　Ｙ　Ｎ　Ｃが来る度に
バッファ２１〜２４およびＲＡＭ２６．２７が交互にモ
ードを変化していく。このモード切り換えはＬＳＹＮＣ
を分周するフリップフロップ２９によって行う０例えば
、ＦＳＨＤがハイ、フリップフロップ２９のＱがハイで
かつ石がローであるとき、バッファ２２および２３がオ
ン、バッファ２１および２４がオフ、そしてＲＡＭ２６
が続出しモード（Ｒ）　、ＲＡＭ２７が書込みモード（
Ｗ）と設定される。このとき、ＲＡＭ２６から読み出し
た１ライン前のデータはバッファ２３を経由して加算器
２８の一方に与えられる。この場合に加算器２８の他方
には補正データＶＤＡＴＡが到来している。ＲＡＭ２６
からのデータとＶＤＡＴＡは共に８ビツトとすると、加
算結果はキャリーも含めて９ビツト得られる。その上位
８ビツトを採用して加算結果とする。この加算結果はバ
ッファ２２を経由してＲＡＭ２７に書き込まれる。次の
ＬＳＹＮＣが到来するとフリップフロップ２９は反転し
、モードが切り替わってＲＡＭ２７から読み出したデー
タとＶＤＡＴＡが加算されてＲＡ　Ｍ２６に書き込まれ
る。このようにＲＡＭ２６と２７が交互に加算結果を記
憶していく。Ｆ　Ｓ　ＨＤがローになってノーマルモー
ドになると、バッファ２１．２２はオフとなり、フリッ
プフロップ２９はクリアされるからバッファ２４のみが
オンとなりＲＡＭ２７が続出しモードとなる。ＲＡＭ２
７の最終の補正データ５ｎ（ｎは加算回数）はバッファ
２４とラッチ２５を経由して５ＤＡＴＡとして出力され
、前述したようにアナログ画像信号に対する補正が行わ
れる。ラッチ２５はＦＳＨＤがハイのときオフでＦＳＨ
Ｄがローのとき（ノーマルモード）のみオンとなり５Ｄ
ＡＴＡを出力する。

ｉライン目でＲＡＭに記憶される成るドツトでのデータ
を８８、そのときのＶＤＡＴＡをり、とすると、 ＋　−・・−−−−−・−一−−−・ と表すことができる。

つまり、シェーディング補正データとしはシェーディン
グモード中の全ＶＤＡＴＡを同じドツト毎に全ライン分
加重平均した値となる。したがって、成る読取りライン
にゴミ、キズ等でり、の異常値が発生しても平均化の演
算によりその影響は少なくなり、正しいシェーディング
補正データを得ることができる。平均化の回数はＦＳＨ
Ｄがハイである間中のラインで決まり、その回数が多い
方が効果が出る。

前桟から理解されるように、Ｓ８は加重平均で表され、
その重みは現在読み取っているライン程大きくなってい
る。したがってＦ　Ｓ　Ｈ、Ｄが舌冬ｒするラインまた
はその直前のラインにゴミ等のある場合は、平均化の効
果が充分に出ないこともあり得る。これを防ぐには加算
結果のビット数を大きくとれば良い。例えば加算をＶＤ
ＡＴＡ８ビットとＲＡ　Ｍからの読出しデータを１６ビ
ツトとして行い、加算結果を１６ビツト、ＲＡ　Ｍを１
６ビツトで記憶できるようにする。このようにすれば２
５６ラインまでは加算によるキャリーは発生せず、ＲＡ
Ｍには全９４７分の単純な累積結果を得ることができる
。ＲＡＭデータを補正データ５ＤＡＴＡとして使用する
ときは、ＲＡＭからの読み出しデータ１６ビツトの上位
８ビツトのみを採用することにより、 ■ Ｓ　ｎ　＝　　　　　　　　（Ｄ　Ｉ＋−−−−−−−
−＋　Ｄ　２．６　）で表される単純平均値を得ること
ができる。このようにすることによってＦＳＨＤ中のど
こにキズ、ゴミ等があっても正しいシェーディング補正
データを得ることができる。

次にＶＤＡＴＡとして得られるシェーディング補正デー
タをそれまでのデータと常に比較しながら記憶して行く
場合について第３図および第４図に示す本発明の他の実
施例について説明する。第３図および第４図中の第１図
に相当する部分には同一符号を付して詳細な説明は省略
する。第１図の実施例と同様に、ＲＡ　Ｍ　２６から読
み出した１ライン前のデータはバッファ２３を経由して
比較回路３０の一方に与えられる。この比較回路３０の
他方にはその時の補正データＶＤＡＴＡが到来している
。

この比較回路３０は第４図に示すように、５Ｎ７４８５
等で構成されるディジタル比較器ＣＯＭＰからなる。Ｒ
ＡＭ２６または２７からｊ売み出されたデータは比較器
ＣＯＭＰのＢ入力へ付与され、そのときのラインの読取
りデータから変換された補正データＶＤＡＴＡは比較器
ＣＯＭＰのＡ入力へ付与される。比較器ＣＯＭＰはへ入
力とＢ入力とを比較して、 Ｂ＜ＡならばＢＤ＝ハイ それ以外ならばＢＤ＝ロー となる信号ＢＤを出力する。例えば、成るドツトでＢ入
力のデータが小さい場合にはＢＤはハイとなり、そして
５Ｎ７４２４４等によって構成されるパスバッファＧ１
０．Ｇ１）のうち、ＧＩＯがオフかつＧｌｌがオンとな
るから、ＲＡＭに記憶される補正データＳＤはＢ入力す
なわち以前のＲＡＭデータが採用される。また、比較結
果が逆の場合は同（策にしてＶＤＡＴＡが採用される。

このように常に小さい方の値が選択されてＲＡ　Ｍに記
憶される。この比較は各ドツト毎に行われる。比較結果
はバッファ２２を経由してＲＡＭ２７に書き込まれる。

次のＬＳＹＮＣが到来すると、フリップフロップ２９は
反転し、モードが切り換わってＲＡＭ２７から読み出し
たデータとＶＤＡＴＡが比較されてＲＡＭ２６に書き込
まれる。このようにＲＡＭ２６と２７が交互に比較結果
を記憶してい（。ＦＳＨＤがローになってノーマルモー
ドになると、バッファ２１．２２はオフとなりかつフリ
ップフロップ２９がクリアされるから、バッファ２４の
みがオンとなってＲＡＭ２７が読出しモードとなる。Ｒ
ＡＭ２７の最終の補正データはバッファ２４とラッチ２
５を経由して５ＤＡＴＡとして出力され、前述したよう
にアナログ画像信号に対する補正が行われる。

このように、１ライン前までのデータとＶＤＡＴＡは比
較回路３０においてドツト毎に比較され、小さい方の値
をそのドツトでの補正データとして採用する。したがっ
て、ある読取りラインにゴミ、キズ等により読取りデー
タが異常に小さい値となり、補正値がそれを補正するた
めに異常に大きくなっても必ずし正常なラインの値が選
択されＲＡＭに残るから常に正しいシェーディング補正
値を得ることができる。比較回数は予測されるゴミ、キ
ズ等の大きさに応じて適切に選定すれば良い。

（効果） 叙−ヒのごと（，４；発明によれば、原稿読取り装置に
おいて、原稿を電気的に読み取るためのイメージセンサ
と、該−イメージセンサにより読み取ることが出来る位
置に設置された基準反射板と、該基準反射板を読み取っ
たデータから原稿読取りデータを補正するためのシェー
ディング補正データを作成するための処理回路と、前記
シェーディング補正データを記憶するための記憶手段と
、副走査方向に位置する１数のシェーディング補正デー
タの最小値以上、平均値以下の値をシェーディング補正
データとする手段、すなわち平均化回路、または比較回
路からなることを特徴とするので、シェーディングモー
ド中の全ＶＤＡＴＡを同じドツト毎に全ライン分加重平
均するか、または１ライン前までのデータとＶＤＡＴＡ
をドツト毎に比較することができる。したがって、照明
系のムラ、ＣＣＤ等の素子間の感度ムラ等の影響を受け
ることな（、さらにシェーディング補正用の白基準板の
ゴミ、キズ等による不測の読取りムラも自動的に補正し
かつ常に正しい読取り画像データを得ろことができると
いう効果を奏する原稿読取り装置を堤１共することがで
きる９

【図面の簡単な説明】

第１図は本発明による原稿読取り装置のシェープ・イン
グ補正データの記憶部の１実施例の回！構成を示すブロ
ック図、第２図はシェーディング補正のタイミングを示
すタイミングチャート、第３図はシェーディング補正デ
ータの記憶部の他の実施例の回路構成を示すブロック図
、第４図は第３図のブロック図の比較回路を示すブロッ
ク図、第５図は従来のイメージスキャナのアナログ処理
部を示す回路図、第６図は従来のシェーディング補正デ
ータの記憶部を示すブロック図、第７図はシェーディン
グ補正タイミングを示すタイミングチャート、第８図ｆ
２１）．　Ｔｂｌはシェーディング補正データを示すグ
ラフ、第９図（ａｌ、　（ｂ）は基準板にゴミ等の付着
がある場合のシェーディング補正データを示すグラフで
ある。 １・・・ＣＣＤ、９・・・Ａ／Ｄ変換器、１）．２６゜
２７・・・ＲＡ　Ｍ、２８・・・加算器、３ｏ・・・比
較回路、ＣＯＭ　Ｐ・・・比較器ゆ 第２図 ＦＳＨＤ−Ｆ−−一−−−“８−一−−ミーーー２４　
　　ＯＮ　　０ＦＦ−一μ、ローし−ｆ−−−２５丁ヒ
ー玉二一一一や一一一一丁τ７−ＲＡＭがらのデータ 第６図 第７図 （ノーンＩＬで一一一） 第８図 （ａ）　　　　　　　　　　　　　　　　　　　　　　
　　　（ｂ）第９図 ３う３又１）イ立１　　　　　　　　　　　　　　　　
　　　　　　シ翫氾ＩＩ　４ｆＬ３１手続補正書（自発
） 昭和６３年λ月／日

Claims (3)

【特許請求の範囲】
1. （１）原稿を電気的に読み取るためのイメージセンサと
   、該イメージセンサにより読み取ることが出来る位置に
   設置された基準反射板と、該基準反射板を読み取つたデ
   ータから原稿読取りデータを補正するためのシェーディ
   ング補正データを作成するための処理回路と、前記シェ
   ーディング補正データを記憶するための記憶手段と、副
   走査方向に位置する複数のシェーディング補正データの
   最小値以上、平均値以下の値をシェーディング補正デー
   タとする手段とからなることを特徴とする原稿読取り装
   置。
2. （２）前記値を複数のシェーディング補正データの平均
   値とすることを特徴とする特許請求の範囲第（１）項に
   記載の原稿読取り装置。
3. （３）前記値を複数のシェーディング補正データの最小
   値とすることを特徴とする特許請求の範囲第（１）項に
   記載の原稿読取り装置。