JPS623573B2 - - Google Patents
Info
- Publication number
- JPS623573B2 JPS623573B2 JP54162224A JP16222479A JPS623573B2 JP S623573 B2 JPS623573 B2 JP S623573B2 JP 54162224 A JP54162224 A JP 54162224A JP 16222479 A JP16222479 A JP 16222479A JP S623573 B2 JPS623573 B2 JP S623573B2
- Authority
- JP
- Japan
- Prior art keywords
- opening
- plating
- film
- diameter
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000007747 plating Methods 0.000 claims description 37
- 239000004065 semiconductor Substances 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 13
- 230000001681 protective effect Effects 0.000 claims description 13
- 238000012544 monitoring process Methods 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 230000004888 barrier function Effects 0.000 description 10
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012806 monitoring device Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
この発明は半導体装置の製造方法に関するもの
で、半導体基板上にメツキする際、その膜厚を容
易に概算しながらメツキするための方法に関する
ものである。
で、半導体基板上にメツキする際、その膜厚を容
易に概算しながらメツキするための方法に関する
ものである。
半導体装置の一例として、シヨツトキバリヤダ
イオードについて述べる。半導体基板の上主面を
シリコン酸化膜(SiO2)等の表面保護膜で覆い、
しかるのち、シヨツトキバリヤを形成する部分の
表面保護膜を公知の写真製版技術等を用いて除去
し、半導体表面を露出させる。この面に金属を付
着させると、界面にいわゆるシヨツトキバリヤが
形成される。そして半導体基板の下主面にオーミ
ツクコンタクトを形成すると、シヨツトキバリヤ
ダイオードを完成する。
イオードについて述べる。半導体基板の上主面を
シリコン酸化膜(SiO2)等の表面保護膜で覆い、
しかるのち、シヨツトキバリヤを形成する部分の
表面保護膜を公知の写真製版技術等を用いて除去
し、半導体表面を露出させる。この面に金属を付
着させると、界面にいわゆるシヨツトキバリヤが
形成される。そして半導体基板の下主面にオーミ
ツクコンタクトを形成すると、シヨツトキバリヤ
ダイオードを完成する。
シヨツトキバリヤを形成するための金属の付着
方法には一般に、蒸着法、スパツタ法、メツキ法
等が実用化されている。そして、当然のことであ
るが、付着させる金属の厚みには最適な範囲とい
うものがあり、後処理工程にもよるが、数千Å程
度である。この厚みは薄すぎると、この上に積み
重ねる金属、例えばAu等が半導体中に拡散し、
シヨツトキバリヤの整流特性を悪くする。一方、
厚すぎても膜自身の内部歪等により、鏡面状態に
ある半導体表面から剥離してしまう場合があるの
で、金属に応じた最適膜厚を保護膜の厚みともか
らみあわせて実験的に決めなければならない。
方法には一般に、蒸着法、スパツタ法、メツキ法
等が実用化されている。そして、当然のことであ
るが、付着させる金属の厚みには最適な範囲とい
うものがあり、後処理工程にもよるが、数千Å程
度である。この厚みは薄すぎると、この上に積み
重ねる金属、例えばAu等が半導体中に拡散し、
シヨツトキバリヤの整流特性を悪くする。一方、
厚すぎても膜自身の内部歪等により、鏡面状態に
ある半導体表面から剥離してしまう場合があるの
で、金属に応じた最適膜厚を保護膜の厚みともか
らみあわせて実験的に決めなければならない。
ところで、膜厚を制御するにあたり、蒸着法、
スパツタ法等では真空槽内に膜厚モニター装置を
設置すれば、かなり正確に再現性良く膜厚をおさ
えることができる。しかるにメツキ法では膜厚を
モニターすることは困難で、特に下地が半導体の
場合、析出率が金属の場合と異なるので一層難し
い。そこで、メツキ形成後、膜厚を非破壊的に測
定する装置もあるが、高価であり、しかも測定面
積が大きくいるため、微小なパターンを有する半
導体装置に対して不向きである。
スパツタ法等では真空槽内に膜厚モニター装置を
設置すれば、かなり正確に再現性良く膜厚をおさ
えることができる。しかるにメツキ法では膜厚を
モニターすることは困難で、特に下地が半導体の
場合、析出率が金属の場合と異なるので一層難し
い。そこで、メツキ形成後、膜厚を非破壊的に測
定する装置もあるが、高価であり、しかも測定面
積が大きくいるため、微小なパターンを有する半
導体装置に対して不向きである。
この発明は上記のような問題点に鑑みてなされ
たもので、メツキ法特有のエツジ効果を利用し、
被メツキ半導体基板上にモニター用開口部を設
け、このモニター用開口部のメツキ膜厚を該円形
開口部の直径と該開口部におけるメツキの表面観
察による同心円の直径との比によりそのメツキ膜
厚を推定しながらメツキ層を形成するようにした
半導体装置の製造方法を提供することを目的とし
ている。
たもので、メツキ法特有のエツジ効果を利用し、
被メツキ半導体基板上にモニター用開口部を設
け、このモニター用開口部のメツキ膜厚を該円形
開口部の直径と該開口部におけるメツキの表面観
察による同心円の直径との比によりそのメツキ膜
厚を推定しながらメツキ層を形成するようにした
半導体装置の製造方法を提供することを目的とし
ている。
以下この発明の一実施例を図について説明す
る。
る。
第1図ないし第3図はこの発明の原理を説明す
るための図で、半導体基板1を絶縁性保護膜2で
覆い、シヨツトキバリヤを形成する部分の保護膜
2を除去して開口部3を形成し、この開口部3を
介して露出した直径Dの半導体基板1上にメツキ
膜4を形成してシヨツトキバリヤを形成したもの
である。第1図はメツキ膜が2000Å以下の薄い場
合で、メツキ後の上部からの顕微鏡観察では、開
口部3は一様なメツキ膜4で覆われている。次
に、第2図はメツキ膜厚が5000〜7000Åの場合
で、開口3の周辺はメツキ電流の集中(エツジ効
果)により中央部より厚くメツキされるため、顕
微鏡でみると山の部分の直径dの同心円5が観察
される。さらに厚くなると第3図の様に中央の同
心円5はますます小さくなり、点の如く観察され
る。このように、メツキしたい膜厚と顕微鏡によ
る観察像との間に相関関係があることから、非破
壊的に膜厚を推定できることがわかる。
るための図で、半導体基板1を絶縁性保護膜2で
覆い、シヨツトキバリヤを形成する部分の保護膜
2を除去して開口部3を形成し、この開口部3を
介して露出した直径Dの半導体基板1上にメツキ
膜4を形成してシヨツトキバリヤを形成したもの
である。第1図はメツキ膜が2000Å以下の薄い場
合で、メツキ後の上部からの顕微鏡観察では、開
口部3は一様なメツキ膜4で覆われている。次
に、第2図はメツキ膜厚が5000〜7000Åの場合
で、開口3の周辺はメツキ電流の集中(エツジ効
果)により中央部より厚くメツキされるため、顕
微鏡でみると山の部分の直径dの同心円5が観察
される。さらに厚くなると第3図の様に中央の同
心円5はますます小さくなり、点の如く観察され
る。このように、メツキしたい膜厚と顕微鏡によ
る観察像との間に相関関係があることから、非破
壊的に膜厚を推定できることがわかる。
ここで、メツキ膜厚が数千Å〜1μmの場合、
観察する円形開口部3の直径を4〜6μmに選定
すると、精度よく膜厚を推定することができ、上
記開口部3の直径Dが4μmパターンの場合、観
察される同心円の直径dとの比(d/D)と実測
膜厚との関係の一例を第4図に示す。図において
斜線を施した部分はその程度のばらつきがあるこ
とを示している。
観察する円形開口部3の直径を4〜6μmに選定
すると、精度よく膜厚を推定することができ、上
記開口部3の直径Dが4μmパターンの場合、観
察される同心円の直径dとの比(d/D)と実測
膜厚との関係の一例を第4図に示す。図において
斜線を施した部分はその程度のばらつきがあるこ
とを示している。
上記開口部3において観察される同心円の直径
dは、メツキしたい膜厚、材質、絶縁性保護膜の
種類、半導体表面の状態等から簡単な実験によつ
て適宜選びうるものである。第4図は、GaAs半
導体基板(n=2×1017cm-3)上に、0.7μmの
SiO2膜を拡散した状態で、ニツケル又は金をメ
ツキした場合である。
dは、メツキしたい膜厚、材質、絶縁性保護膜の
種類、半導体表面の状態等から簡単な実験によつ
て適宜選びうるものである。第4図は、GaAs半
導体基板(n=2×1017cm-3)上に、0.7μmの
SiO2膜を拡散した状態で、ニツケル又は金をメ
ツキした場合である。
第5図はこの発明の一実施例による半導体装置
の製造方法を示し、まず半導体基板1上に保護絶
縁膜2を形成する。そしてこの保護絶縁膜2のシ
ヨツトキバリヤを形成すべき部分と上記絶縁膜2
の一部とに同時に窓開けを行ない、開口部3およ
びモニター用開口部6を設ける。そしてこれらの
開口部3およびモニター用開口部6を介して上記
半導体基板1上にメツキを行なう。
の製造方法を示し、まず半導体基板1上に保護絶
縁膜2を形成する。そしてこの保護絶縁膜2のシ
ヨツトキバリヤを形成すべき部分と上記絶縁膜2
の一部とに同時に窓開けを行ない、開口部3およ
びモニター用開口部6を設ける。そしてこれらの
開口部3およびモニター用開口部6を介して上記
半導体基板1上にメツキを行なう。
このとき上記モニター用開口部6に形成される
メツキの膜厚をその表面観察から推定する。即
ち、該メツキ表面観察を顕微鏡により行ない、上
記開口部6の直径Dとその観察される同心円の直
径dとの比を求め、第4図の特性よりメツキの膜
厚を推定する。このようにしてメツキの膜厚を推
定し、所定の膜厚になつたと思われる所でメツキ
を止める。
メツキの膜厚をその表面観察から推定する。即
ち、該メツキ表面観察を顕微鏡により行ない、上
記開口部6の直径Dとその観察される同心円の直
径dとの比を求め、第4図の特性よりメツキの膜
厚を推定する。このようにしてメツキの膜厚を推
定し、所定の膜厚になつたと思われる所でメツキ
を止める。
このようにすれば、モニター用開口部6に形成
されるモニター用メツキ層7の膜厚と同じ膜厚の
メツキが開口部3に形成され、所望のシヨツトキ
バリヤが得られる。
されるモニター用メツキ層7の膜厚と同じ膜厚の
メツキが開口部3に形成され、所望のシヨツトキ
バリヤが得られる。
なお上記実施例ではモニター用開口部を円形開
口部としたが、これは円形に限らず、正方形、正
三角形、星形等の種々の形状が考えられる。ただ
し円形の場合がメツキ膜厚の推定が一番容易であ
る。
口部としたが、これは円形に限らず、正方形、正
三角形、星形等の種々の形状が考えられる。ただ
し円形の場合がメツキ膜厚の推定が一番容易であ
る。
以上のように、この発明によれば、半導体基板
上の保護絶縁膜の一部にモニター用開口部を設
け、このモニター用開口部におけるメツキ膜厚を
該円形開口部の直径と該開口部におけるメツキの
表面観察による同心円の直径との比よりそのメツ
キ膜厚を推定しながらメツキ層を形成することに
より、非常に簡単な方法でメツキ膜厚を制御でき
る効果がある。
上の保護絶縁膜の一部にモニター用開口部を設
け、このモニター用開口部におけるメツキ膜厚を
該円形開口部の直径と該開口部におけるメツキの
表面観察による同心円の直径との比よりそのメツ
キ膜厚を推定しながらメツキ層を形成することに
より、非常に簡単な方法でメツキ膜厚を制御でき
る効果がある。
第1図a,b、第2図a,b、第3図a,bは
ともに半導体基板上にメツキした場合の断面構造
図および上面顕微鏡観察像図、第4図はモニター
パターンの2つの円の直径比に対するメツキ膜厚
の特性図、第5図は本発明の一実施例による半導
体装置の製造方法を示す断面図である。 1……半導体基板、2……絶縁保護膜、3……
開口部、4……メツキ層、6……モニター用開口
部、7……モニター用メツキ層。
ともに半導体基板上にメツキした場合の断面構造
図および上面顕微鏡観察像図、第4図はモニター
パターンの2つの円の直径比に対するメツキ膜厚
の特性図、第5図は本発明の一実施例による半導
体装置の製造方法を示す断面図である。 1……半導体基板、2……絶縁保護膜、3……
開口部、4……メツキ層、6……モニター用開口
部、7……モニター用メツキ層。
Claims (1)
- 【特許請求の範囲】 1 半導体基板上に保護絶縁膜を形成し、この保
護絶縁膜の所要部分に開口部を設け、この開口部
を介して上記半導体基板上にメツキ層を形成して
半導体装置を製造する方法において、 上記保護絶縁膜の一部に円形のモニター用開口
部を設け、この円形のモニター用開口部における
メツキ膜厚を該円形開口部の直径と該開口部にお
けるメツキの表面観察による同心円の直径との比
よりそのメツキ膜厚を推定しながら上記開口部を
介して上記半導体基板上にメツキ層を形成するこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16222479A JPS5683936A (en) | 1979-12-13 | 1979-12-13 | Production of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16222479A JPS5683936A (en) | 1979-12-13 | 1979-12-13 | Production of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5683936A JPS5683936A (en) | 1981-07-08 |
JPS623573B2 true JPS623573B2 (ja) | 1987-01-26 |
Family
ID=15750321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16222479A Granted JPS5683936A (en) | 1979-12-13 | 1979-12-13 | Production of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5683936A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63293172A (ja) * | 1987-05-26 | 1988-11-30 | Zojirushi Chain Block Kk | 耐蝕性,耐摩耗性および潤滑特性等に優れた鋼製チエンの製造方法 |
JPH06293975A (ja) * | 1991-04-10 | 1994-10-21 | Itw Befestigungssyst Gmbh | 鋼製品の防食被覆方法 |
JPH0686667B2 (ja) * | 1985-11-08 | 1994-11-02 | 株式会社日本ダクロシヤムロツク | 金属表面処理法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009299166A (ja) | 2008-06-17 | 2009-12-24 | Nec Electronics Corp | 被めっき体、めっき膜厚判定方法及び半導体装置の製造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52144336A (en) * | 1976-05-28 | 1977-12-01 | Nippon Telegraph & Telephone | Plating amount controlling method and method of fabricating detecting electrode in said method |
-
1979
- 1979-12-13 JP JP16222479A patent/JPS5683936A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52144336A (en) * | 1976-05-28 | 1977-12-01 | Nippon Telegraph & Telephone | Plating amount controlling method and method of fabricating detecting electrode in said method |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0686667B2 (ja) * | 1985-11-08 | 1994-11-02 | 株式会社日本ダクロシヤムロツク | 金属表面処理法 |
JPS63293172A (ja) * | 1987-05-26 | 1988-11-30 | Zojirushi Chain Block Kk | 耐蝕性,耐摩耗性および潤滑特性等に優れた鋼製チエンの製造方法 |
JPH06293975A (ja) * | 1991-04-10 | 1994-10-21 | Itw Befestigungssyst Gmbh | 鋼製品の防食被覆方法 |
Also Published As
Publication number | Publication date |
---|---|
JPS5683936A (en) | 1981-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3751292A (en) | Multilayer metallization system | |
US4110488A (en) | Method for making schottky barrier diodes | |
JP4733319B2 (ja) | プローブチップ構造の製造方法 | |
Anderson et al. | Microstructural and electrical properties of thin PtSi films and their relationships to deposition parameters | |
JPS623573B2 (ja) | ||
JPH0272624A (ja) | パターン形成方法 | |
IL259654A (en) | On-site inspection structures and methods for use in semiconductor processing | |
US4613404A (en) | Materials which exhibit a surface active effect with vacuum baked photoresists and method of using the same | |
JP2765967B2 (ja) | 半導体素子 | |
JPS59213145A (ja) | 半導体装置及びその製造方法 | |
KR100197154B1 (ko) | 전계방출소자 제조방법 | |
KR100468865B1 (ko) | 이차원적인 도펀트 분포의 분석을 위한 선택적 전기화학에칭방법 | |
EP1191331B1 (en) | Method for manufacturing tips and probes for a STM or an AFM | |
EP1202047A1 (en) | Method for manufacturing tips and probes for a STM or an AFM | |
JPS5444474A (en) | Contact forming method of semiconductor device | |
JP3116469B2 (ja) | バンプ型電極の形成方法及び半導体装置の製造方法 | |
JPH0346977B2 (ja) | ||
US3911474A (en) | Semiconductor structure and method | |
JPH01115135A (ja) | 誘電体分離半導体装置 | |
JPH04148546A (ja) | ビーム寸法測定用素子及びその製造方法 | |
JPH11142201A (ja) | 検出器 | |
JPS59171118A (ja) | 重ね合わせ基準マ−ク | |
JPS63117428A (ja) | 半導体装置の製造方法 | |
JP2001156137A (ja) | 半導体装置の解析方法 | |
JPH06132264A (ja) | 研磨による半導体基板の作成方法 |