JPS6235523A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6235523A JPS6235523A JP17511385A JP17511385A JPS6235523A JP S6235523 A JPS6235523 A JP S6235523A JP 17511385 A JP17511385 A JP 17511385A JP 17511385 A JP17511385 A JP 17511385A JP S6235523 A JPS6235523 A JP S6235523A
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- wafer
- film
- photoresist
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にエッチバッ
ク法を用いた眉間膜の平坦化方法に関するものである。
ク法を用いた眉間膜の平坦化方法に関するものである。
近年、半導体集積回路は、高集積化が進み、それに伴な
い微細化及び多層配線化が進んでいる。
い微細化及び多層配線化が進んでいる。
多層配線を実現する為には、層間絶縁膜の平坦化が必要
であり、現在は、スピンオングラス塗布法を用いた平坦
化法が一般的であるが、この方法では、平坦度は、配線
エツジの肩が丸くなる程度であり、将来の３層、４層配
線には適用しがたい。
であり、現在は、スピンオングラス塗布法を用いた平坦
化法が一般的であるが、この方法では、平坦度は、配線
エツジの肩が丸くなる程度であり、将来の３層、４層配
線には適用しがたい。
完全な平坦化が得られる方法の１つにエッチバック法が
ある。第２図（ａ）〜（ｄ）は従来のエッチバック法に
より、眉間膜の平坦化をおこなった一例を説明するため
に工程順に示した断面図である。
ある。第２図（ａ）〜（ｄ）は従来のエッチバック法に
より、眉間膜の平坦化をおこなった一例を説明するため
に工程順に示した断面図である。
先ず、第２図（ａ＞に示すようにシリコン基板１１上に
酸化ｌ１１１２を形成する０次に、アルミニウム等の電
極材料を例えばスパッタ法によりウェーハ表面に被着し
、フォトリングラフィ技術により所望のパターン１３を
形成する。その後、例えばプラズマ窒化膜等の絶縁膜１
４を成長させ、更に、フォトレジスト１５を塗布する。
酸化ｌ１１１２を形成する０次に、アルミニウム等の電
極材料を例えばスパッタ法によりウェーハ表面に被着し
、フォトリングラフィ技術により所望のパターン１３を
形成する。その後、例えばプラズマ窒化膜等の絶縁膜１
４を成長させ、更に、フォトレジスト１５を塗布する。
次に、第２図（ｂ）に示すようにプラズマ窒化膜１４及
びフォトレジスト１５を同じエツチング速度でエツチン
グできる様な条件で、ＣＦ４プラズマ１６により、フォ
トレジスト及びプラズマ窒化膜の一部を除去する。この
時に、ＣＦ４プラズマを使用している為ウェーハ表面に
炭素の重合物質１７が付着する。
びフォトレジスト１５を同じエツチング速度でエツチン
グできる様な条件で、ＣＦ４プラズマ１６により、フォ
トレジスト及びプラズマ窒化膜の一部を除去する。この
時に、ＣＦ４プラズマを使用している為ウェーハ表面に
炭素の重合物質１７が付着する。
この後、第２図（ｃ）に示すように層間膜のピンホール
減少を目的とし、例えばＰＳＧ等の絶縁膜１９を成長さ
せる。なお、第２図（ｄ）は第２図（ｃ）の状態に熱処
理等をおこなった場合の断面図である。
減少を目的とし、例えばＰＳＧ等の絶縁膜１９を成長さ
せる。なお、第２図（ｄ）は第２図（ｃ）の状態に熱処
理等をおこなった場合の断面図である。
上述した従来の方法では重合物質１７は絶縁膜１４と１
９との間にはさまれている為、この状態で熱処理をおこ
なうと第２図（ｄ）に示すように重合物質１７からガス
が放出され、重合物質上部の絶縁膜にクラックが生じピ
ンホール２０が発生するという欠点があった。
９との間にはさまれている為、この状態で熱処理をおこ
なうと第２図（ｄ）に示すように重合物質１７からガス
が放出され、重合物質上部の絶縁膜にクラックが生じピ
ンホール２０が発生するという欠点があった。
本発明は、重犯従来の欠点を除去し、絶縁膜に発生する
クラックやビンボールをなくした高信頼性の半導体装置
を提供することを目的とする。
クラックやビンボールをなくした高信頼性の半導体装置
を提供することを目的とする。
本発明は、エッチバック法により層間膜の平坦化をおこ
なう半導体装置の製造方法において、エッチバックをお
こなったｆ＆、０２プラズマ中にウェーハをさらす工程
を含んで構成される。
なう半導体装置の製造方法において、エッチバックをお
こなったｆ＆、０２プラズマ中にウェーハをさらす工程
を含んで構成される。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めに、工程順に示した断面図である。
めに、工程順に示した断面図である。
先ず、第１図（ａ＞に示すように、シリコン基板１上に
酸化Ｍ２を形成する。次にアルミニウム等の電極材料を
例えばスパッタ法によりウェーハ表面に被着し、フォト
リソグラフィ技術により所望のパターン３を形成する。
酸化Ｍ２を形成する。次にアルミニウム等の電極材料を
例えばスパッタ法によりウェーハ表面に被着し、フォト
リソグラフィ技術により所望のパターン３を形成する。
その後、例えばプラズマ窒化膜等の絶縁膜４を成長させ
、更にフォトレジスト５を塗布する。
、更にフォトレジスト５を塗布する。
次に、第１図（’ｂ）に示すようにプラズマ窒化膜４及
びフォトレジスト５を同じエツチング速度でエツチング
できる様な条件でＣＦプラズマ６によりフォトレジスト
全体及びプラズマ窒化膜の一部を除去する。この時に、
ＣＦ４プラズマを使用している為、ウェーハ表面に炭素
の重合物質７が付着する。
びフォトレジスト５を同じエツチング速度でエツチング
できる様な条件でＣＦプラズマ６によりフォトレジスト
全体及びプラズマ窒化膜の一部を除去する。この時に、
ＣＦ４プラズマを使用している為、ウェーハ表面に炭素
の重合物質７が付着する。
次に、第１図（ｃ）に示すようにウェーハ全体含０２プ
ラズマ８の中にさらす、こうすることにより、炭素の重
合物質は、ＣＯとなってとり除かれる。
ラズマ８の中にさらす、こうすることにより、炭素の重
合物質は、ＣＯとなってとり除かれる。
しかる後、第１図（ｄ＞に示すように、例えばＰＳＧ等
の絶縁膜９を成長させると本実施例によるクラックやピ
ンホールのない絶縁膜を有する半導体装置が得られる。
の絶縁膜９を成長させると本実施例によるクラックやピ
ンホールのない絶縁膜を有する半導体装置が得られる。
以上説明したとおり、本発明によれば、エッチバック時
にウェーハに付着する炭素化合物は０２プラズマにより
とり除かれている為、熱処理等をおこなっても層間膜に
ビンボール、クラック等を発生させることはない。
にウェーハに付着する炭素化合物は０２プラズマにより
とり除かれている為、熱処理等をおこなっても層間膜に
ビンボール、クラック等を発生させることはない。
このようにして高信頼性、高品質の半導体装置を提供す
ることが可能となった。
ることが可能となった。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めに工程順に示した断面図、第２図（ａ）〜＜ｄ）は従
来のエッチバック法による眉間膜の平坦化方法を説明す
るために工程順に示した断面図である。 １．１１・・・シリコン基板、２，１２・・・酸化膜、
３．１３・・・アルミニウム配線、４．１４・・・プラ
ズマ窒化膜、５．１５・・・フォトレジスト、６，１６
・・・ＣＦ４プラズマ、７．１７・・・炭素重合物、８
・・・０２プラズマ、９，１９・・・ＰＳＧ、２ｏ・・
・ピンホール。 〆 代理人 弁理士 内 原 音（。
めに工程順に示した断面図、第２図（ａ）〜＜ｄ）は従
来のエッチバック法による眉間膜の平坦化方法を説明す
るために工程順に示した断面図である。 １．１１・・・シリコン基板、２，１２・・・酸化膜、
３．１３・・・アルミニウム配線、４．１４・・・プラ
ズマ窒化膜、５．１５・・・フォトレジスト、６，１６
・・・ＣＦ４プラズマ、７．１７・・・炭素重合物、８
・・・０２プラズマ、９，１９・・・ＰＳＧ、２ｏ・・
・ピンホール。 〆 代理人 弁理士 内 原 音（。
Claims (1)
- エッチバック法により層間膜の平坦化をおこなう半導体
装置の製造方法において、エッチバックをおこなった後
、Ｏ＿２プラズマ中にウェーハをさらすことを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17511385A JPS6235523A (ja) | 1985-08-08 | 1985-08-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17511385A JPS6235523A (ja) | 1985-08-08 | 1985-08-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6235523A true JPS6235523A (ja) | 1987-02-16 |
Family
ID=15990497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17511385A Pending JPS6235523A (ja) | 1985-08-08 | 1985-08-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6235523A (ja) |
-
1985
- 1985-08-08 JP JP17511385A patent/JPS6235523A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62219923A (ja) | 半導体装置の製造方法 | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPH06275577A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPH0313744B2 (ja) | ||
| JPS6235523A (ja) | 半導体装置の製造方法 | |
| JPS607737A (ja) | 半導体装置の製造方法 | |
| JPS61187236A (ja) | 半導体装置の製造方法 | |
| JPH06244286A (ja) | 半導体装置の製造方法 | |
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| JPS5893270A (ja) | 半導体装置の製造方法 | |
| JPH0265256A (ja) | 半導体装置の製造方法 | |
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| JPH0194623A (ja) | 多層配線半導体装置の製造方法 | |
| JPS61222235A (ja) | 半導体装置の製造方法 | |
| JPH06140397A (ja) | 多層配線の形成方法 | |
| JPH0334321A (ja) | 半導体装置の製造方法 | |
| JPS59175124A (ja) | 半導体装置の製造方法 | |
| JPS63307744A (ja) | 半導体装置の製造方法 | |
| JPS60175439A (ja) | 多層配線形成方法 | |
| JPS62183531A (ja) | エツチングによる平坦化膜の形成方法 | |
| JPH0246747A (ja) | 多層配線の形成方法 | |
| JPS60152043A (ja) | 多層配線構造の形成方法 | |
| JPH03132028A (ja) | 半導体装置の製造方法 | |
| JPH02218127A (ja) | ドライエッチング方法 | |
| JPH0590261A (ja) | 多層配線の形成方法 |