JPS623463B2 - - Google Patents
Info
- Publication number
- JPS623463B2 JPS623463B2 JP56203974A JP20397481A JPS623463B2 JP S623463 B2 JPS623463 B2 JP S623463B2 JP 56203974 A JP56203974 A JP 56203974A JP 20397481 A JP20397481 A JP 20397481A JP S623463 B2 JPS623463 B2 JP S623463B2
- Authority
- JP
- Japan
- Prior art keywords
- computer
- console
- data
- signal
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
この発明は電子計算機の制御装置に関し、特に
電子計算機に対し着脱自在に接続される操作卓か
らその電子計算機を制御する場合の制御装置に関
するものである。
電子計算機に対し着脱自在に接続される操作卓か
らその電子計算機を制御する場合の制御装置に関
するものである。
従来この種の装置として第1図に示すものがあ
つた。第1図において1は操作卓、2は電子計算
機、3はそれぞれ送信回路、4はそれぞれ受信回
路、5は制御要求信号、6は制御コマンド信号、
7は制御データ信号、8は応答信号、9は応答デ
ータ信号、10は論理積回路、11はスイツチ、
12は抵抗、13は電源、101は操作卓制御回
路、201は操作卓要求処理回路である。また、
操作卓1は電子計算機2に装着して、接続したり
或はこの装着を離脱させ接続を断とすることがで
きるものとする。
つた。第1図において1は操作卓、2は電子計算
機、3はそれぞれ送信回路、4はそれぞれ受信回
路、5は制御要求信号、6は制御コマンド信号、
7は制御データ信号、8は応答信号、9は応答デ
ータ信号、10は論理積回路、11はスイツチ、
12は抵抗、13は電源、101は操作卓制御回
路、201は操作卓要求処理回路である。また、
操作卓1は電子計算機2に装着して、接続したり
或はこの装着を離脱させ接続を断とすることがで
きるものとする。
操作卓1を電子計算機2に装着する場合、およ
び操作卓1を電子計算機2から離脱させる場合、
制御要求信号5の伝送線に雑音が混入しそのため
電子計算機1が誤動作することがある。これを防
止するために、操作卓1の装着離脱に先立つてス
イツチ11を閉接する。論理積回路10の一方の
入力が論理「0」となるので他方の入力に雑音が
入つても論理積回路10の出力は常に論理「0」
に保たれ電子計算機2が誤動作することはない。
操作卓1の装着が完了した後でスイツチ11を開
放しておけばよい。
び操作卓1を電子計算機2から離脱させる場合、
制御要求信号5の伝送線に雑音が混入しそのため
電子計算機1が誤動作することがある。これを防
止するために、操作卓1の装着離脱に先立つてス
イツチ11を閉接する。論理積回路10の一方の
入力が論理「0」となるので他方の入力に雑音が
入つても論理積回路10の出力は常に論理「0」
に保たれ電子計算機2が誤動作することはない。
操作卓1の装着が完了した後でスイツチ11を開
放しておけばよい。
従来の装置は上述のように構成されているの
で、操作卓1を着脱する都度スイツチ11の開閉
操作が必要であり、論理積回路10、スイツチ1
1、抵抗12、電源13の付加回路を必要とし、
操作の煩雑、部品数の増加、スイツチの故障する
おそれ等の欠点があつた。
で、操作卓1を着脱する都度スイツチ11の開閉
操作が必要であり、論理積回路10、スイツチ1
1、抵抗12、電源13の付加回路を必要とし、
操作の煩雑、部品数の増加、スイツチの故障する
おそれ等の欠点があつた。
この発明は上記のような従来の欠点を除去する
ためになされたもので、スイツチの手動操作を必
要としないで、操作卓の着脱時の雑音による電子
計算機の誤動作を防止することができる制御装置
を提供することを目的としている。
ためになされたもので、スイツチの手動操作を必
要としないで、操作卓の着脱時の雑音による電子
計算機の誤動作を防止することができる制御装置
を提供することを目的としている。
以下、図面についてこの発明の実施例を説明す
る。第2図はこの発明の一実施例を示すブロツク
図で、第1図と同一符号は同一又は相当部分を示
し、21は問題提供信号、22は問題データ、2
3は問題要求信号、24は答データであり、10
2は問題演算制御回路、202は問題生成照合回
路、103はリクエスト信号、104は問題演算
完了信号、203は照合完了信号である。
る。第2図はこの発明の一実施例を示すブロツク
図で、第1図と同一符号は同一又は相当部分を示
し、21は問題提供信号、22は問題データ、2
3は問題要求信号、24は答データであり、10
2は問題演算制御回路、202は問題生成照合回
路、103はリクエスト信号、104は問題演算
完了信号、203は照合完了信号である。
次に、第2図に示す回路の動作を説明する。各
種の要求に対する操作が操作員から操作卓1に与
えられると、操作卓制御回路101はリクエスト
信号103を問題演算制御回路102に対して出
力する。問題演算制御回路102はこのリクエス
ト信号103を受取ると問題要求信号23を電子
計算機に対して出力する。この問題要求信号23
は問題生成照合回路202に入力され、問題生成
照合回路202はこの問題要求信号23を受取る
と、問題データ22を送出すると共に問題データ
22の送出を知らせる問題提供信号21を送出す
る。問題データ22はなるべくランダムな数値が
与えられるようにたとえば乱数発生器(図示せ
ず)などによつて生成する。操作卓1内の問題演
算制御回路102は問題提供信号21によつて問
題データ22が送出されていることを知つてこれ
を入力して記憶する。問題データ22に対しては
問題演算制御回路102はあらかじめ定められた
演算を施し答データ24を生成する、一例として
問題データ22をP、答データ24をAとし、あ
らかじめ定めた演算をA=P×2+5…(1)とすれ
ば、P=20のときA=45となる。この答データ2
4は問題演算制御回路102から問題生成照合回
路202に出力されるが、問題演算制御回路10
2は問題演算完了信号104を操作卓制御回路1
01に対して出力する。
種の要求に対する操作が操作員から操作卓1に与
えられると、操作卓制御回路101はリクエスト
信号103を問題演算制御回路102に対して出
力する。問題演算制御回路102はこのリクエス
ト信号103を受取ると問題要求信号23を電子
計算機に対して出力する。この問題要求信号23
は問題生成照合回路202に入力され、問題生成
照合回路202はこの問題要求信号23を受取る
と、問題データ22を送出すると共に問題データ
22の送出を知らせる問題提供信号21を送出す
る。問題データ22はなるべくランダムな数値が
与えられるようにたとえば乱数発生器(図示せ
ず)などによつて生成する。操作卓1内の問題演
算制御回路102は問題提供信号21によつて問
題データ22が送出されていることを知つてこれ
を入力して記憶する。問題データ22に対しては
問題演算制御回路102はあらかじめ定められた
演算を施し答データ24を生成する、一例として
問題データ22をP、答データ24をAとし、あ
らかじめ定めた演算をA=P×2+5…(1)とすれ
ば、P=20のときA=45となる。この答データ2
4は問題演算制御回路102から問題生成照合回
路202に出力されるが、問題演算制御回路10
2は問題演算完了信号104を操作卓制御回路1
01に対して出力する。
問題演算完了信号104を受取つた操作卓制御
回路101はここではじめて操作員が行つた操作
の結果が出力されることになり制御要求信号5、
制御コマンド信号6、制御データ信号7が出力さ
れ、制御要求信号5は電子計算機2の問題生成照
合回路202に与えられる。問題生成照合回路2
02ではあらかじめ式(1)の演算を行つて答データ
Aを記憶しているが、制御要求信号5を受取ると
この記憶している答データAと操作卓1から送出
された答データ24の照合を行い、一致しておれ
ば、操作卓要求処理回路201に対して照合完了
信号203を送出し、一致していなければ、照合
完了信号203を生成せず、今回の制御要求信号
5を無視する。
回路101はここではじめて操作員が行つた操作
の結果が出力されることになり制御要求信号5、
制御コマンド信号6、制御データ信号7が出力さ
れ、制御要求信号5は電子計算機2の問題生成照
合回路202に与えられる。問題生成照合回路2
02ではあらかじめ式(1)の演算を行つて答データ
Aを記憶しているが、制御要求信号5を受取ると
この記憶している答データAと操作卓1から送出
された答データ24の照合を行い、一致しておれ
ば、操作卓要求処理回路201に対して照合完了
信号203を送出し、一致していなければ、照合
完了信号203を生成せず、今回の制御要求信号
5を無視する。
操作卓要求処理回路201では照合完了信号2
03を受取つた場合だけ、その時の制御コマンド
信号6、制御データ信号7によつて操作卓1側か
ら要求された制御内容を実行し、もし操作卓1側
へ返すべきデータが存在する場合はそれを応答デ
ータ信号9として出力しこの出力を応答信号8に
より通知する。
03を受取つた場合だけ、その時の制御コマンド
信号6、制御データ信号7によつて操作卓1側か
ら要求された制御内容を実行し、もし操作卓1側
へ返すべきデータが存在する場合はそれを応答デ
ータ信号9として出力しこの出力を応答信号8に
より通知する。
以上のように動作するので、制御要求信号5に
雑音が混入するような状況では、照合完了信号2
03が生成されないので、誤動作することはな
い。また以上の動作は、単に操作卓1の着脱時に
発生する雑音に対してのみならず、装着後の通常
使用時に混入する雑音に対してもきわめて有効で
ある。
雑音が混入するような状況では、照合完了信号2
03が生成されないので、誤動作することはな
い。また以上の動作は、単に操作卓1の着脱時に
発生する雑音に対してのみならず、装着後の通常
使用時に混入する雑音に対してもきわめて有効で
ある。
なお、上記実施例では操作卓1と電子計算機2
との間の各信号はそれぞれ別の信号線によつて伝
送される場合を示したが、各信号内容をコード化
して区分し単一の信号線で伝送してもよい。また
第2図に示す例では問題演算制御回路102を個
有の電子回路のように示してあるが、この機能を
操作卓制御回路101と統合して適当なプログラ
ムで実施してもよい。電子計算機2側についても
同様に、操作卓要求処理回路201と問題生成照
合回路202の機能を統合して適当なプログラム
で実施してもよい。演算処理のための数式も式(1)
以外の任意の式を用いることができる。
との間の各信号はそれぞれ別の信号線によつて伝
送される場合を示したが、各信号内容をコード化
して区分し単一の信号線で伝送してもよい。また
第2図に示す例では問題演算制御回路102を個
有の電子回路のように示してあるが、この機能を
操作卓制御回路101と統合して適当なプログラ
ムで実施してもよい。電子計算機2側についても
同様に、操作卓要求処理回路201と問題生成照
合回路202の機能を統合して適当なプログラム
で実施してもよい。演算処理のための数式も式(1)
以外の任意の式を用いることができる。
以上のようにこの発明によれば操作卓からの制
御要求の妥当性をデータの照合によつて判定する
ことにしたため、単に操作卓の着脱時のみならず
通常使用時に混入する雑音に対しても誤動作を防
止することができ、スイツチのような機械的破損
のおそれのある部品を使用しないから長寿命を有
する装置を提供することができる。
御要求の妥当性をデータの照合によつて判定する
ことにしたため、単に操作卓の着脱時のみならず
通常使用時に混入する雑音に対しても誤動作を防
止することができ、スイツチのような機械的破損
のおそれのある部品を使用しないから長寿命を有
する装置を提供することができる。
第1図は従来の装置を示すブロツク図、第2図
はこの発明の一実施例を示すブロツク図である。 1……操作卓、101……操作卓制御回路、1
02……問題演算制御回路、103……リクエス
ト信号、104……問題演算完了信号、2……電
子計算機、201……操作卓要求処理回路、20
2……問題生成照合回路、203……照合完了信
号、、5……制御要求信号、6……制御コマンド
信号、7……制御データ信号、8……応答信号、
21……問題提供信号、22……問題データ、2
3……問題要求線、24……答データ。各図中同
一符号は同一又は相当部分を示す。
はこの発明の一実施例を示すブロツク図である。 1……操作卓、101……操作卓制御回路、1
02……問題演算制御回路、103……リクエス
ト信号、104……問題演算完了信号、2……電
子計算機、201……操作卓要求処理回路、20
2……問題生成照合回路、203……照合完了信
号、、5……制御要求信号、6……制御コマンド
信号、7……制御データ信号、8……応答信号、
21……問題提供信号、22……問題データ、2
3……問題要求線、24……答データ。各図中同
一符号は同一又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 1 操作卓から電子計算機へ制御要求信号を出力
する前に問題要求信号を送出し、この問題要求信
号に対し上記電子計算機において問題データを選
定しこの問題データを上記操作卓へ伝送する手段
と、 上記問題データを用いあらかじめ定めた計算式
による演算を上記電子計算機と上記操作卓におい
て同様に行い、上記操作卓において行つた演算結
果のデータを上記電子計算機へ伝送する手段と、 上記電子計算機へ伝送された演算結果のデータ
と上記電子計算機で行つた演算結果のデータとが
一致したときだけ上記操作卓から上記電子計算機
へ伝送される制御要求信号を有効化する手段とを
備えた電子計算機の制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56203974A JPS58105351A (ja) | 1981-12-17 | 1981-12-17 | 電子計算機の制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56203974A JPS58105351A (ja) | 1981-12-17 | 1981-12-17 | 電子計算機の制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58105351A JPS58105351A (ja) | 1983-06-23 |
| JPS623463B2 true JPS623463B2 (ja) | 1987-01-24 |
Family
ID=16482703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56203974A Granted JPS58105351A (ja) | 1981-12-17 | 1981-12-17 | 電子計算機の制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58105351A (ja) |
-
1981
- 1981-12-17 JP JP56203974A patent/JPS58105351A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58105351A (ja) | 1983-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS623463B2 (ja) | ||
| US6603327B2 (en) | Test module | |
| JPS6197762A (ja) | マイクロプロセッサのメモリー安全装置 | |
| JP3141472B2 (ja) | 切替制御方式 | |
| JPH0787576A (ja) | 機器の遠隔制御方法 | |
| JP3346318B2 (ja) | パッケージ切替回路 | |
| JPS58214934A (ja) | 入力回路 | |
| JP2557127B2 (ja) | 伝送端末装置 | |
| JPS58189728A (ja) | キ−入力装置 | |
| JPS5812062A (ja) | 並列電子計算機システムの出力装置 | |
| JPS60147553A (ja) | 自己診断機能を有する制御装置 | |
| JPS6315625B2 (ja) | ||
| JPS5663613A (en) | Operation check circuit of magnetic flux control unit | |
| JP3124105B2 (ja) | スイッチ操作信号発生回路 | |
| JPS57174721A (en) | Power supply controller | |
| JPH0132143Y2 (ja) | ||
| JPH04372539A (ja) | 端末機の電源断制御装置 | |
| JPS6024601A (ja) | 電子制御された機械の制御方式 | |
| JPS59231668A (ja) | 二重化クロツク信号切替方式 | |
| JPS6358564A (ja) | バス変換装置に於ける割込み制御方式 | |
| JPS5823023B2 (ja) | 受信デ−タ信号作成回路 | |
| JPS6439851A (en) | Distribution control type exchanging device | |
| JPS6325735B2 (ja) | ||
| JPH0454040A (ja) | 多重通信における優先データ通信システム | |
| JPS60178503A (ja) | 制御信号出力回路 |