JPS6234276A - グラフイツクデイスプレイ用マトリクス乗算回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、グラフィックディスプレイに適したマトリク
ス乗算回路に関する。

〔発明の概要〕

本発明は、デジット値を利用したシフトクロック数の演
算をマトリクス毎に実行して処理の高速化と十分な精度
向上をはかるマ）　ＩＪクス乗算回路を提供するもので
ある。

〔従来技術〕

グラフィックディスプレイは、第１図に示したようにホ
ストコンピュータＡから転送されてきた図形データをキ
ーボード等の入力機器ｑの操作により図形の拡大、縮小
、回転、透視変換、千行移動等のための演算をマトリク
ス乗算回路りによって行ない、クリップ回路Ｅで表示領
域からはみだしていないことを検定し、ウィンドウ・ビ
ューボート変換により表示画面上の座標値に変換して直
線発生回路？により座標点間を補間するデータを発生さ
せて画像メモリＧに格納した後、ブラウン管Ｈに表示す
る装置である。

この装置において、第２図に示したように点Ｐ６（ｘｉ
　ｅ　ｙｔ　＊　ｚｉ　）に位置する物体［一点Ｐｉ−
ｈ　（ｚｓ＋ｓ　＃　ｖｉ−ｈ　ａ　Ｚｊ＋ｔ）　　に
移動させる場合には、マトリクス乗算回路りによりベク
ターデータ（ｘｉ　、ｙｉ　。

ｚｓｒ　１）とマトリクスＶとの乗算、つまりアフィン
変換 −（ｚｉ＋ｔ　＊　　ｙｆｆｌ＋ｔ　ｍ　　ｚｉ＋１　
、　１）Ｋより変換後のベクターデータを求める。

ところで、通常この変換マトリクスＶＣＩ各要素のビッ
ト長は６４ビット程度（たソし必ずしも６４ビットに限
定されない）が用いられているが、扱うデータの範囲が
広く、小数点以下、小数点以上の桁は、充分な精度が必
要とされる。そこで６４ビットおうち適当な位置に小数
点位置を定め使用する。またベクターデータについては
ビット長は３２ピット程度（たソし必ずしも３２ピツト
に限定されない）が用いられるが、やはり小数点以下の
桁が必要であり、小数点位置を定めて使用する。

これらのデータどうしの演算は３２ビット×６４ビット
であり、結果は最大９６ビットとなるが、９６ビットナ
ベてか必要となることはなく、通常６４ビット程度を取
り出して使用する。

〔発明が解決しようとする問題点〕

従来、これらの演算は固定小数点、すなわちデータの小
数点位置をナベで固定して演算し、結果も小数点以上の
桁数と小数点以下の桁数を固定して得ていた。この方法
だとデータによっては桁落ちが生じることがあり、充分
な精度が得られない問題があった。

あるいは従来の他の方法の一つは、データ毎に小数点位
置を定める方法である。すなわち変換マトリクスの１６
個の要素毎に小数点位置を定める方法である。

この方法だと確かに、精度上の問題は向上されるが、ベ
クターデータとマトリクスの乗算中に実行されるナベて
の乗算、加算ごとに小数点位置を合わせる必要が生じ、
処理が繁雑になり、スピードも遅くなるという欠点を有
していた。

〔間＠を解決する為の手段〕

本発明は、こＱような問題に鑑み、小数点位置をベクタ
ーデータ単位およびマトリクス単位に指定し、この小数
点位置を表わす情報すなわちデジット直によってベクタ
ーデータとマトリクスとの演算に必要な演算用クロック
（シフトクロック）■クロック数を求め、このクロック
により、シリアル乗算器を動作させることにより、充分
な精度を保ちながら乗算を実行し、かつ処理が簡単化さ
れ、もって高速に処理できるマトリクス乗算回路？提供
するものである。

〔％施例〕

以下に本発明の詳細全図示した実施例に基づいて説明す
る。

第３図は、本発明の一実施例を示す装置のブロック図、
＠４図は第３図の一部を拡大した図、第５図はデータの
一例、は６図はタイムチャートである。工３図において
、マトリクス格納メモリ１は、１６個のマトリクス要素
Ｍ二ｌ・・・Ｍ　４４を格納するマトリクス格納メモリ
であって、マトリクス要素の同数は、各マトリクス要素
Ｍ　１１・・・Ｍ　４４をシフトレジスタ３にデータバ
ス４を介して１外部よりパラレルに置数したのち、シフ
トレジスタ３からシリアルに読出してマトリクス格納メ
モリＩＫシリアル動作によって１ビットずつ格納される
。格納されたデータＭ１１・・・Ｍ４４はシフトクロッ
クに同期して最下位ビットからシリアル形式により、１
６要素を同時に出力するように構成されてｉる。

乗算器２は、データバス４から入力されたベクターデー
タを被乗数とし、前記マトリクス格納メモリ１から出力
されたマトリクス要素を乗数として入力し、ベクターデ
ータとマトリクスの掛Ｊｌ−一度に実行してシフトレジ
スタ３に格納する。すなわち乗算結果はシフトレジスタ
に残る。演算回路５．シフトカウンタ６、アンドゲート
７、デジット値格納メモリ８は、本発明の特徴部分をな
すブロックであり、デジット値格納メモリ８は、マトリ
クス格納メモリ１に格納されている変換マトリクスに対
して、マトリクス要素の小数点位置ヲ示すデジット値？
格納するためのものであり、変換マトリクス１つに対し
デジット値は１つ格納されている。すなわち、変換マト
リクスはマトリクスごとに１つの小数点位＠ヲ持つ。デ
ジット直格納メモリ８はデータバス４に接続されていて
、データバス４を介して演算回路５にデジット値をロー
ドすることができる。＠算回路５Ｆｉ第４図に詳細を示
してあり、４つのレジスタ（レジスタＡ（９）、レジス
タＢ　（１（１）　、レジスタＣ（１１）　＃レジスタ
Ｄ（１２）　）と、３つのＡＬｌＬ（ＡＬｌＬｌ　（１
３）、ＡＬ％２　（１４）　、　Ａ　Ｌ　ｕ　３　（１
５）　）とから成っている。レジスタＡ　（９）　、レ
ジスタＢ　（１（＋）　、レジスタＣ（１１）　ａレジ
スタＤ　（１２）はデータバス４に接続され、デジット
値はデータバス４を介して、ロード信号（第６図のロー
ドＡ、ロードＢ＃ロードＣ，ロードＤ）に同期して格納
される。各レジスタにロードされたデジット値はＡ　Ｌ
　ｓ　１　（１３）〜Ａ　Ｌ　１Ｌ３　（１５）の入力
データとなる。

Ａ　Ｌ　ｕ　１　（１３）およびＡ　ＩＪ　ｗ　３（１
５）は加算、ＡＬｕ２　（１４）は減算を行なうが、こ
れら３つのＡＩＩＫにより、乗算に必要とされるシフト
クロック数をデジット直に応じて求めることができる。

最終的な演算結果がＡ　Ｌ　ｕ　３　（１５）から求め
られたならば、このｆ直をロード信号（第６図のロード
］！ｉ）によりジットカウンタ６にロードする。一方、
被乗数は被乗数ロード命令によりデータバス４から乗算
器に入力され、被乗数がロードされた後、演算スタート
命令が出て乗算が開始される。この時シフトカウンタ６
から演算に必要な時間だけ（この時間ｔについては第５
図中で説明する）イネーブル信号？出力し、このイネー
ブル信号と基準クロックをゲート回路７でアンドをとる
ことにより演算に必要な数だけのシフトクロックが得ら
れる。

この演算の経過ｔｆｃ姻５図に基づき、さらに詳しく説
明する。１例として被乗数を３２ビット、そのデジット
直をα１乗数の長さを６４ビット、そのデジット値ｆｂ
とすると演算の結果得られるのは９６ビットである０通
常求めたい結果は、この９６ビットをすべて必要とせず
６４ビット程度で充分である。したがってシフトレジス
タ３は６４ビット幅となっている。第５図において、Δ
マークは各データの小数点位置を示している。デジット
値は小数点以下のビット長を示すので、嬉５図の例では
、α＝Ｏ８ｂ＝３２となる。演算結果として得られる９
６ビットデータ（＠５図（Ｃ））の小数点位置は図示し
たように最下位から３２ビットめとなる。この小数点立
置は第５図＜ｃ＞のΔ印で示されている。ｍ１述したよ
うに冥際には９６ビットデータＦｉ、精度上必要ではな
く、６４ビット程度あれば充分である。６４ビットをど
のように取り出すかは、取り扱うデータにより異なる。

−列として第５図（Ｃ）のように９６ビット中、ハツチ
ング部を除く６４ビットを取り出し最終結果とする場合
を考える。

すなわち第５図（力のようにビット１６からビット７９
を取り出して最終結果とするＳ合である。

第３図で示した乗算器２はシリアル乗算器であり、その
乗算結果は最下位ピッ）（ＬＳＢと呼ぶ）より、シフト
クロックに同期して１ビットずつ出力される。乗算出力
はそのままシフトレジスタ３に入力される。このシフト
レジスタへの入力＆。

シフトクロックに同期して１ビットずつシリアルに行な
われる。シフトレジスタ３は６４ビット幅であるため、
乗算器２から出力され、シフトレジスタ３にシリアルに
人力されたデータは、ＬＥＩＢからビット６３まではそ
のまま保持されるが、シフトクロックが６４パルスを越
えた場合は、先に入力されたビットが押し出される形で
、シフトレジスタ３の外へ出て消滅する。たとえばシフ
トクロックが６６パルス入力された場合には、シフトレ
ジスタ３からは、ビット’Ｑ、（ＬＥＩＢ）とビット１
０２ビットが押し出されてしまい、ビット２〜ビット６
５の範囲のデータが残る。このようすを剪７図に示す。

さて第５図の場合には、９６ビットのうち中間の６４ビ
ットを残すため、８０パルスのシフトクロックが必要で
ある。８０パルスのシフトクロックを乗算器２およびシ
フトレジスタ３　ＫＩＷＪ時入方することにより、シフ
トレジスタにＬＢＢから１ビットずつ入力されたデータ
は、ＬＢＢから最下位１６ビットがシフトレジスタから
押し出されて消滅し、シフトレジスタ上には、ビット１
６からビッドア９が取り残される。このようにして最終
的に必要な６４ビットのデータをシフトレジスタ上に求
めることが可能である。

最終的な結束前５図（菊のデジット値Ｃとｃ　＝　１６
として与えれば、この乗算に必要なシフトクロック数は
、次式 ％式％ により得ら゛れる。これらαｍｂａｃの値は計算に先立
ち外部より与えられる。

したがってα、６．ｃの各データおよび定数呟６４をそ
れぞれ嬉４図のレジスタＡ　（９）　、レジスタＢ　（
１０）　、レジスタＣＱｉ）　＃レジスタＤ　（１２）
にロードすることにより、Ａ　Ｌ　ｕ　１　（１３）　
、　Ａ　Ｌ　ｗ　２　（１４）、　ＡＴ＝　ｗ　３　（
１５）　ｋ使用して必要とされるシフトクロック数が簡
単な演算によって求められ、その結果をそのままシフト
カウンタ６の初期値として与えれば、シフトカウンタは
必要なシフトクロックを発生する時間間隔ｔのあいだイ
ネーブル信号ＩＧをイネーブル状態（篤６図の例ではハ
イレベル）にする、その時間ｔは １＝（クロックの一周期）×（必要とされるシフトクロ
ック数） である。

嫡６図の信号（Ｘｎ）から（ＸＶ）は、このようすを示
しておす、（ＸＩ）はシフトクロックのイネーブル信号
１６であり、（ＸＩＩＩ）シフトクロック１７は、イネ
ーブル信号１６が、ハイレベルの間だけクロックを発生
している。　　（ＸＩｎ）シフトクロックに同期して（
ＸＩＶ）乗算器出力が、最下位ピッ）（ＬＳＢ）から出
力され、シフトレジスタ３に入力されるが、前半の１６
ビットは押し出されるため、（ＸＶ）最終結果はビット
１６からビット７９の合計６４ビットが残される。

これらのデジット１直の計算は、本発明によればベクタ
ーデータとマトリクスの掛算に先立って１口実行するだ
けで良く、小数点位置の制御をマトリクスの各要素ごと
に実行する必要がない、また固定小数点ではないので、
ベクターデータとマトリクスの掛算によって小数点以下
のデータが桁落をするなどの欠点も生じない。

〔効果〕

以上、説明したように本発明によれば、デジット直ヲ利
用したシフトクロック数、すなわちシリアル乗算に必要
なりロック数の演算をマトリクスの各要素単位ではなく
、マトリクス毎に災行すること釦より、小数点位置をマ
トリクスの要素毎に合わせる手間かはふけ、処理の高速
化をはかることができる。また固定小数点ではないので
精度上も充分な演算？実行することができるという長所
を有する。

【図面の簡単な説明】

第１図は、グラフィックディスプレイの−ｆｆｌＪ　を
示すブロック図、第２図は、図形の移動を示す説明図、
第３図は本発明の一実施例を示す回路ブロック図、第４
図はｌＥ３図の一部の拡大図、嘉５図は演算の一列を示
すデータ図、’ｍｓ図は本発明の回路Ｏ動ｆ′Ｆ、を！
！明するタイミング図である。窮７図はシフトレジスタ
へデータが入力されるようすを示す説明図である。 １１１・・マトリクス格納メモリ ２・・９乗算器 ５・・・演算回路 ８・Ｏ・デジット値格納メモリ ９〜１２・・レジスタＡ〜Ｄ ！３〜１５・・ＡＬＵ（算桁演算回路）１〜３Ａ　”　
”　＠ホストコンピュータ Ｂ、・・ホストコンピュータインターフェースＤ・・−
マトリクス乗算回路 以上 出願人　セイコー電子工業株式会社 図形の移動の説明況 第２図 本梵朗の一部が１＠示すｌ路フｂブク 第３１シ１ ％３図の一部の拡大図　　　″ 第４図 凸　　　へ　　　へ　　　へ 烟　　　　鳴　　　　０　　　　） ′ＪしＱす

Claims (1)

【特許請求の範囲】
1. データバスを介して被乗数が置数され、乗数を１ビット
   ずつシリアルに入力して掛算を行なうシリアル乗算手段
   と、乗数を格納してシリアルに読出すマトリクス格納手
   段とを備えたマトリクス乗算回路において、小数点位置
   を示すデジット値から前記シリアル乗算手段および前記
   マトリクス格納手段に供給するシフトクロックのパルス
   数を計算する手段を備えたことを特徴とするグラフィッ
   クディスプレイ用マトリクス乗算回路。