JPS6233439A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPS6233439A
JPS6233439A JP17340885A JP17340885A JPS6233439A JP S6233439 A JPS6233439 A JP S6233439A JP 17340885 A JP17340885 A JP 17340885A JP 17340885 A JP17340885 A JP 17340885A JP S6233439 A JPS6233439 A JP S6233439A
Authority
JP
Japan
Prior art keywords
fet
integrated circuit
buffer layer
active layer
semiconductor elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17340885A
Other languages
English (en)
Other versions
JPH0582743B2 (ja
Inventor
Akira Saito
昭 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP17340885A priority Critical patent/JPS6233439A/ja
Publication of JPS6233439A publication Critical patent/JPS6233439A/ja
Publication of JPH0582743B2 publication Critical patent/JPH0582743B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明に半導体集積回路に関し、特ＩＣ笛界効果型の半
導体素子を含む半導体集積回路に関する。
ｒ２にエムａ）ｔｔり杆　］ 電界効果型の半導体素子１％にＧａＡｓ　　ＦＥＴを含
む半導体集積回路に、現今、高速化、高周波化お工び高
集積化が急速に進み、構収累子の微細化と構成素子同士
の近接化等に伴い、構Ｉｆ５１．素子相互間の不十分な
素子分離ｖｃよる好ましがらざる影響が問題となってき
ている。
第２図は従来の半導体集積回路の一例を示す模式的断面
図である。
従来の半導体集積回路に、第２図に示す二うに、半絶縁
性基板６上にバッファ層５を設け、バッファ層５の上ｌ
こアクティブ層４を設け、このアクティブ層４の上にン
ース雷極２ａ及び２ｂ、ゲート電極１ａ及び１ｂ並ひに
ドレイン電極３ａ及び３ｂを形成することｖｃｚりＦＥ
Ｔ　　Ｔ１及びＦＥＴ　Ｔ２を得成し、ＦＥＴ　　Ｔ、
とＰＥＴ　　Ｔ、の間の素子分離にアクティブ層ｔ一部
分的に除去することに工り形成されていた。
〔発明が解決しようとする問題点〕
上述した従来の半導体集積回路でｉ、　Ｆ’ＥＴ　　’
ｒ！μｍ；’Ｒ’ｒ’　　甲、とφ５ノく、７フ雫論ζ
乃ｒｋ光仙謁枇算諧６を介してつながっているので、第
２図の模式的断面図が示す工うに、例えばＦＥＴ　　Ｔ
１のアクティブ層４からバッファ層５に矢印８で示すよ
うに注入され之キャリヤー（ここでは電子）が隣接した
ＦＥＴ　　Ｔ２の下のバッファＮ５におけるディートレ
ベルに捕えられて、負電荷層９ｔ−形成し、この負市荷
層９がアクティブ層４に２乏１１（１誘起するために、
ＦＥＴ　　Ｔ２の下のアクティブ層４のチャンネルが狭
さくさＡ、ＦＥＴ　　’ｌ’２のドレイン電流がＦＥＴ
　　Ｔ１からの注入キャリヤー（ここでに電子）にＬり
変調される。この工うｖｃ、従来構造の半導体集積回路
でに、隣接する半導体素子の間でバッファ層への注入キ
ャリヤーを介して互いに影響し合い、各々の独立した動
作’ｋｌ害する。そこで、従来構造でに、隣接する半導
体素子を互いに影響を及ぼし合わない距離まで離す必要
があり、従って集積度を著しく低下させてしまう欠点が
あった。
本発明の目的に、隣接する半導体素子相互の影響全防止
することができる半導体集積回路を提供することにある
。
〔問題点全解決する之めの手段〕
本発明の半導体集積回路に半絶縁性基板上にバッファ層
を有し、該バッファ層上にアクティブＪ傷を有し、該ア
クティブ海上に複数の半導体素子を有する半導体集積回
路において、前記複数の半導体素子を構成する個々の半
導体素子間の前記アクティブ層が除かｎた前記バッファ
層表面から、前記半絶縁性基板に到達するように設けら
れ定半導体素子分離用高濃度不純物領域を備えることに
ニジ構成されている。
〔実施例〕
次に、本発明の実施例について図面全参照して説明する
。
第１因に本発明の一実施例の断面図である。　　　　゛
この実施例に、半絶縁性基板６上にバッファ層５を有し
、バッファ層５上にアクティブ層４を有し、アクティブ
層４上１ＣＦＥＴ　　Ｔｔ　（！：ＦＥＴ　　Ｔ２全有
する半導体集積回路において、ＦＥＴ　　Ｔ１とＦＥＴ
　　Ｔ２の間のアクティブ層４が除かれたバラフッ層５
の表面から、半絶縁性基板６に到達する工うに設けられ
九半導体素子分離用高濃度不純物領域７ｆｔ備えた構造
をしている。ここで、半導体素子分離用高濃度不純物領
域７はへ型でもＰ型でも良い。
本実施例の半導体集積回路では、ＦＥＴ　　ＴｌとＦＥ
Ｔ　　Ｔｚとの間に設けらＡ７ｊ半導半導体素子分離用
度濃度不純物領域７気的に接地することに１　４つ、例
えば、ＰＥＴ　　Ｔｌからバッファ層に注入これｔキャ
リヤ（ここでは電子）はこの半導体素子分離用高濃度不
純物領域７に吸収され、隣接し九ＦＥＴ　　’ｒ、のバ
ッファ層５１Ｃに到達せず、従って従来構造の工うにＦ
ＥＴ　　Ｔ、のチャンネルｔｉに影響を与える工うなこ
とに起こらない。
本実施例においてに、構成素子が２個の場合について説
明し友が、素子数が２個以上の場合にも適用出来ること
に自明である。
〔発明の効果〕
以上説明した工うに本発明に工れば、半導体素子分離用
高濃度不純物領域を備え九半導体集積回路では、一つの
半導体素子からバッファ島及び半絶縁性基板への注入キ
ャリヤ（ここでに電子）が遮断され、　ｙ％ｉする他の
半導体素子まで到達することが出来ないので半導体素子
相互の影響に低減し、従って半導体素子間距離を短くし
て集積度を同上させるという効果がある。
【図面の簡単な説明】
第１図に本発明の一実施例の断面図、第２図は従来の半
導体集積回路の一例を示す模式的断面図である。 ｌａ、ｌｂ・・・・・・ゲート１極、２ａ、　　２ｂ・
・・・・・ソース電極、３ａ、３ｂ・・・・・・ドレイ
ン電極、４・・・・・・アクティブ層、５・旧・・バッ
ファ層、６・・・・・・半絶縁性基板、７・・・・・・
半導体素子分離用高濃度不純物領域。

Claims (1)

    【特許請求の範囲】
  1. 半絶縁性基板上にバッファ層を有し、該バッファ層上に
    アクティブ層を有し、該アクティブ層上に複数の半導体
    素子を有する半導体集積回路において、前記複数の半導
    体素子を構成する個々の半導体素子間の前記アクティブ
    層が除かれた前記バッファ層表面から、前記半絶縁性基
    板に到達するよりに設けられた半導体素子分離用高濃度
    不純物領域を有することを特徴とする半導体集積回路。
JP17340885A 1985-08-06 1985-08-06 半導体集積回路 Granted JPS6233439A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17340885A JPS6233439A (ja) 1985-08-06 1985-08-06 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17340885A JPS6233439A (ja) 1985-08-06 1985-08-06 半導体集積回路

Publications (2)

Publication Number Publication Date
JPS6233439A true JPS6233439A (ja) 1987-02-13
JPH0582743B2 JPH0582743B2 (ja) 1993-11-22

Family

ID=15959874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17340885A Granted JPS6233439A (ja) 1985-08-06 1985-08-06 半導体集積回路

Country Status (1)

Country Link
JP (1) JPS6233439A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63217669A (ja) * 1987-03-06 1988-09-09 Oki Electric Ind Co Ltd 半導体集積回路装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5140788A (en) * 1974-07-31 1976-04-05 Commissariat Energie Atomique Kodenchioyobi sonoseizohoho
JPS5853845A (ja) * 1981-09-26 1983-03-30 Fujitsu Ltd 半導体集積回路装置
JPS59167028A (ja) * 1983-03-11 1984-09-20 Mitsubishi Electric Corp 化合物半導体集積回路装置の製造方法
JPS6050952A (ja) * 1983-08-31 1985-03-22 Toshiba Corp 耐放射線半導体素子
JPS6080268A (ja) * 1983-10-07 1985-05-08 Hitachi Micro Comput Eng Ltd 半導体集積回路装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5140788A (en) * 1974-07-31 1976-04-05 Commissariat Energie Atomique Kodenchioyobi sonoseizohoho
JPS5853845A (ja) * 1981-09-26 1983-03-30 Fujitsu Ltd 半導体集積回路装置
JPS59167028A (ja) * 1983-03-11 1984-09-20 Mitsubishi Electric Corp 化合物半導体集積回路装置の製造方法
JPS6050952A (ja) * 1983-08-31 1985-03-22 Toshiba Corp 耐放射線半導体素子
JPS6080268A (ja) * 1983-10-07 1985-05-08 Hitachi Micro Comput Eng Ltd 半導体集積回路装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63217669A (ja) * 1987-03-06 1988-09-09 Oki Electric Ind Co Ltd 半導体集積回路装置

Also Published As

Publication number Publication date
JPH0582743B2 (ja) 1993-11-22

Similar Documents

Publication Publication Date Title
US3657614A (en) Mis array utilizing field induced junctions
JPS59138364A (ja) 半導体装置
US3967988A (en) Diffusion guarded metal-oxide-silicon field effect transistors
JPH07505742A (ja) 二重ゲート付き半導体素子
US3868721A (en) Diffusion guarded metal-oxide-silicon field effect transistors
JP2001345376A (ja) 半導体装置
JP3185441B2 (ja) 高周波高出力電界効果トランジスタ
JPS6233439A (ja) 半導体集積回路
JPH055179B2 (ja)
US3623217A (en) Method of manufacturing a field effect semiconductor device
US3898684A (en) Diffusion guarded metal-oxide-silicon field effect transistors
JPS62274778A (ja) 半導体装置
JP2598446B2 (ja) Ｍｉｓ−ｆｅｔ
JPH0682840B2 (ja) Ｍｏｓ形半導体装置
JPS60259021A (ja) 論理回路装置
JPH0456469B2 (ja)
JPS61224348A (ja) 半導体集積回路装置
JPH0817206B2 (ja) 半導体装置
JPH0355877A (ja) 化合物半導体装置
JPS6271258A (ja) 半導体集積回路装置
JPH0656878B2 (ja) Ｃｍｏｓ半導体装置の製造方法
JP3118893B2 (ja) 縦型ｍｏｓトランジスタ
JPS5858747A (ja) Ｍｏｓ型半導体集積回路
JPS6255303B2 (ja)
JPS6355976A (ja) 電界効果半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees