JPS6232565A - 論理回路図面上に論理結果を表示する方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 力技術分野 この発明は、論理回路図面上に論理結果を表示する方式
に関する。

（イ）従来技術とその問題点 在来のワークステーション（電気系計算卓）では、回路
図の表示と、論理シミュレーション結果表示をマルチク
ィンドを使って、同一画面に独立表示していた。

この方式はかなり優れたものであるが、電子回路の設計
者にとっては、回路図が主な仕様記述書であるから、論
理シミュレーション結果が回路図とは独立に表示される
、というのは不便なことであった。

第７図はワークステーションに於ける従来の回路図の表
示を示している。

ここでは、簡単のため単純な回路を例に示している。ノ
アゲートＡ１ナンドゲ−１−Ｂ、及び第三の素子Ｃであ
るＱ変化するものは、Ａ、Ｂの４本の入力と、素子Ｃの
出力２本である。

しかし、これは単純化した例であって、実際には、ワー
クステーションのディスプレイには、全体の回路図が示
されるのである。

第７図は単なる接続関係を示す回路図であって、入力変
化に対する出力の応答は、ここには図示されていない。

素子Ａ、　Ｂ、Ｃをつなぐ実線は接続関係を示し、この
状態は不変である。

画面の他の部分に、マルチクィンドを使って論理演算の
入力と出力の関係が表示される。

第７図は、単に回路図がディスプレイ上に表わされてい
る、という事に過ぎない。

ワークステーションでは、論理演算をシミュレーション
するのであるから、論理シミュレーションの結果が回路
図の中に直ちに表現された方がより分りやすい。シミュ
レーションも迅速に行う事ができるようになる。

（り）　　目　　　　　的 論理シミュレーションの結果を論理回路図上に直接表示
し、論理検証を容易にする事が本発明の目的である。

に）構　収 本発明に於ては、電子回路図上に、論理シミュレーショ
ンの結果を表示するようにする。

このだめの実現方法を第１図に示す。

まず回路図を入力する。これがワークステーションのグ
ラフィック端末に表示される。この回路図は、素子と、
素子間を接続する配線よりなっている。

次に、設計者が回路図を児ながら、論理シミュレーショ
ンを実行する。

論理シミュレーションの結果が分る。これを、信号名、
時間、時刻に対応させて、回路図に戻す。

回路図の配線記号を用いて、結果を表示する。

第２図〜第６図は、第７図の回路例に対し、本発明を適
用したものを示している。

第２図〜第６図は時間の推移を追って論理シミュレーシ
ョンの結果を表示するものである。それぞれの図に於て
、第１図に示す動作が行われている。

論理シミュレーションの結果は、配線の記号を実線と破
線にする事によって表現している。デジタル回路である
ので、それぞれの配線の電位は、］（ｉであるか、又は
り、であるか又は、不定である。

そこで、例えばＨｉである場合、その配線を実線で表わ
す。ＬＯである場合、その配線を破線で表わす。

第２図に於て、ノアグー）Ａの２人力はともてＨ１１ナ
ントゲートＢの２人力もともにＨｉである。

これら入力は実線で示される。論理シミュレーションの
結果、ナントゲート、ノアゲートの出力はともにＬｏで
ある事が分る。そこでこれらの出力は破線になって、Ｌ
ｏである事を明示する。また素子Ｃの一方の出力（Ｑ出
力と仮に呼ぶ）はり、で、他方の出力（Ｑ出力と仮に呼
ぶ）はＨｉである事が分ったとする。Ｑは破線、Ｑは実
線で示される。

第３図はその後、ノアゲートの２人力が、ともにＬｏに
なった場合のシミュレーションの結果を示している。ノ
アゲートの出力がＨｉになるから、これを実線で明示し
ている。ナントゲートＢの入出力関係は不変である。素
子Ｃの出力も変わらない。

第４図は、その後ナントゲートの１人力がＬｏになった
ものを示す。するとナントゲートＢの出力がＨｌになる
ので、実線によって表わされる。ノアゲートの入出力関
係は変わらない。

第５図はその後さらにナントゲートの２人力ともにＨｉ
に戻ったとする。ナントゲートの２人力は実線になり、
出力は破線になる。

第６図はその後、再びナンドゲー）Ｂの１人力がＬｏに
なり（破線で示す）、ナントゲートの出力がＨｉになっ
た状態を示す。

これによって素子Ｃの２出力は変化する。Ｑ出力はＨｉ
（実線）、Ｑ出力はり、（破線）になっている。

以上は一例にすぎない。このように、論理シミュレーシ
ョンの結果を、実線、破線の別によって、回路図上に直
接表現することができる。

さらに、実線、破線の他に二重線、三重線、・・・一点
鎖線、二点鎖線、・・・などを用いることもできる。要
するにＨｉ、　Ｌｏを区別できる線であればよいＯ 乞つ効　果 回路図面の配線部に論理シミュレーション結果を表示し
ているから、本発明に放ては、回路図面上で論理動作を
ダイナミックに検証する事ができる。

複雑な回路構成であっても、検証を行う事が容易である
。また検証結果を直観的に理解しゃすい。

シミュレーションの能率が向上する。

本発明は、主と１．て電気系エンジニアリングワークス
テーションに用いる事ができる。

【図面の簡単な説明】

第１図は本発明の実現方法を示すフローチャート。 第２図〜第６図は本発明の表示方式の例を示すグラフィ
ック端末上に表われた回路図。第２図から時間ステップ
がひとつづつ進行する事によシ、第６図に示すように変
化する。 第７図は従来の表示方式によるグラフィック端末に表わ
れる回路図。 発　　明　　者　　　　　　兼　　子　　　隆特許出願
人　　住友電気工業株式会社 第　　　２　　　［゛〈 第　　　３　　　図 第　　　４　　　図 第　　　５　　　図 第　　　６　　　図 第　　　７　　　図 従来手法 状態に変化なし

Claims (1)

【特許請求の範囲】
1. グラフィック端末に表示された回路図について論理シミ
   ュレーションを行い、論理シミュレーションの結果を、
   回路図面の配線部に実線と破線などの区別により表示す
   る事を特徴とする論理回路図面上に論理結果を表示する
   方式。