JPS6231179A - 半導体受光素子の製造方法 - Google Patents
半導体受光素子の製造方法Info
- Publication number
- JPS6231179A JPS6231179A JP60171331A JP17133185A JPS6231179A JP S6231179 A JPS6231179 A JP S6231179A JP 60171331 A JP60171331 A JP 60171331A JP 17133185 A JP17133185 A JP 17133185A JP S6231179 A JPS6231179 A JP S6231179A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inp
- region
- type inp
- carrier concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
ＩｎＰ液相成長層の不純物補償を蒸気圧の非常に小さい
マンガンを用いて行うことによって、該ＩｎＰ層の不純
物補償の再現性を高めてキャリア濃度のばらつきを減少
し、且つ層厚方向のキャリア濃度の分布をなくして、高
僧倍率のアバランシェ・フォトダイオードの製造歩留り
を向上する。
マンガンを用いて行うことによって、該ＩｎＰ層の不純
物補償の再現性を高めてキャリア濃度のばらつきを減少
し、且つ層厚方向のキャリア濃度の分布をなくして、高
僧倍率のアバランシェ・フォトダイオードの製造歩留り
を向上する。
本発明は半導体受光素子の製造方法に係り、特に光吸収
領域にＩ ｎ＋−ＸＧａｘ ＡＳ＋−ｙ Ｐｙ （０
≦ｘ＜１．０≦ｙ＜１）（以下ＩｎＧａＡｓと略称する
）を用いるＩｎＧａＡｓ−アバランシェ・フォトダイオ
ードの製造方法の改良に関する。
領域にＩ ｎ＋−ＸＧａｘ ＡＳ＋−ｙ Ｐｙ （０
≦ｘ＜１．０≦ｙ＜１）（以下ＩｎＧａＡｓと略称する
）を用いるＩｎＧａＡｓ−アバランシェ・フォトダイオ
ードの製造方法の改良に関する。
１．３〜１．５μｍ帯の光通信において、受光素子とし
ては高僧倍率を有するＩｎＧａＡｓ−アバランシェ・フ
ォトダイオード（ＡＰＤ）が多く用いられる。゛そして
上記光通信の信頼度を高めるために増倍率が大きく且つ
ばらつきの少ない素子が必要とされ、かかる素子が高歩
留りで得られる製造方法が要望されている。
ては高僧倍率を有するＩｎＧａＡｓ−アバランシェ・フ
ォトダイオード（ＡＰＤ）が多く用いられる。゛そして
上記光通信の信頼度を高めるために増倍率が大きく且つ
ばらつきの少ない素子が必要とされ、かかる素子が高歩
留りで得られる製造方法が要望されている。
第３図は、実用されているＩｎＧａＡｓ−ＡＰＤの構造
を模式的に示す平面図（ａｌ及びそのＡ−Ａ矢視断面図
である。
を模式的に示す平面図（ａｌ及びそのＡ−Ａ矢視断面図
である。
同図において、１は（１１１）Ａ面を有するｎ゛型（ｎ
”−）ＩｎＰ基板、２はｎ”−ＩｎＰバッファ層、３は
ＩｎＧａＡｓ光吸収層、４はＩ ｎＧａＡｓＰ電位勾配
層、５はｎ−ＩｎＰキャリア増倍層、６はｎ−−ＩｎＰ
ガードリング領域、７はｐ”−ＩｎＰ受光領域、８はｎ
電極、９はｎ電極を示す。
”−）ＩｎＰ基板、２はｎ”−ＩｎＰバッファ層、３は
ＩｎＧａＡｓ光吸収層、４はＩ ｎＧａＡｓＰ電位勾配
層、５はｎ−ＩｎＰキャリア増倍層、６はｎ−−ＩｎＰ
ガードリング領域、７はｐ”−ＩｎＰ受光領域、８はｎ
電極、９はｎ電極を示す。
かかる構造においてｎ” −ＩｎＰ基板１及びｎ” −
１０Ｐバッファ層２はＩＱＩｌｌｃｍ−３程度の高いｎ
型のキャリア濃度を有する低抵抗層であり、ＩｎＧａＡ
ｓ光吸収層３及びＩｎＧａＡｓＰ電位勾配層４電位勾配
−４の高抵抗層である。
１０Ｐバッファ層２はＩＱＩｌｌｃｍ−３程度の高いｎ
型のキャリア濃度を有する低抵抗層であり、ＩｎＧａＡ
ｓ光吸収層３及びＩｎＧａＡｓＰ電位勾配層４電位勾配
−４の高抵抗層である。
そしてｐ” −ＩｎＰ受光領域７はＩＱ１８ｃｍ−：ｌ
程°度の高いｐ型キャリア濃度を有する低抵抗領域に形
成され、ｎ−ＩｎＰキャリア増倍層５は１００■程度の
所定の動作電圧を得るために１〜１．８ ＸＩＯ”ｃｍ
−３程度のｎ型キャリア濃度に、またｎ−−ＩｎＰガ
ードリング領域６はｐ−ＩｎＰ受光領域７との間に動作
電圧より２０Ｖ程度高い耐圧を有し、且つ良好な結晶性
を維持するために３〜７Ｘ１０”ｃｍ弓程度のｎ型キャ
リア濃度に制御される。
程°度の高いｐ型キャリア濃度を有する低抵抗領域に形
成され、ｎ−ＩｎＰキャリア増倍層５は１００■程度の
所定の動作電圧を得るために１〜１．８ ＸＩＯ”ｃｍ
−３程度のｎ型キャリア濃度に、またｎ−−ＩｎＰガ
ードリング領域６はｐ−ＩｎＰ受光領域７との間に動作
電圧より２０Ｖ程度高い耐圧を有し、且つ良好な結晶性
を維持するために３〜７Ｘ１０”ｃｍ弓程度のｎ型キャ
リア濃度に制御される。
ここでキャリア増倍層５及びガードリング領域６を上記
値に制御することが高僧倍率を有するＡＰＤを得るため
に重要なことである。
値に制御することが高僧倍率を有するＡＰＤを得るため
に重要なことである。
上記ＡＰＤを形成する場合、各層は液相成長法で形成さ
れるが、この際Ｉ Ｘ１０１６ｃｍ−”以下のキャリア
濃度を有するｎ−−ＩｎＰ層をノンドープで形成するこ
とは極めて困難である。
れるが、この際Ｉ Ｘ１０１６ｃｍ−”以下のキャリア
濃度を有するｎ−−ＩｎＰ層をノンドープで形成するこ
とは極めて困難である。
そのため従来の製造方法においてガードリング領域６に
用いられるキャリア濃度３〜７×工ＯＩ５ｃｍ弓程度の
ｎ−−ＩｎＰ層は、カドミウム（Ｃｄ）を用いて不純物
補償を行いエピタキシャル成長することにより形成して
いた。
用いられるキャリア濃度３〜７×工ＯＩ５ｃｍ弓程度の
ｎ−−ＩｎＰ層は、カドミウム（Ｃｄ）を用いて不純物
補償を行いエピタキシャル成長することにより形成して
いた。
しかし上記従来の不純物補償方法においては、Ｃｄの蒸
気圧が非常に高いことにより、ｉ）成長前のメルト溶融
に際してメルト中からＣｄが蒸発するため、成長層のキ
ャリア濃度に再現性が得られない、 ｉｉ ）成長中にもＣｄの蒸発があるため成長層中にキ
ャリア濃度の勾配ができる、 等の欠点があり、高キヤリア増倍率を有するＩｎＧａＡ
ｓ−ＡＰＤを歩留りよく製造することが極めて困難であ
った。
気圧が非常に高いことにより、ｉ）成長前のメルト溶融
に際してメルト中からＣｄが蒸発するため、成長層のキ
ャリア濃度に再現性が得られない、 ｉｉ ）成長中にもＣｄの蒸発があるため成長層中にキ
ャリア濃度の勾配ができる、 等の欠点があり、高キヤリア増倍率を有するＩｎＧａＡ
ｓ−ＡＰＤを歩留りよく製造することが極めて困難であ
った。
ｃ問題点を解決するための手段〕
第１図ｆａ）乃至（ｅ）は本発明の方法の一実施例を示
す工程断面図である。
す工程断面図である。
上記問題点は同図に示すように、
Ｉ ｎ＋−ｘ Ｇ ａｘ Ａ Ｓ ｌ−ｙ Ｐ ｙ
（０≦ｘ＜ｌ、Ｑ≦ｙ＜、１）を光吸収領域、ＩｎＰを
増倍領域及びガードリング領域とする半導体受光素子を
形成する？、［Ｌ、て、該ＩｎＰの不純物補償をマンガ
ン（Ｍｎ）を用いて行う本発明による半導体受光素子の
製造方法によって解決される。
（０≦ｘ＜ｌ、Ｑ≦ｙ＜、１）を光吸収領域、ＩｎＰを
増倍領域及びガードリング領域とする半導体受光素子を
形成する？、［Ｌ、て、該ＩｎＰの不純物補償をマンガ
ン（Ｍｎ）を用いて行う本発明による半導体受光素子の
製造方法によって解決される。
即ち本発明の方法においてはＩｎＰ層の不純物補償を行
うｐ型不純物に、成長温度近傍の温度である６００℃に
おいて１０−’ａｔｍ程度の高い蒸気圧を有する従来の
Ｃｄに替えて、その１ ／１０９程度である１０− ”
ａ ｔｍ程度の極めて低い蒸気圧を有するＭｎを用い
ることによって、該ＩｎＰ層の不純物補償精度を高める
と共に、第２図のキャリア濃度の層厚方向プロファイル
図にカーブＣ１で示すように、従来のＣｄにおいてカー
ブＣＣａで示すように大きく生じていた層厚方向のキャ
リア濃度の分布を、殆ど皆無にする。
うｐ型不純物に、成長温度近傍の温度である６００℃に
おいて１０−’ａｔｍ程度の高い蒸気圧を有する従来の
Ｃｄに替えて、その１ ／１０９程度である１０− ”
ａ ｔｍ程度の極めて低い蒸気圧を有するＭｎを用い
ることによって、該ＩｎＰ層の不純物補償精度を高める
と共に、第２図のキャリア濃度の層厚方向プロファイル
図にカーブＣ１で示すように、従来のＣｄにおいてカー
ブＣＣａで示すように大きく生じていた層厚方向のキャ
リア濃度の分布を、殆ど皆無にする。
かくて、高キヤリア増倍率を有するＡＰＤを歩留りよく
製造することが可能になる。
製造することが可能になる。
以下本発明の方法を、第１図（ａ）乃至（ｅ）に示す実
施例を参照し実施例により具体的に説明する。
施例を参照し実施例により具体的に説明する。
第１図（ａ）参照
本発明の方法によりＩｎＧａＡｓ−ＡＰＤを製造するに
際しては、先ず従来通り通常の液相エピタキシャル成長
方法により、（１００）Ａ面を有し１１０１８ａ −’
程度のキャリア濃度を有するｎ”−ＩｎＰ基板１上に、
ｌ Ｑ ’ ８ａｍ −’程度のキャリア濃度を有する
厚さ３．５μｍ程度のｎ” −ＩｎＰバツフアＮ２、ノ
ンドープで厚さ２μｍ程度のｒｎＧａＡｓ光吸酸層３、
ノンドープで厚さ０．５μｍ程度のＩｎＧａＡｓ Ｐ電
位勾配層４及びキャリア濃度１〜１．８ＸＩＯ”ａｍ−
３程度で厚さ２．５．ｃｚｍ程度のｎ−ＩｎＰキャリア
増倍層５を順次積層成長する。
際しては、先ず従来通り通常の液相エピタキシャル成長
方法により、（１００）Ａ面を有し１１０１８ａ −’
程度のキャリア濃度を有するｎ”−ＩｎＰ基板１上に、
ｌ Ｑ ’ ８ａｍ −’程度のキャリア濃度を有する
厚さ３．５μｍ程度のｎ” −ＩｎＰバツフアＮ２、ノ
ンドープで厚さ２μｍ程度のｒｎＧａＡｓ光吸酸層３、
ノンドープで厚さ０．５μｍ程度のＩｎＧａＡｓ Ｐ電
位勾配層４及びキャリア濃度１〜１．８ＸＩＯ”ａｍ−
３程度で厚さ２．５．ｃｚｍ程度のｎ−ＩｎＰキャリア
増倍層５を順次積層成長する。
ここで各溶液組成は、
ｎ”−ＩｎＰバッファ層２に対するものＩｎ ： Ｉｎ
Ｐ＝１ ｇ ：１１．３ｎｖＩｎＧａＡｓ光吸収層３に
対するもの Ｉｎ ：ＧａＡｓ ： ＩｎＡｓ＝ １ ｇ ：
６２．３■： ３６．４■ＩｎＧａＡｓＰ電位勾配層４
に対するものＩｎ ： ＩｎＡｓ ：ＧａＡｓ ： Ｉ
ｎＰ＝ １ ｇ ： ７７．６ｎｗ ： １２．７■：
３．０■ｎ−ＩｎＰキャリア増倍層５に対するものＩｎ
： Ｉ ｎＰ＝１ ｇ ：９．７ ｒｒｃｒである。
Ｐ＝１ ｇ ：１１．３ｎｖＩｎＧａＡｓ光吸収層３に
対するもの Ｉｎ ：ＧａＡｓ ： ＩｎＡｓ＝ １ ｇ ：
６２．３■： ３６．４■ＩｎＧａＡｓＰ電位勾配層４
に対するものＩｎ ： ＩｎＡｓ ：ＧａＡｓ ： Ｉ
ｎＰ＝ １ ｇ ： ７７．６ｎｗ ： １２．７■：
３．０■ｎ−ＩｎＰキャリア増倍層５に対するものＩｎ
： Ｉ ｎＰ＝１ ｇ ：９．７ ｒｒｃｒである。
第１図（′ｂ）参照
次いで上記キャリア増倍層５上に図示しない例えば８０
８ｍ中程度の第１の窒化シリコン膜マスクを形成し、例
えばフェリシアン化カリウムと水酸化ナトリウムとの混
液によりキャリア増倍層５のメサエッチングを行った後
、前記窒化シリコン膜マスクを弗酸により除去して、上
記８０８ｍ中程度の頂上径を有し高さ例えば１．５μｍ
程度のメサ状のキャリア増倍領域１０５を形成する。
８ｍ中程度の第１の窒化シリコン膜マスクを形成し、例
えばフェリシアン化カリウムと水酸化ナトリウムとの混
液によりキャリア増倍層５のメサエッチングを行った後
、前記窒化シリコン膜マスクを弗酸により除去して、上
記８０８ｍ中程度の頂上径を有し高さ例えば１．５μｍ
程度のメサ状のキャリア増倍領域１０５を形成する。
第１図（Ｃ）参照
次いで２回目の液相エピタキシャル成長によって図示の
ように、メサ状のキャリア増倍領域１０５の側方を埋め
、且つメサ部上の厚さが０．５〜１μｍ程度になるｎ−
−ＩｎＰ埋込成長層１０６を形成する。
ように、メサ状のキャリア増倍領域１０５の側方を埋め
、且つメサ部上の厚さが０．５〜１μｍ程度になるｎ−
−ＩｎＰ埋込成長層１０６を形成する。
本発明においてはこのｎ−−−ＩｎＰ埋込み成長Ｎ１０
６の不純物補償をＭｎを用いて行う。
６の不純物補償をＭｎを用いて行う。
溶液の組成は
Ｉｎ ： ＩｎＰ ：Ｍｎ＝１ ｇ ：１１．３ｍｇ：
０．０２ｎｗである。
０．０２ｎｗである。
Ｍｎの蒸気圧は前述したように極めて低いので、溶液を
溶融形成する際該Ｍｎが蒸発減量することはないので、
成長層のキャリア濃度には極めて良い再現性が得られる
。
溶融形成する際該Ｍｎが蒸発減量することはないので、
成長層のキャリア濃度には極めて良い再現性が得られる
。
そしてこのｎ−−ＩｎＰ埋込み成長層１０６のキャリア
濃度は、５Ｘ１０”ａｍ−”となる。
濃度は、５Ｘ１０”ａｍ−”となる。
また成長に際してもＭｎの蒸発はないので、第２図にカ
ーブＣ０で示したように成長層１０６に層厚方向のキャ
リア濃度の分布を生じない。
ーブＣ０で示したように成長層１０６に層厚方向のキャ
リア濃度の分布を生じない。
第１図（ｄ）参照
次いで上記ｎ−−ＩｎＰ埋込み成長層１０６上に前記キ
ャリア増倍領域１０５の上部を包含する１２０μｍ中程
度の開孔を有する第２の窒化シリコン膜マスク１０を形
成し、封管中におけるＣｄ拡散を行い、底部がキャリア
増倍領域１０５内に達する深さ１．５μｍ程度のｐ”
−ＩｎＰ受光領域７を形成する。
ャリア増倍領域１０５の上部を包含する１２０μｍ中程
度の開孔を有する第２の窒化シリコン膜マスク１０を形
成し、封管中におけるＣｄ拡散を行い、底部がキャリア
増倍領域１０５内に達する深さ１．５μｍ程度のｐ”
−ＩｎＰ受光領域７を形成する。
ここでｎ型キャリア増倍領域１０５のキャリア濃度は前
記１〜１．８ ＸＩＯｌｔｈｃｍ−”程度に厳密に規定
されるので該キャリア増倍領域１０５とｐ”−ＩｎＰ受
光領域７との間の耐圧は１００Ｖ程度の設計値が得られ
、またｎ−−ＩｎＰ埋込み成長層１０６も前述したよう
にＭｎを補償不純物として形成したことによりキャリア
濃度が５ ＸＩＯＩ５ａｍ−’程度に厳密に規定され、
且つキャリア濃度の分布がないので、ｎ−−ＩｎＰ埋込
み成長Ｎ１０６とｐ” −ＩｎＰ受光領域７間の接合深
さは一定し、且つ１２０Ｖ程度の設計通りの耐圧が得ら
れる。
記１〜１．８ ＸＩＯｌｔｈｃｍ−”程度に厳密に規定
されるので該キャリア増倍領域１０５とｐ”−ＩｎＰ受
光領域７との間の耐圧は１００Ｖ程度の設計値が得られ
、またｎ−−ＩｎＰ埋込み成長層１０６も前述したよう
にＭｎを補償不純物として形成したことによりキャリア
濃度が５ ＸＩＯＩ５ａｍ−’程度に厳密に規定され、
且つキャリア濃度の分布がないので、ｎ−−ＩｎＰ埋込
み成長Ｎ１０６とｐ” −ＩｎＰ受光領域７間の接合深
さは一定し、且つ１２０Ｖ程度の設計通りの耐圧が得ら
れる。
なお上記ｎ−−ＩｎＰ埋込み成長層１０６はｎ−−Ｉｎ
Ｐガードリング領域６となる。
Ｐガードリング領域６となる。
第１図ｔｅｌ参照
次いで第２の窒化シリコン膜マスク１０を除去した後、
通常の方法により基板底面にＡｕＳｎよりなるｎ電極９
を形成し、上記ｐ” −ＩｎＰ受光領域７上に例えば１
００μｍ中程度の受光用開孔１１を有するリング状の、
Ａ ｕ ／ Ｚ ｎ ／ Ａ ｕよりなるｐ電極８を形
成し、本発明に係るＩｎＧａＡｓ−ＡＰＤが完成する。
通常の方法により基板底面にＡｕＳｎよりなるｎ電極９
を形成し、上記ｐ” −ＩｎＰ受光領域７上に例えば１
００μｍ中程度の受光用開孔１１を有するリング状の、
Ａ ｕ ／ Ｚ ｎ ／ Ａ ｕよりなるｐ電極８を形
成し、本発明に係るＩｎＧａＡｓ−ＡＰＤが完成する。
以上説明のように本発明の方法においては、ＩｎＰ層を
低キヤリア濃度に補償するために用いる不純物が、Ｉｎ
Ｐ層の液相成長工程におけるメルトの溶融及び成長の過
程において蒸発減量することかない。
低キヤリア濃度に補償するために用いる不純物が、Ｉｎ
Ｐ層の液相成長工程におけるメルトの溶融及び成長の過
程において蒸発減量することかない。
従って本発明によれば、再現性よく層厚方向に分布のな
い低キヤリア濃度のＩｎＰ層を得ることができるので、
高キヤリア増倍率を有するＩｎＧａＡｓ−ＡＰＤが歩留
りよく製造できる。
い低キヤリア濃度のＩｎＰ層を得ることができるので、
高キヤリア増倍率を有するＩｎＧａＡｓ−ＡＰＤが歩留
りよく製造できる。
第１図（ａ）乃至（ｅ）は本発明の一実施例を示す工程
断面図、 第２図はｎ−−ＩｎＰ層のキャリア濃度の層厚方向プロ
ファイル図、 第３図は実用されているＩｎＧａＡｓ−ＡＰＤの構造を
模式的に示す平面図（ａ）及びＡ−Ａ矢視断面図（ｂｌ
である。 図において、 １はｎ“−ＩｎＰ基板、 ２はｎ” −ＩｎＰバッフ１ア層、 ３はＩｎＧａＡｓ光吸収層、 ４はＩｎＧａＡｓＰ電位勾配層、 ５はｎ−１ｎ、Ｐキャリア増倍層、 ６はｎ−−ＩｎＰガードリング領域、 ７はｐ”−ＩｎＰ受光領域、 ８はｎ電極、 ９はｎ電極、 １０は第２の窒化シリコン膜マスク、 １１は受光用開孔、 １０５はｎ型キャリア増倍領域 １０６はｎ−−ＩｎＰ埋込成長層 を示す。 ス
断面図、 第２図はｎ−−ＩｎＰ層のキャリア濃度の層厚方向プロ
ファイル図、 第３図は実用されているＩｎＧａＡｓ−ＡＰＤの構造を
模式的に示す平面図（ａ）及びＡ−Ａ矢視断面図（ｂｌ
である。 図において、 １はｎ“−ＩｎＰ基板、 ２はｎ” −ＩｎＰバッフ１ア層、 ３はＩｎＧａＡｓ光吸収層、 ４はＩｎＧａＡｓＰ電位勾配層、 ５はｎ−１ｎ、Ｐキャリア増倍層、 ６はｎ−−ＩｎＰガードリング領域、 ７はｐ”−ＩｎＰ受光領域、 ８はｎ電極、 ９はｎ電極、 １０は第２の窒化シリコン膜マスク、 １１は受光用開孔、 １０５はｎ型キャリア増倍領域 １０６はｎ−−ＩｎＰ埋込成長層 を示す。 ス
Claims (1)
- Ｉｎ＿１＿−＿ｘＧａ＿ｘＡｓ＿１＿−＿ｙＰ＿ｙ（０
≦ｘ＜１、０≦ｙ＜１）を光吸収領域、ＩｎＰを増倍領
域及びガードリング領域とする半導体受光素子を形成す
るに際して、該ＩｎＰの不純物補償をマンガンを用いて
行うことを特徴とする半導体受光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60171331A JPS6231179A (ja) | 1985-08-02 | 1985-08-02 | 半導体受光素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60171331A JPS6231179A (ja) | 1985-08-02 | 1985-08-02 | 半導体受光素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6231179A true JPS6231179A (ja) | 1987-02-10 |
Family
ID=15921249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60171331A Pending JPS6231179A (ja) | 1985-08-02 | 1985-08-02 | 半導体受光素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6231179A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63269119A (ja) * | 1987-04-27 | 1988-11-07 | Nec Corp | 多重量子井戸構造 |
| US6384462B1 (en) * | 2000-12-06 | 2002-05-07 | Nova Crystals, Inc. | Planar hetero-interface photodetector |
| KR20030005983A (ko) * | 2001-07-11 | 2003-01-23 | 이승현 | 입체영상 판독용 디스크케이스 |
| JP2006295216A (ja) * | 1995-02-02 | 2006-10-26 | Sumitomo Electric Ind Ltd | ｐｉｎ型受光素子およびｐｉｎ型受光素子の製造方法 |
| JP2008270529A (ja) * | 2007-04-20 | 2008-11-06 | Opnext Japan Inc | 半導体受光装置、光受信モジュールおよび半導体受光装置の製造方法 |
-
1985
- 1985-08-02 JP JP60171331A patent/JPS6231179A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63269119A (ja) * | 1987-04-27 | 1988-11-07 | Nec Corp | 多重量子井戸構造 |
| JP2006295216A (ja) * | 1995-02-02 | 2006-10-26 | Sumitomo Electric Ind Ltd | ｐｉｎ型受光素子およびｐｉｎ型受光素子の製造方法 |
| US6384462B1 (en) * | 2000-12-06 | 2002-05-07 | Nova Crystals, Inc. | Planar hetero-interface photodetector |
| KR20030005983A (ko) * | 2001-07-11 | 2003-01-23 | 이승현 | 입체영상 판독용 디스크케이스 |
| JP2008270529A (ja) * | 2007-04-20 | 2008-11-06 | Opnext Japan Inc | 半導体受光装置、光受信モジュールおよび半導体受光装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6635908B2 (en) | Burying type avalanche photodiode and fabrication method thereof | |
| US4656494A (en) | Avalanche multiplication photodiode having a buried structure | |
| EP0347157A2 (en) | Pin semiconductor light receiving device | |
| JPS5854685A (ja) | アバランシ・ホトダイオ−ド及びその製造方法 | |
| JPH02202071A (ja) | 半導体受光素子及びその製造方法 | |
| JPS6231179A (ja) | 半導体受光素子の製造方法 | |
| JPS6058686A (ja) | 光検出器及びその製造方法 | |
| JP4861388B2 (ja) | アバランシェホトダイオード | |
| JPS6244709B2 (ja) | ||
| US7214971B2 (en) | Semiconductor light-receiving device | |
| JPH0554713B2 (ja) | ||
| JPH04342174A (ja) | 半導体受光素子 | |
| JP2711055B2 (ja) | 半導体光検出器およびその製造方法 | |
| JP2685703B2 (ja) | 半導体光検出器およびその製造方法 | |
| JPH0567849A (ja) | 半導体発光素子 | |
| JPS6356965A (ja) | 半導体受光装置 | |
| JPH041740Y2 (ja) | ||
| JPS6390867A (ja) | 半導体受光素子の製造方法 | |
| JP2671554B2 (ja) | 赤外線検知器の製造方法 | |
| JPH0410233B2 (ja) | ||
| JPS62291075A (ja) | 光半導体装置 | |
| JPH06151939A (ja) | 半導体光検出器およびその製造方法 | |
| JPS62132375A (ja) | 半導体受光素子及びその製造方法 | |
| JPS6244710B2 (ja) | ||
| JPS6358976A (ja) | 半導体受光装置の製造方法 |