JPH0410233B2 - - Google Patents
Info
- Publication number
- JPH0410233B2 JPH0410233B2 JP56156283A JP15628381A JPH0410233B2 JP H0410233 B2 JPH0410233 B2 JP H0410233B2 JP 56156283 A JP56156283 A JP 56156283A JP 15628381 A JP15628381 A JP 15628381A JP H0410233 B2 JPH0410233 B2 JP H0410233B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- compound semiconductor
- layer
- inp
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 47
- 239000000463 material Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 9
- 239000013078 crystal Substances 0.000 claims description 6
- 230000003287 optical effect Effects 0.000 claims description 5
- 150000001875 compounds Chemical class 0.000 claims 16
- 239000000126 substance Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 70
- 238000009792 diffusion process Methods 0.000 description 11
- 239000012535 impurity Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 239000002344 surface layer Substances 0.000 description 6
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010494 dissociation reaction Methods 0.000 description 2
- 230000005593 dissociations Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 229910005542 GaSb Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
- H01L31/1075—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes in which the active layers, e.g. absorption or multiplication layers, form an heterostructure, e.g. SAM structure
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Light Receiving Elements (AREA)
Description
【発明の詳細な説明】
本発明は半導体検出器に関する。特に界面特性
の改善による低暗電流化に適した受光素子に関す
る。
の改善による低暗電流化に適した受光素子に関す
る。
従来は、第１図ａおよびｂに示す様にメサ型あ
るいはプレーナ型構造の受光素子が提案されてい
る。第１図ａの構造において、半導体基板０１上
に第１の導電型の半導体層0.2および第２の導電
型の半導体層０３が形成され、更に電極０８，０
９が設けられている。第１図ａの様なメサ構造で
は、高い電界が接合端面に露出するため、表面保
護膜の性質により、素子特性が左右されることに
なり、実上用望ましくない。一方、第１図ｂのプ
レーナ構造（公開特許公報昭55−132079号）で
は、メサ型構造に比べて安定な動作が得られると
期待される。第１図ｂの構造では、InP半導体基
板１上にn+型InP層２、ｎ型InGaAsP層３および
ｎ型InP層４が形成されている。６はたとえばCd
を拡散して形成するｐ型領域でこの拡散端面で
pn接合が形成されている。７は絶縁層、８，９
は電極である。しかし、InP結晶は、蒸気圧の高
いＰが結晶成長後の素子作成プロセスの熱処理工
程において解離し、表面層は変質することが考え
られる。それ故、表面保護膜形成後の界面特性は
不安定となり、暗電流が大きくなる原因となる。
るいはプレーナ型構造の受光素子が提案されてい
る。第１図ａの構造において、半導体基板０１上
に第１の導電型の半導体層0.2および第２の導電
型の半導体層０３が形成され、更に電極０８，０
９が設けられている。第１図ａの様なメサ構造で
は、高い電界が接合端面に露出するため、表面保
護膜の性質により、素子特性が左右されることに
なり、実上用望ましくない。一方、第１図ｂのプ
レーナ構造（公開特許公報昭55−132079号）で
は、メサ型構造に比べて安定な動作が得られると
期待される。第１図ｂの構造では、InP半導体基
板１上にn+型InP層２、ｎ型InGaAsP層３および
ｎ型InP層４が形成されている。６はたとえばCd
を拡散して形成するｐ型領域でこの拡散端面で
pn接合が形成されている。７は絶縁層、８，９
は電極である。しかし、InP結晶は、蒸気圧の高
いＰが結晶成長後の素子作成プロセスの熱処理工
程において解離し、表面層は変質することが考え
られる。それ故、表面保護膜形成後の界面特性は
不安定となり、暗電流が大きくなる原因となる。
本発明の目的は、前述した欠点を除去すること
により、暗電流の小さい安定な受光素子を提供す
ることにある。
により、暗電流の小さい安定な受光素子を提供す
ることにある。
本発明の骨子は第２図に示す様に、能動領域と
なる禁止帯幅の小さい物質層１３（第１の半導体
層）の上に光の窓層となる禁止帯幅の大きい物質
層１４（第２の半導体層）を形成し、その平面領
域の一部は上記物質層１４の表面から所定の深さ
まで不純物拡散により元の導電型と逆の導電型に
され、もつてpn接合が形成された半導体装置に
おいて、上記物質層１４の表面とpn接合が交差
する領域には物質層１４の上にさらに高温にて物
質層１４よりも安定な第３の半導体層１５を形成
しこの上部に表面保護膜で保護することによつ
て、半導体と界面との間の安定化を図るものであ
る。暗電流の低下、並びに界面安定化を図つた受
光素子構造を特徴とする。
なる禁止帯幅の小さい物質層１３（第１の半導体
層）の上に光の窓層となる禁止帯幅の大きい物質
層１４（第２の半導体層）を形成し、その平面領
域の一部は上記物質層１４の表面から所定の深さ
まで不純物拡散により元の導電型と逆の導電型に
され、もつてpn接合が形成された半導体装置に
おいて、上記物質層１４の表面とpn接合が交差
する領域には物質層１４の上にさらに高温にて物
質層１４よりも安定な第３の半導体層１５を形成
しこの上部に表面保護膜で保護することによつ
て、半導体と界面との間の安定化を図るものであ
る。暗電流の低下、並びに界面安定化を図つた受
光素子構造を特徴とする。
前記の第３の半導体層には第２の半導体層（た
とえばInP）と(1)格子整合をとり得る、(2)同じ結
晶系をとり得る、等の性質を持つ半導体材料を用
いる。InPに対してはInGaAsPが好ましい。表面
のInGaAsP層は能動領域の半導体材料よりバン
ド・ギヤツプが大なる組成とすれば良い。
とえばInP）と(1)格子整合をとり得る、(2)同じ結
晶系をとり得る、等の性質を持つ半導体材料を用
いる。InPに対してはInGaAsPが好ましい。表面
のInGaAsP層は能動領域の半導体材料よりバン
ド・ギヤツプが大なる組成とすれば良い。
本発明の実施例を第２図に示し、その構造を以
下に説明する。
下に説明する。
約1018cm-3以上の高不純物濃度のn+形InP基板、
11、上に公知の液相エピタキシヤル成長法により
不純物濃度が９×1015cm-3、厚さ1.5μｍのｎ形
InP層、12、を形成し、続いて不純物濃度が７×
1015cm-3、厚さ1.3μｍのｎ形In0.61Ga0.39As0.83P0.17
層、13、を形成し、引続いて不純物濃度が９×
1015cm-3、厚さ1.8μｍのｎ形InP層、14を形成し、
最後に不純物濃度７×1015cm-3、厚さ0.2μｍのｎ
形In0.9Ga0.1As0.2P0.8層、15、を連続的に形成す
る。Al2O3及びSiO2膜を公知の気相化学反応法に
よつて形成した後、公知の選択ホトエツチング法
によつて不必要部のAl2O3及びSiO2膜を除去した
後、更にInGaAsP層１５の第２図に示された必
要な領域をを除去し、上記絶縁物を拡散マスクと
して公知の拡散法によつて、ZnあるいはCd不純
物を上記領域14及び15中に導入し、拡散深さ0.7μ
ｍのp+形の拡散領域、16、を形成する。拡散層、
16、とInP層、14、によつてpn接合が形成され
る。pn接合面と領域、13、との間隔は1.1μｍであ
る。次に、拡散マスクとして用いた絶縁膜を除去
した後、公知方法によつてSiO2あるいはSi3N4を
再度形成して絶縁層１７とした。この後表面電
極、18、及び裏面電極、19を形成した。本素子は
適切なステムにマウントされ、素子としての動作
が試みられた。
11、上に公知の液相エピタキシヤル成長法により
不純物濃度が９×1015cm-3、厚さ1.5μｍのｎ形
InP層、12、を形成し、続いて不純物濃度が７×
1015cm-3、厚さ1.3μｍのｎ形In0.61Ga0.39As0.83P0.17
層、13、を形成し、引続いて不純物濃度が９×
1015cm-3、厚さ1.8μｍのｎ形InP層、14を形成し、
最後に不純物濃度７×1015cm-3、厚さ0.2μｍのｎ
形In0.9Ga0.1As0.2P0.8層、15、を連続的に形成す
る。Al2O3及びSiO2膜を公知の気相化学反応法に
よつて形成した後、公知の選択ホトエツチング法
によつて不必要部のAl2O3及びSiO2膜を除去した
後、更にInGaAsP層１５の第２図に示された必
要な領域をを除去し、上記絶縁物を拡散マスクと
して公知の拡散法によつて、ZnあるいはCd不純
物を上記領域14及び15中に導入し、拡散深さ0.7μ
ｍのp+形の拡散領域、16、を形成する。拡散層、
16、とInP層、14、によつてpn接合が形成され
る。pn接合面と領域、13、との間隔は1.1μｍであ
る。次に、拡散マスクとして用いた絶縁膜を除去
した後、公知方法によつてSiO2あるいはSi3N4を
再度形成して絶縁層１７とした。この後表面電
極、18、及び裏面電極、19を形成した。本素子は
適切なステムにマウントされ、素子としての動作
が試みられた。
以下に本実施例の構成及び動作を説明する。本
実施例では、禁止帯幅の狭い領域13が禁止帯幅の
広い領域によつて囲まれているため、入射光は領
域13中で吸収される構成となつている。光の吸収
により生じた正孔はドリフト電界によりpn接合
に達し検出電流が流れる。ここで、追加された
InGaAsP層１５の機能を説明すると、以下のと
おりである。InPは高温にて燐の蒸気圧が非常に
高い。例えば、InP結晶成長の代表的温度である
600℃で放置するとＰの解離によりInPの表面に
ピツトが生じる。本実施例の受光素子にて、もし
InGaAsP層１５がなければ、InP層１４の形成後
の不純物拡散、絶縁膜形成、あるいは電極形成等
のプロセスにて高温にさらされることにより、絶
縁膜の下のInP層１４の表面が上記のＰの解離に
より変質する。とくにpn接合がInP層１４の表面
に露出する付近の界面にこのような変質が生じる
と、素子の安定性が劣化し、とくに暗電流が増加
する。一方InP層１４の上にはエピタキシヤル成
長によりInGaAsP層１５を連続して積層可能で
あり、積層プロセスにて層１４と１５の界面には
上述のような変質が生じない。さらにInGaAsP
は高温にてInPより安定であり、拡散層１６、絶
縁膜１７もしくは電極１８を形成するプロセスに
おいてもInGaAsP層１５の表面には変質は生じ
ず、また少なくともpn接合面が層１４と１５の
界面と交差する位置ではInP層１４はInGaAsP層
１５に覆われているので、この部分の変質も生じ
ない。従つてInGaAsP層１５の追加により、暗
電流が小さく特性が安定した受光素子が得られ
る。
実施例では、禁止帯幅の狭い領域13が禁止帯幅の
広い領域によつて囲まれているため、入射光は領
域13中で吸収される構成となつている。光の吸収
により生じた正孔はドリフト電界によりpn接合
に達し検出電流が流れる。ここで、追加された
InGaAsP層１５の機能を説明すると、以下のと
おりである。InPは高温にて燐の蒸気圧が非常に
高い。例えば、InP結晶成長の代表的温度である
600℃で放置するとＰの解離によりInPの表面に
ピツトが生じる。本実施例の受光素子にて、もし
InGaAsP層１５がなければ、InP層１４の形成後
の不純物拡散、絶縁膜形成、あるいは電極形成等
のプロセスにて高温にさらされることにより、絶
縁膜の下のInP層１４の表面が上記のＰの解離に
より変質する。とくにpn接合がInP層１４の表面
に露出する付近の界面にこのような変質が生じる
と、素子の安定性が劣化し、とくに暗電流が増加
する。一方InP層１４の上にはエピタキシヤル成
長によりInGaAsP層１５を連続して積層可能で
あり、積層プロセスにて層１４と１５の界面には
上述のような変質が生じない。さらにInGaAsP
は高温にてInPより安定であり、拡散層１６、絶
縁膜１７もしくは電極１８を形成するプロセスに
おいてもInGaAsP層１５の表面には変質は生じ
ず、また少なくともpn接合面が層１４と１５の
界面と交差する位置ではInP層１４はInGaAsP層
１５に覆われているので、この部分の変質も生じ
ない。従つてInGaAsP層１５の追加により、暗
電流が小さく特性が安定した受光素子が得られ
る。
第２図の構造の素子と、InGaAsP層１５が無
い素子とを実際に作成して比較したところ、バイ
アス電圧10voltにて後者の暗電流は10〜100nAに
対し前者の暗電流は約0.1nAであつた。
い素子とを実際に作成して比較したところ、バイ
アス電圧10voltにて後者の暗電流は10〜100nAに
対し前者の暗電流は約0.1nAであつた。
このようにInP層に対してはInGaAsPの表面層
を積層するのが有効であるが、高温にて安定と言
う面からはInGaAs層でも良い。さらに、禁止帯
幅が小さい半導体１３としてGaSbを、禁止帯幅
が広い半導体層１５としてGaAlSbを用いた場
合、表面層１５としてはGaAlAsSbを用いること
ができる。一方、上記実施例に示したInGaAsP
層１５の各元素の組成比は別の条件を考慮して定
められている。まず表面層１５の禁止帯幅が小さ
い過ぎるとトンネル電流が発生して素子特性上好
ましくない。さらに、InGaAsPのエツチング速
度は組成比に左右され、InPに近いほど速く、
InGaAsに近いほど遅い。速いエツチング速度の
材料を用いると所望の領域に表面層を残すのが困
難となり、遅いエツチング速度の材料を用いる
InP層に対して選択エツチングが困難となる。こ
れらの観点から、実施例では上述の組成比が選ば
れている。しかしながら、少なくも半導体層１４
の上にエピタキシヤル成長させることが可能で、
１４の材料より高温で安定な半導体を選べば、暗
電流低下の上で一定の効果が得られることは理解
できよう。さらに欠陥のない完全な積層構造を得
るには半導体層１４と格子整合される（格子整合
が±0.1％以内など）、または半導体層１４と同一
の結晶系を持つ等の条件を備えた材料を選択する
のが好ましい。
を積層するのが有効であるが、高温にて安定と言
う面からはInGaAs層でも良い。さらに、禁止帯
幅が小さい半導体１３としてGaSbを、禁止帯幅
が広い半導体層１５としてGaAlSbを用いた場
合、表面層１５としてはGaAlAsSbを用いること
ができる。一方、上記実施例に示したInGaAsP
層１５の各元素の組成比は別の条件を考慮して定
められている。まず表面層１５の禁止帯幅が小さ
い過ぎるとトンネル電流が発生して素子特性上好
ましくない。さらに、InGaAsPのエツチング速
度は組成比に左右され、InPに近いほど速く、
InGaAsに近いほど遅い。速いエツチング速度の
材料を用いると所望の領域に表面層を残すのが困
難となり、遅いエツチング速度の材料を用いる
InP層に対して選択エツチングが困難となる。こ
れらの観点から、実施例では上述の組成比が選ば
れている。しかしながら、少なくも半導体層１４
の上にエピタキシヤル成長させることが可能で、
１４の材料より高温で安定な半導体を選べば、暗
電流低下の上で一定の効果が得られることは理解
できよう。さらに欠陥のない完全な積層構造を得
るには半導体層１４と格子整合される（格子整合
が±0.1％以内など）、または半導体層１４と同一
の結晶系を持つ等の条件を備えた材料を選択する
のが好ましい。
なお、第２図の構造では、pn接合は領域13よ
り離れて形成されていると共に、不純物濃度分布
も配慮されているため、ハードな接合特性を維持
し、かつ、光励起キヤリアを効率良く接合へ集め
るのに適している。また、電界分布を考慮して空
乏層の広がりを設定してあるため、接合容量を低
減し、高速化に適している。
り離れて形成されていると共に、不純物濃度分布
も配慮されているため、ハードな接合特性を維持
し、かつ、光励起キヤリアを効率良く接合へ集め
るのに適している。また、電界分布を考慮して空
乏層の広がりを設定してあるため、接合容量を低
減し、高速化に適している。
本素子を逆方向にバイアスすると、空乏層は接
合直下の領域14及び領域、13に広がる。このた
め、領域13の禁止帯幅に対応した長波長端の光波
長まで効率良く吸収し、発生した正孔はドリフト
電界によつてpn接合に集められる。本試作pinホ
トダイオードの主な特性は、波長感度領域1.0〜
1.55μｍ、量子効率65％（1.3μｍ）、接合容量
0.8pF、暗電流は0.1nA（10V）以下である。
合直下の領域14及び領域、13に広がる。このた
め、領域13の禁止帯幅に対応した長波長端の光波
長まで効率良く吸収し、発生した正孔はドリフト
電界によつてpn接合に集められる。本試作pinホ
トダイオードの主な特性は、波長感度領域1.0〜
1.55μｍ、量子効率65％（1.3μｍ）、接合容量
0.8pF、暗電流は0.1nA（10V）以下である。
本実施例の効果を以下に説明する。
(a) InGaAsP層と絶縁膜との界面特性を用いる
ことにより、暗電流の低減できる。
ことにより、暗電流の低減できる。
(b) 前述した様な層構成にすることにより、トン
ネル効果による暗電流の増大を防止できる。
ネル効果による暗電流の増大を防止できる。
(c) 前述した様な層構成にすることにより、光励
起キヤリアを効率良く接合に集めることがで
き、高感度化できる。
起キヤリアを効率良く接合に集めることがで
き、高感度化できる。
(d) 前述した様な層構成にすることにより、光励
起キヤリアをドリフト速度で接合へ集めること
ができ、高速化できる。
起キヤリアをドリフト速度で接合へ集めること
ができ、高速化できる。
(e) 前述した様な層構成とすることにより、空乏
層幅を広くとることができるため、接合容量を
小さくでき、素子の高速化に効果がある。
層幅を広くとることができるため、接合容量を
小さくでき、素子の高速化に効果がある。
別の実施例として光の入射方向をInP基板側と
した場合がある。第３図がこの例を示す装置断面
図である。第２図と同一符号は同一部位を示して
いる。層１５が表面保護のためのInGaAsP層で
ある。第２図における実施例との相違点は電極１
９が拡散領域１６の下部に位置する領域の金属を
除去する点、および上方から入射光を透過させる
必要がないため電極１８は絶縁膜１７の開口部内
の全面に設けられている点である。
した場合がある。第３図がこの例を示す装置断面
図である。第２図と同一符号は同一部位を示して
いる。層１５が表面保護のためのInGaAsP層で
ある。第２図における実施例との相違点は電極１
９が拡散領域１６の下部に位置する領域の金属を
除去する点、および上方から入射光を透過させる
必要がないため電極１８は絶縁膜１７の開口部内
の全面に設けられている点である。
第１図は従来の素子構造例を示す断面図であ
り、(a)はメサ型、(b)はプレーナ型構造を示す。第
２図および第３図は本発明による一実施例の素子
構造の断面図を示す。 符号の説明、０１……n+形InP基板、０２……
ｎ形InGaAs、０３……Ｐ形InGaAs、０８，０
９……電極、１，１１……n+形InP基板、２……
n+形InP層、１２……ｎ形InP層、３，１３……
ｎ形InGaAsP層、４，１４……ｎ形InP層、６，
１６……Ｐ形InGaAsP拡散層、７，１７，１
７′……ｎ形InGaAsP層、８，１８……Ｐ形電
極、９，１９……ｎ形電極。
り、(a)はメサ型、(b)はプレーナ型構造を示す。第
２図および第３図は本発明による一実施例の素子
構造の断面図を示す。 符号の説明、０１……n+形InP基板、０２……
ｎ形InGaAs、０３……Ｐ形InGaAs、０８，０
９……電極、１，１１……n+形InP基板、２……
n+形InP層、１２……ｎ形InP層、３，１３……
ｎ形InGaAsP層、４，１４……ｎ形InP層、６，
１６……Ｐ形InGaAsP拡散層、７，１７，１
７′……ｎ形InGaAsP層、８，１８……Ｐ形電
極、９，１９……ｎ形電極。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板と、この基板上に設けられた第１
の導電型を示す禁止帯幅の小さい第１の化合物半
導体層と、上記第１の化合物半導体層よりも禁止
帯幅が広い第１の導電型の第２の化合物半導体層
と含む半導体積層構造体を有し、上記半導体積層
構造体の平面領域の一部は上記第２の化合物半導
体層の表面から所定の深さまで第２導電型にさ
れ、もつてpn接合が形成されて成る半導体装置
において、高温にて上記第２の化合物半導体層よ
りも安定な第３の化合物半導体層が上記第２の化
合物半導体層の表面と上記pn接合とが交差する
部分を少なくとも覆う領域に上記第２の化合物半
導体層の上に更に積層され、上記第３の化合物半
導体層の上に絶縁膜が形成されてなることを特徴
とする光半導体装置。 ２ 上記第３の化合物半導体層は上記第２の化合
物半導体層の組成原子と共通する組成原子を含
み、上記第２の化合物半導体層と格子整合をとり
得る物質から成ることを特徴とする特許請求の範
囲第１項に記載の光半導体装置。 ３ 上記第３の化合物半導体層は上記第２の化合
物半導体層と同じ結晶系を持つ材料から成ること
を特徴とする特許請求の範囲第１項に記載の光半
導体装置。 ４ 上記第２の化合物半導体層はInPであり、上
記第３の化合物半導体層はInGaAsPであること
を特徴とする特許請求の範囲第１項に記載の光半
導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56156283A JPS5857761A (ja) | 1981-10-02 | 1981-10-02 | 光半導体装置 |
| KR8204346A KR900000074B1 (ko) | 1981-10-02 | 1982-09-27 | 광 검출용 반도체장치 |
| DE8282109103T DE3277353D1 (en) | 1981-10-02 | 1982-10-01 | Photodiode |
| EP82109103A EP0076495B1 (en) | 1981-10-02 | 1982-10-01 | Photodiode |
| US06/880,118 US4740819A (en) | 1981-10-02 | 1986-06-30 | Photo semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56156283A JPS5857761A (ja) | 1981-10-02 | 1981-10-02 | 光半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5857761A JPS5857761A (ja) | 1983-04-06 |
| JPH0410233B2 true JPH0410233B2 (ja) | 1992-02-24 |
Family
ID=15624428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56156283A Granted JPS5857761A (ja) | 1981-10-02 | 1981-10-02 | 光半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5857761A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0650770B2 (ja) * | 1987-01-24 | 1994-06-29 | 工業技術院長 | 光半導体装置の製造方法 |
| JPH01135471A (ja) * | 1987-11-19 | 1989-05-29 | Okuma Mach Works Ltd | 数値制御研削盤における定角ドレス方法 |
-
1981
- 1981-10-02 JP JP56156283A patent/JPS5857761A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5857761A (ja) | 1983-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4442444A (en) | Avalanche photodiodes | |
| EP0156156A1 (en) | Avalanche photodiodes | |
| US4656494A (en) | Avalanche multiplication photodiode having a buried structure | |
| US5942771A (en) | Semiconductor photodetector | |
| US4740819A (en) | Photo semiconductor device | |
| JPH0410233B2 (ja) | ||
| JPS61226973A (ja) | アバランシエホトダイオ−ド | |
| JPS60110177A (ja) | 半導体受光装置の製造方法 | |
| JP2633234B2 (ja) | 光半導体素子 | |
| JPH05291605A (ja) | 半導体受光素子 | |
| JPH05102517A (ja) | アバランシエフオトダイオードとその製造方法 | |
| JPS63237484A (ja) | 半導体装置 | |
| JP2742358B2 (ja) | 半導体光検出器およびその製造方法 | |
| JPS5857760A (ja) | 光半導体装置 | |
| JPH0231509B2 (ja) | ||
| JPS6086877A (ja) | 光半導体装置 | |
| JPS616820A (ja) | 化合物半導体装置の製造方法 | |
| KR100790020B1 (ko) | 아발란치 광검출기 제조 공정에서 이용되는 확산방법 | |
| JP4518233B2 (ja) | 半導体装置の製造方法 | |
| JPS6222474B2 (ja) | ||
| JPS62291075A (ja) | 光半導体装置 | |
| JPS59103385A (ja) | 半導体装置 | |
| JPS6244710B2 (ja) | ||
| JPS6146076B2 (ja) | ||
| JPH065786B2 (ja) | 半導体装置 |