JPS62291157A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPS62291157A JPS62291157A JP13668086A JP13668086A JPS62291157A JP S62291157 A JPS62291157 A JP S62291157A JP 13668086 A JP13668086 A JP 13668086A JP 13668086 A JP13668086 A JP 13668086A JP S62291157 A JPS62291157 A JP S62291157A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- hybrid integrated
- sealing resin
- semiconductor integrated
- components
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011347 resin Substances 0.000 claims abstract description 22
- 229920005989 resin Polymers 0.000 claims abstract description 22
- 238000007789 sealing Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000004020 conductor Substances 0.000 claims description 4
- 239000000919 ceramic Substances 0.000 claims description 3
- 210000003298 dental enamel Anatomy 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052710 silicon Inorganic materials 0.000 abstract description 10
- 239000010703 silicon Substances 0.000 abstract description 10
- 230000000694 effects Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000002411 adverse Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の詳細な説明
［産業上の利用分野１
本発明は混成集積回路に関し、特にサーマルヘッドや密
着型イメージセンサ等のような、列状に配置された同一
寸法の部品、例えば半導体集積回路を具備する混成集積
回路において、ｎｉｆ記部品を樹脂封止（表面コートあ
るいはプリコート）する際に、封止樹脂の流れを必要最
小限にし得る混成集積回路に関する。
着型イメージセンサ等のような、列状に配置された同一
寸法の部品、例えば半導体集積回路を具備する混成集積
回路において、ｎｉｆ記部品を樹脂封止（表面コートあ
るいはプリコート）する際に、封止樹脂の流れを必要最
小限にし得る混成集積回路に関する。
従来、この種の混成集積回路は、例えば第２図に模式的
平面図を示すように、薄膜状あるいは厚膜状に配線され
たセラミックやほうろう等の基板１上に半導体集積回路
２を列状に並べ、しかるる漫にこれらの半導体集積回路
を封止樹脂３によって封止するｔｌＩＩ造となっていた
。第３図は第２図のＡ−Ａ’線部における模式的断面図
を示すものである。
平面図を示すように、薄膜状あるいは厚膜状に配線され
たセラミックやほうろう等の基板１上に半導体集積回路
２を列状に並べ、しかるる漫にこれらの半導体集積回路
を封止樹脂３によって封止するｔｌＩＩ造となっていた
。第３図は第２図のＡ−Ａ’線部における模式的断面図
を示すものである。
］発明が解決しようとする問題点゛ｌ
上述した従来の混成集積回路、例えば８木／ＩＩｌ。
の発熱抵抗体解像度を有するＡ４版サーマルヘッドにお
いて、単一の半導体集積回路が６４木の発熱抵抗体を駆
動する場合には、１７２８本σ）発熱抵抗体を駆動する
ために合計２７個の半導体集積回路が８龍のピッチで基
板１トに配置されることになる。半導体集積回路の横ζ
１−法すは凡そ１．５〜２．５ｍｍであるので、半導体
集積回路間の間隙Ｃは凡そ６．５〜５，５龍となり、こ
の間隙は半導体集積回路の横寸法ｌ〕の数倍の値となる
。従って、この半導体集積回路を耐環境性向−］二のた
めに封止樹脂３によって封止すると、第２図に示すよう
に、封止樹脂は縦寸法ａの半導体集積回路部においては
ｅ２の寸法となり、半導体集積回路が搭載されていない
基板部においては！１の寸法となり（！、〉１２）、半
導体集積回路のない領域における封止樹脂の流れは大と
なる。封止樹脂の流れの差ｄ＝（ｆｆ＋−７？ｚ＞の値
は搭載部品によって異なるが一般には１〜３關となる。
いて、単一の半導体集積回路が６４木の発熱抵抗体を駆
動する場合には、１７２８本σ）発熱抵抗体を駆動する
ために合計２７個の半導体集積回路が８龍のピッチで基
板１トに配置されることになる。半導体集積回路の横ζ
１−法すは凡そ１．５〜２．５ｍｍであるので、半導体
集積回路間の間隙Ｃは凡そ６．５〜５，５龍となり、こ
の間隙は半導体集積回路の横寸法ｌ〕の数倍の値となる
。従って、この半導体集積回路を耐環境性向−］二のた
めに封止樹脂３によって封止すると、第２図に示すよう
に、封止樹脂は縦寸法ａの半導体集積回路部においては
ｅ２の寸法となり、半導体集積回路が搭載されていない
基板部においては！１の寸法となり（！、〉１２）、半
導体集積回路のない領域における封止樹脂の流れは大と
なる。封止樹脂の流れの差ｄ＝（ｆｆ＋−７？ｚ＞の値
は搭載部品によって異なるが一般には１〜３關となる。
このｄの値が大きくなると近傍の配線パターンや実装部
品等に影響を与えることになり、混成集積回路の小型化
は著しい障害を受けることになる。
品等に影響を与えることになり、混成集積回路の小型化
は著しい障害を受けることになる。
本発明の目的は、列状に配置された搭載部品間隙部の封
止樹脂の流れを最小にし近傍の配線パターンや実装部品
に対する悪影響を防ぎ、かつ小型化に適した混成集積回
路を提供することにある。
止樹脂の流れを最小にし近傍の配線パターンや実装部品
に対する悪影響を防ぎ、かつ小型化に適した混成集積回
路を提供することにある。
［問題点を解決するための手段１
本発明の混成集積回路は、導電体を具備するセラミック
やほうろう等の基板上に同一形状の電子部品が列状に複
数個配置・搭載された混成集積回路において、前記電子
部品間の間隙部にダミー部品が配置・搭載され、前記電
子部品・■びに前記ダミー部品は封止樹脂によって樹脂
封止されて構成される。
やほうろう等の基板上に同一形状の電子部品が列状に複
数個配置・搭載された混成集積回路において、前記電子
部品間の間隙部にダミー部品が配置・搭載され、前記電
子部品・■びに前記ダミー部品は封止樹脂によって樹脂
封止されて構成される。
［実施例］
次に、本発明の実施例について図面を参照して説明する
。第１図は本発明の一実施例の要部を模式的に示した平
面図である。１は配線導電体を具備する混成集積回路用
基板であり、２は所望とする電子部品、例えば゛Ｖ−導
体集積回路である。これらの半導体集積回路間には同一
形状のダミー用シリコン片３が搭載され、シリコン片３
は搭載部品間の間隙が等間隔になるように配置される。
。第１図は本発明の一実施例の要部を模式的に示した平
面図である。１は配線導電体を具備する混成集積回路用
基板であり、２は所望とする電子部品、例えば゛Ｖ−導
体集積回路である。これらの半導体集積回路間には同一
形状のダミー用シリコン片３が搭載され、シリコン片３
は搭載部品間の間隙が等間隔になるように配置される。
これらの半導体集積回路及びシリコン片を封止樹脂によ
って封止すると第１図に示すように半導体集積回路（シ
リコン片）部及びこれらの間隙部における封止樹脂の流
れの差ｒ３′、＝（（！３ ｅ２＞は小さくなる６例え
ば半導体集積回路（シリコン片）の寸法を２．５開とし
、半導体集積回路とシリコン片との間隙を３開とすると
ｄ′の値は０，５關以下となる。従って、本発明の実施
によ−）て封止樹脂の流れは従東の値（ｄ ＝ １〜３
順）に較べて著しく小さくなる。それ故、本発明は近傍
の基板領域に与える封止樹脂の影響を小さくし、混成集
積回路を小型化する利点を有する。
って封止すると第１図に示すように半導体集積回路（シ
リコン片）部及びこれらの間隙部における封止樹脂の流
れの差ｒ３′、＝（（！３ ｅ２＞は小さくなる６例え
ば半導体集積回路（シリコン片）の寸法を２．５開とし
、半導体集積回路とシリコン片との間隙を３開とすると
ｄ′の値は０，５關以下となる。従って、本発明の実施
によ−）て封止樹脂の流れは従東の値（ｄ ＝ １〜３
順）に較べて著しく小さくなる。それ故、本発明は近傍
の基板領域に与える封止樹脂の影響を小さくし、混成集
積回路を小型化する利点を有する。
なお、本発明が上記した効果を呈する搭載部品あるいは
ダミー部品の材料、形状、ｌＳ能等は特に限定されるべ
きものではなく、また部品の搭載・配置方法も特に指定
されるべきものではない。勿論、封止樹脂の成分、塗布
方法等も特に指定されるべきものではない。
ダミー部品の材料、形状、ｌＳ能等は特に限定されるべ
きものではなく、また部品の搭載・配置方法も特に指定
されるべきものではない。勿論、封止樹脂の成分、塗布
方法等も特に指定されるべきものではない。
しかしながら、本発明は特に微細パターンを有する混成
集積回路に対して効果があり、搭載部品としては半導体
集積回路が適し、ダミー部品としではシリコン片が適当
であり、封止樹脂としてはプリコート用のシリコーン樹
脂が特に適している。また配置方法としては半導体集積
回路とシリ：１ン片とを交互に等間隔で配置することが
望ましい。勿論本発明は、半導体集積回路等の搭載部品
と、シリコン片等のダミー部品とが形状、材質等か異な
っていても適用できるものであり、また半導体集積回路
間の寸法が異なっていても、Ｊ：いことは論を持たない
。
集積回路に対して効果があり、搭載部品としては半導体
集積回路が適し、ダミー部品としではシリコン片が適当
であり、封止樹脂としてはプリコート用のシリコーン樹
脂が特に適している。また配置方法としては半導体集積
回路とシリ：１ン片とを交互に等間隔で配置することが
望ましい。勿論本発明は、半導体集積回路等の搭載部品
と、シリコン片等のダミー部品とが形状、材質等か異な
っていても適用できるものであり、また半導体集積回路
間の寸法が異なっていても、Ｊ：いことは論を持たない
。
し発明の効果１
以上説明したように本発明は、列状に配置された搭載部
品量間隙部に封止樹脂流れ防止用のダミー部品を配置搭
載することに、ｈす、搭載部品を封止するための樹脂の
流れを最小にできる。その結果、近傍の配線パターンや
実装部品に対する悪影響を防ぐことができ、小型化に適
した混成集積回路が得られる。
品量間隙部に封止樹脂流れ防止用のダミー部品を配置搭
載することに、ｈす、搭載部品を封止するための樹脂の
流れを最小にできる。その結果、近傍の配線パターンや
実装部品に対する悪影響を防ぐことができ、小型化に適
した混成集積回路が得られる。
第１図は本発明の一実施例の要部を模式的に示す平面図
、第２図は従来例の要部を模式的に示す平面図、第３図
は第２図のＡ−Ａ′線部における断面図である。 １・・・基板、２・・・半導体集積回路、２′・・・シ
リコン片、３・・封止樹脂。
、第２図は従来例の要部を模式的に示す平面図、第３図
は第２図のＡ−Ａ′線部における断面図である。 １・・・基板、２・・・半導体集積回路、２′・・・シ
リコン片、３・・封止樹脂。
Claims (1)
- 導電体を具備するセラミックやほうろう等の基板上に同
一形状の電子部品が列状に複数個配置・搭載された混成
集積回路において、前記電子部品間の間隙部にダミー部
品が配置・搭載され、前記電子部品並びに前記ダミー部
品は封止樹脂によって樹脂封止されていることを特徴と
する混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61136680A JPH0770645B2 (ja) | 1986-06-11 | 1986-06-11 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61136680A JPH0770645B2 (ja) | 1986-06-11 | 1986-06-11 | 混成集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62291157A true JPS62291157A (ja) | 1987-12-17 |
| JPH0770645B2 JPH0770645B2 (ja) | 1995-07-31 |
Family
ID=15180961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61136680A Expired - Lifetime JPH0770645B2 (ja) | 1986-06-11 | 1986-06-11 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770645B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2019574A2 (en) | 2007-07-25 | 2009-01-28 | TDK Corporation | Electronic component-embedded board and method of manufacturing the same |
| US8237059B2 (en) | 2007-07-25 | 2012-08-07 | Tdk Corporation | Electronic component-embedded board and method of manufacturing the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5939940U (ja) * | 1982-09-07 | 1984-03-14 | アルプス電気株式会社 | 混成集積回路装置 |
-
1986
- 1986-06-11 JP JP61136680A patent/JPH0770645B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5939940U (ja) * | 1982-09-07 | 1984-03-14 | アルプス電気株式会社 | 混成集積回路装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2019574A2 (en) | 2007-07-25 | 2009-01-28 | TDK Corporation | Electronic component-embedded board and method of manufacturing the same |
| EP2019574A3 (en) * | 2007-07-25 | 2009-07-08 | TDK Corporation | Electronic component-embedded board and method of manufacturing the same |
| US8237059B2 (en) | 2007-07-25 | 2012-08-07 | Tdk Corporation | Electronic component-embedded board and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0770645B2 (ja) | 1995-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5489059A (en) | Semiconductor device having an universal die size inner lead layout | |
| US4526859A (en) | Metallization of a ceramic substrate | |
| JPH09232508A (ja) | パターン金属層と絶縁層を積層してなるリードフレームを用いたマルチチップパッケージ | |
| JP3196434B2 (ja) | マルチチップｉｃの製造方法 | |
| JPS62291157A (ja) | 混成集積回路 | |
| JPS59107551A (ja) | 半導体装置 | |
| JPH05299535A (ja) | 半導体装置 | |
| JPH0484452A (ja) | 樹脂封止型半導体装置 | |
| JPH03248454A (ja) | 混成集積回路装置 | |
| JPH10321651A (ja) | 半導体装置 | |
| JPS601859A (ja) | 樹脂封止型半導体装置 | |
| JPH02297953A (ja) | 半導体装置 | |
| JPH01318259A (ja) | 混成集積回路装置 | |
| JPS6160584B2 (ja) | ||
| JPS60194553A (ja) | 混成集積回路装置 | |
| JPH02116152A (ja) | 混成集積回路装置 | |
| JP2654677B2 (ja) | 半導体装置の製造方法 | |
| JPH04290252A (ja) | 混成集積回路 | |
| JPH0823009A (ja) | 半導体装置の製造方法 | |
| JPH01220889A (ja) | 電子装置 | |
| JPS6354745A (ja) | 半導体集積回路 | |
| JPH05109929A (ja) | 半導体の封止方法 | |
| JP2527326Y2 (ja) | 回路基板装置 | |
| JPH0210857A (ja) | 半導体装置 | |
| JPH0343719Y2 (ja) |