JPS6228865A - マルチプロセツサ・システム - Google Patents
マルチプロセツサ・システムInfo
- Publication number
- JPS6228865A JPS6228865A JP16941285A JP16941285A JPS6228865A JP S6228865 A JPS6228865 A JP S6228865A JP 16941285 A JP16941285 A JP 16941285A JP 16941285 A JP16941285 A JP 16941285A JP S6228865 A JPS6228865 A JP S6228865A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- communication
- processors
- processing
- shared memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、複数のプロセッサがシステムバスを介して相
互接続されたマルチプロセッサ・システムに関し、特に
、各プロセッサ間の処理要求に関する通信方式に関する
ものである。
互接続されたマルチプロセッサ・システムに関し、特に
、各プロセッサ間の処理要求に関する通信方式に関する
ものである。
従来の技術
複数のプロセッサがシステムバスを介して接続されたマ
ルチプロセッサ・システムには、各プロセッサが固有の
機能を分担し合う機能分散型と負荷を分担し合う負荷分
散型のものがある。
ルチプロセッサ・システムには、各プロセッサが固有の
機能を分担し合う機能分散型と負荷を分担し合う負荷分
散型のものがある。
最も典型的なものは、主プロセツサと副プロセツサから
成る機能分散型のものである。
成る機能分散型のものである。
従来、そのようなマルチプロセッサ・システムでは、各
プロセッサが他のプロセッサの機能を利用する場合、他
のプロセッサに割込みをかけたり、他のプロセッサにシ
ステムバス経由で全情報をメツセージ、信号、あるいは
パケット等により転送したりしていた。
プロセッサが他のプロセッサの機能を利用する場合、他
のプロセッサに割込みをかけたり、他のプロセッサにシ
ステムバス経由で全情報をメツセージ、信号、あるいは
パケット等により転送したりしていた。
発明が解決しようとする問題点
上述した従来のプロセッサ通信方式では、各プロセッサ
が互いに相手プロセッサを入出力装置であるかのように
扱い、相手プロセッサを起動するために入出力装置起動
機能をもったメツセージを発したり、相手プロセッサに
割込みをかけたりしている。このため、プロセッサ間の
通信に時間がかかるという問題がある。
が互いに相手プロセッサを入出力装置であるかのように
扱い、相手プロセッサを起動するために入出力装置起動
機能をもったメツセージを発したり、相手プロセッサに
割込みをかけたりしている。このため、プロセッサ間の
通信に時間がかかるという問題がある。
発明の構成
問題点を解決するための手段
Ｅ記従来技術の問題点を解決する本発明のマルチプロセ
ッサ・システムは、システムバスに接続される共有メモ
リと、この共有メモリ内の所定の通信領域に他のプロセ
ッサに対する処理要求を書込み、あるいは他のプロセッ
サからの処理要求を読み取る通信手段とを備えている。
ッサ・システムは、システムバスに接続される共有メモ
リと、この共有メモリ内の所定の通信領域に他のプロセ
ッサに対する処理要求を書込み、あるいは他のプロセッ
サからの処理要求を読み取る通信手段とを備えている。
この通信手段は、他のプロセッサに対する処理要求を前
記システムバスに接続されている共有メモリ内の通信領
域に書込み、この通信領域を定期的に参照することによ
り他のプロセッサからの処理要求を受付け、受付けた処
理の終了通知を通信領域に書込み、且つこの通信領域を
定期的に参照することにより他のプロセッサに要求した
処理の終了通知を識別する機能を備えている。
記システムバスに接続されている共有メモリ内の通信領
域に書込み、この通信領域を定期的に参照することによ
り他のプロセッサからの処理要求を受付け、受付けた処
理の終了通知を通信領域に書込み、且つこの通信領域を
定期的に参照することにより他のプロセッサに要求した
処理の終了通知を識別する機能を備えている。
以下、本発明の作用を実施例と共に詳細に説明する。
実施例
第１図は、本発明の一実施例のマルチプロセッサ・シス
テムの構成を示すブロック図である。
テムの構成を示すブロック図である。
このマルチプロセッサ・システムにおいては、主プロセ
ツサ１０と、副プロセツサ２ｏとがシステムハス３０を
介して接続され、さらに、システムバス３０には主プロ
セツサ１０と副プロセツサ２０で共有される共有メモリ
４０が接続されている。
ツサ１０と、副プロセツサ２ｏとがシステムハス３０を
介して接続され、さらに、システムバス３０には主プロ
セツサ１０と副プロセツサ２０で共有される共有メモリ
４０が接続されている。
主プロセツサ１０は、ＣＰＵＩＩとメモリ１２とを備え
、このメモリ１２内にはオペレーティング・システム（
Ｏ８）、通信ルーチン、サブルーチン群などが格納され
ている。副プロセツサ２゜も、主プロセツサ１０と同様
に、ＣＰＵ２１とメモリ２２を備え、このメモリ２１内
にはｏｓ、通信ルーチン、サブルーチン群などが格納さ
れている。
、このメモリ１２内にはオペレーティング・システム（
Ｏ８）、通信ルーチン、サブルーチン群などが格納され
ている。副プロセツサ２゜も、主プロセツサ１０と同様
に、ＣＰＵ２１とメモリ２２を備え、このメモリ２１内
にはｏｓ、通信ルーチン、サブルーチン群などが格納さ
れている。
共有メモリ４０内の所定領域には、通信領域４１が割当
てられている。
てられている。
主プロセツサ１０において、副プロセツサ２０に対する
処理要求が発生すると、メモリ１２内の通信ルーチンに
制御が渡る。この通信ルーチンは要求に係わる処理の内
容（サブルーチン名）と処理に必要なデータがある場合
にはそのデータを含む処理要求メツセージを共有メモリ
４０内の通信領域４１に書込む。
処理要求が発生すると、メモリ１２内の通信ルーチンに
制御が渡る。この通信ルーチンは要求に係わる処理の内
容（サブルーチン名）と処理に必要なデータがある場合
にはそのデータを含む処理要求メツセージを共有メモリ
４０内の通信領域４１に書込む。
同様に、副プロセツサ２０において、主プロセツサ１０
に対する処理要求が発生すると、メモリ２２内の通信ル
ーチンに制御が渡る。この通信ルーチンは、要求に係わ
る処理の内容と処理に必要なデータがある場合のそのデ
ータを含む処理要求メツセージを共有メモリ４０内の通
信領域４１に書込む。
に対する処理要求が発生すると、メモリ２２内の通信ル
ーチンに制御が渡る。この通信ルーチンは、要求に係わ
る処理の内容と処理に必要なデータがある場合のそのデ
ータを含む処理要求メツセージを共有メモリ４０内の通
信領域４１に書込む。
主プロセツサ１０と副プロセツサ２０の通信ルーチンは
、インターバルタイマやアイドリングさせるための命令
を使用することによって所定周期で、共有メモリ４０内
の通信領域４１を参照し、相手プロセッサからの処理要
求メツセージの有無と相手プロセッサに要求した処理の
終了を通知するメツセージの有無を調べる。
、インターバルタイマやアイドリングさせるための命令
を使用することによって所定周期で、共有メモリ４０内
の通信領域４１を参照し、相手プロセッサからの処理要
求メツセージの有無と相手プロセッサに要求した処理の
終了を通知するメツセージの有無を調べる。
各通信ルーチンは、相手プロセッサからの処理要求メツ
セージが通信領域４１に書込まれている場合には、その
メツセージの内容に従って自己のサブルーチン群の一つ
を呼び出して処理を開始させ、この要求された処理が終
了すると、処理の終了を通知するメツセージを共有メモ
リ４ｏ内の通信領域４１に書込む。
セージが通信領域４１に書込まれている場合には、その
メツセージの内容に従って自己のサブルーチン群の一つ
を呼び出して処理を開始させ、この要求された処理が終
了すると、処理の終了を通知するメツセージを共有メモ
リ４ｏ内の通信領域４１に書込む。
各通信ルーチンは、相手プロセッサがらの処理の終了を
通知するメツセージが通信領域４１に書込まれている場
合には、その旨を自己のＯ８に通知する。
通知するメツセージが通信領域４１に書込まれている場
合には、その旨を自己のＯ８に通知する。
以上、主プロセツサと副プロセツサがら成るマルチプロ
セッサ・システムの場合を例示したが、対等な２個のプ
ロセッサから成るマルチプロセッサ・システムや、３個
以上のプロセッサで構成されるマルチプロセッサ・シス
テムに本発明を適用できることは明らかである。
セッサ・システムの場合を例示したが、対等な２個のプ
ロセッサから成るマルチプロセッサ・システムや、３個
以上のプロセッサで構成されるマルチプロセッサ・シス
テムに本発明を適用できることは明らかである。
また、機能分散型のマルチプロセッサ・システムである
か負荷分散型のマルチプロセッサ・システムであるかを
問わず、本発明を適用できることも明らかである。
か負荷分散型のマルチプロセッサ・システムであるかを
問わず、本発明を適用できることも明らかである。
発明の効果
本発明のマルチプロセッサ・システムは上述のような構
成であるから、各プロセッサの通信ルーチンによる通信
領域の参照周期の短縮よって処理要求に関するプロセッ
サ間の通信速度を必要なだけ高速にすることができる。
成であるから、各プロセッサの通信ルーチンによる通信
領域の参照周期の短縮よって処理要求に関するプロセッ
サ間の通信速度を必要なだけ高速にすることができる。
第１図は本発明の一実施例のマルチプロセッサ・システ
ムの構成を示すブロックである。 １０・・主プロセツサ、１１・・ＣＰＵ、１２・・専用
のメモリ、２０・・副プロセツサ、２１・・ＣＰＵ、２
２・・専用のメモリ、３０・・システムバス、４０・・
共有メモリ、４１・・通信領域。
ムの構成を示すブロックである。 １０・・主プロセツサ、１１・・ＣＰＵ、１２・・専用
のメモリ、２０・・副プロセツサ、２１・・ＣＰＵ、２
２・・専用のメモリ、３０・・システムバス、４０・・
共有メモリ、４１・・通信領域。
Claims (1)
- 【特許請求の範囲】 それぞれに専用のメモリを有する複数のプロセッサがシ
ステムバスを介して接続されたマルチプロセッサ・シス
テムにおいて、 システムバスに接続され、各プロセッサに共有される共
有メモリを備え、 各プロセッサは、他のプロセッサに対する処理要求を前
記システムバスに接続されている共有メモリ内の所定領
域に書込み、この共有メモリ内の所定領域を定期的に参
照して他のプロセッサからの処理要求を受付け、この受
付けた処理の終了通知を前記共有メモリ内の所定領域に
書込み、且つ他のプロセッサに要求した処理の終了通知
を前記共有メモリ内の所定の領域を定期的に参照して識
別する手段を備えたことを特徴とするマルチプロセッサ
・システム
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16941285A JPS6228865A (ja) | 1985-07-30 | 1985-07-30 | マルチプロセツサ・システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16941285A JPS6228865A (ja) | 1985-07-30 | 1985-07-30 | マルチプロセツサ・システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6228865A true JPS6228865A (ja) | 1987-02-06 |
Family
ID=15886117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16941285A Pending JPS6228865A (ja) | 1985-07-30 | 1985-07-30 | マルチプロセツサ・システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6228865A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01206451A (ja) * | 1988-02-15 | 1989-08-18 | Agency Of Ind Science & Technol | 並列処理システム |
| WO2010119932A1 (ja) * | 2009-04-17 | 2010-10-21 | 日本電気株式会社 | マルチプロセッサシステム、マルチプロセッサシステムにおけるメモリ管理方法及び通信プログラム |
| US8200934B2 (en) | 2006-10-06 | 2012-06-12 | Hitachi, Ltd. | Data transfer unit in multi-core processor |
| JP5163128B2 (ja) * | 2006-01-31 | 2013-03-13 | 富士通株式会社 | 共有メモリ型マルチプロセッサにおける手続の呼び出し方法、手続の呼び出しプログラム、記録媒体、およびマルチプロセッサ |
-
1985
- 1985-07-30 JP JP16941285A patent/JPS6228865A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01206451A (ja) * | 1988-02-15 | 1989-08-18 | Agency Of Ind Science & Technol | 並列処理システム |
| JP5163128B2 (ja) * | 2006-01-31 | 2013-03-13 | 富士通株式会社 | 共有メモリ型マルチプロセッサにおける手続の呼び出し方法、手続の呼び出しプログラム、記録媒体、およびマルチプロセッサ |
| US8200934B2 (en) | 2006-10-06 | 2012-06-12 | Hitachi, Ltd. | Data transfer unit in multi-core processor |
| WO2010119932A1 (ja) * | 2009-04-17 | 2010-10-21 | 日本電気株式会社 | マルチプロセッサシステム、マルチプロセッサシステムにおけるメモリ管理方法及び通信プログラム |
| JPWO2010119932A1 (ja) * | 2009-04-17 | 2012-10-22 | 日本電気株式会社 | マルチプロセッサシステム、マルチプロセッサシステムにおけるメモリ管理方法及び通信プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0772889B2 (ja) | 情報処理システム | |
| JPS6228865A (ja) | マルチプロセツサ・システム | |
| GB1446740A (en) | Data processing systems incorporating microprogrammed auto matic control means | |
| JPS6162939A (ja) | デイスパツチング方式 | |
| JPS5839343B2 (ja) | マルチプロセツサシステム ノ ユウセンセイギヨホウシキ | |
| JPS6162158A (ja) | デ−タ授受システム | |
| JP2511012B2 (ja) | タスクタ−ミネ−シヨン方式 | |
| JPS61150061A (ja) | プロセツサ結合方式 | |
| JPS6143369A (ja) | マルチプロセツサシステム | |
| JPS5839344B2 (ja) | マルチプロセツサシステム ノ セイギヨホウシキ | |
| JPS59111563A (ja) | マルチプロセツサの制御方式 | |
| JPH0254362A (ja) | 並列処理コンピュータ | |
| JPS5936836A (ja) | 割込み制御装置 | |
| JPS61229129A (ja) | 仮想計算機システムにおける入出力割込み通知装置 | |
| JPS605368A (ja) | 通信制御処理装置 | |
| JPS6350903B2 (ja) | ||
| JPS63172361A (ja) | マルチプロセツサシステムにおけるプロセツサ間通信方式 | |
| JPS5840216B2 (ja) | テストアンドセツト方式 | |
| JPH0375959A (ja) | マルチプロセッサのデータ転送装置 | |
| JPS6383853A (ja) | 共通メモリマツプの通知方法 | |
| JPH0216667A (ja) | プロセッサ・システム | |
| JPH0346052A (ja) | プロセツサ間通信方法 | |
| JPH03116335A (ja) | 非特権ｃｐｕから特権ｃｐｕヘの乗り移り方式 | |
| JPH02224048A (ja) | 情報処理装置 | |
| JPH096735A (ja) | 共有メモリへのアクセス方法 |