JPS6228842A - ハ−ドウエアテスト方式 - Google Patents
ハ−ドウエアテスト方式Info
- Publication number
- JPS6228842A JPS6228842A JP60168952A JP16895285A JPS6228842A JP S6228842 A JPS6228842 A JP S6228842A JP 60168952 A JP60168952 A JP 60168952A JP 16895285 A JP16895285 A JP 16895285A JP S6228842 A JPS6228842 A JP S6228842A
- Authority
- JP
- Japan
- Prior art keywords
- hardware
- counter
- hardware test
- power
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はパーソナルコンピュータ等、比較的小形のコン
ビエータシステムに使用して好適なハードウェアテスト
方式に関する。
ビエータシステムに使用して好適なハードウェアテスト
方式に関する。
パーソナルコンビエータをはじめとするコンビエータシ
ステムのハードウェア検査にパワーオンテストがある。
ステムのハードウェア検査にパワーオンテストがある。
パワーオンテストは、電源供給時もしくはリセット時に
オペレーテイグシステム金立上げる前１例えばＩＰＬ（
イニシャルプログラムローデング）に先立ち、ハードウ
ェアの検査を行うものである。即ち、リソースとして供
給されるメモリ全てにつきデータのＲｅ ａ ａ／ Ｗ
ｒ ｉ ｔ ｅを行ない、そしてそのデータの比較を行
うことにより正常動作を確認してい九、システムはこの
自己診断終了後、プートストラップローダを起動しシス
テムを立上げる。
オペレーテイグシステム金立上げる前１例えばＩＰＬ（
イニシャルプログラムローデング）に先立ち、ハードウ
ェアの検査を行うものである。即ち、リソースとして供
給されるメモリ全てにつきデータのＲｅ ａ ａ／ Ｗ
ｒ ｉ ｔ ｅを行ない、そしてそのデータの比較を行
うことにより正常動作を確認してい九、システムはこの
自己診断終了後、プートストラップローダを起動しシス
テムを立上げる。
近年、ハードウェアの高性能化に伴い、王タモリ容量等
ハードウェア量も増大し必然的に自己診断に要する時間
も長くなってきている。オペレータは都度、ハードウェ
アテストの完了を待ってジ璽ブを実行してい友ものであ
る。
ハードウェア量も増大し必然的に自己診断に要する時間
も長くなってきている。オペレータは都度、ハードウェ
アテストの完了を待ってジ璽ブを実行してい友ものであ
る。
本発明は上記事情に鑑みてなはれたものであり、システ
ムのｉｌ！：＃投入時もしくはシステムリセット時に行
なわれていたハードウェアテストを￥ＩＬ源没入のある
回数に１回の割合で行ｒＬい。
ムのｉｌ！：＃投入時もしくはシステムリセット時に行
なわれていたハードウェアテストを￥ＩＬ源没入のある
回数に１回の割合で行ｒＬい。
それ以外のときノ・−ドウ１アテストヲ省略することに
より、システムのセットアツプ時の時間短縮をはかっ九
ハードワエアテスト方式全提供することを目的とする。
より、システムのセットアツプ時の時間短縮をはかっ九
ハードワエアテスト方式全提供することを目的とする。
本発明は上記目的を実現する九め、電源投入の回数を記
憶する。バッテリバックアップされたメモリと、ハード
ウェアテス）ｋ行なうか否かｔ上Ｃメモリから得られる
回数清報により判断するプログラムとを用意した。この
プログラムに従がい、あらかじめ規定された特定の値と
比較し、電源投入の回数がこの値を越えたときに始めて
ハードウェアテストを実行する構成とした。このことに
より、システムの電源投入の都度毎回行なわれてい九７
・−ドウエアテストが。
憶する。バッテリバックアップされたメモリと、ハード
ウェアテス）ｋ行なうか否かｔ上Ｃメモリから得られる
回数清報により判断するプログラムとを用意した。この
プログラムに従がい、あらかじめ規定された特定の値と
比較し、電源投入の回数がこの値を越えたときに始めて
ハードウェアテストを実行する構成とした。このことに
より、システムの電源投入の都度毎回行なわれてい九７
・−ドウエアテストが。
ある回数に１回の割合で行なわれることによりオペレー
タの待ち時間が短縮される。パソコン等ではリセットス
イッチを持たず、電源ＯＦＦ／６ＮＶＣよりリセットス
イッチの代りをするものが多いが、ソフトフェアのデパ
ック等で電源ＯＦ Ｆｌｏ Ｎを繰返すとき本発明を使
用すればハードウェアテストをバイパスすることが出来
。
タの待ち時間が短縮される。パソコン等ではリセットス
イッチを持たず、電源ＯＦＦ／６ＮＶＣよりリセットス
イッチの代りをするものが多いが、ソフトフェアのデパ
ック等で電源ＯＦ Ｆｌｏ Ｎを繰返すとき本発明を使
用すればハードウェアテストをバイパスすることが出来
。
この場合、特に有効となる。
以下１図面を使用して本発明実施例につき詳ａＶＣ，ｉ
５！明する。渠１図は本発明が採用嘔ｎるパソコンシス
テムの構成例を示すブロック図である。図において、１
はシステムの制御中枢となるマイクロプロセッサ（μＣ
ＰＵ）であり。
５！明する。渠１図は本発明が採用嘔ｎるパソコンシス
テムの構成例を示すブロック図である。図において、１
はシステムの制御中枢となるマイクロプロセッサ（μＣ
ＰＵ）であり。
ＲＯＭ２に収納されたプログラムに従いシステムのコン
トロールを行なう。ＲＯＭｊには、＠２因に７０−チャ
ートとして示す、ハードウェアテス）？行なうべきか否
か全判断するプロゲラＡＯａ、プートストラップローダ
等が収納される。３はワークエリアとして使用嘔れるＲ
ん式４はキーボードＪ５はオペレーティングシステムが
；６納されるフロッピーディスクドライブ。
トロールを行なう。ＲＯＭｊには、＠２因に７０−チャ
ートとして示す、ハードウェアテス）？行なうべきか否
か全判断するプロゲラＡＯａ、プートストラップローダ
等が収納される。３はワークエリアとして使用嘔れるＲ
ん式４はキーボードＪ５はオペレーティングシステムが
；６納されるフロッピーディスクドライブ。
６は画面表示を行なうＣＲＴモニタ、７は時刻表示とカ
レンダである。
レンダである。
８は本発明により付７ＪＩ］すれるバッテリバックアッ
プされたＲＡＭである。ＲＡＭ８にはカウンタが割付け
られており、このカウンタは電源投入の都度力ヴントを
行ない、ある所定の直だけカウントを終了したときにク
リアされる。上記２〜８の各ブロックはマイクロプロセ
ッサ１が持つ内部バス９に共通に接続される。
プされたＲＡＭである。ＲＡＭ８にはカウンタが割付け
られており、このカウンタは電源投入の都度力ヴントを
行ない、ある所定の直だけカウントを終了したときにク
リアされる。上記２〜８の各ブロックはマイクロプロセ
ッサ１が持つ内部バス９に共通に接続される。
第２図は本発明実施例の動作を示す７０−チャートであ
る。以下、第２因に示したフローチャート七参照しなが
ら不発明実施列の動作につき詳ＭＵＶＣ説明する。
る。以下、第２因に示したフローチャート七参照しなが
ら不発明実施列の動作につき詳ＭＵＶＣ説明する。
まず、システムの電源投入の後マイクロプロセッサ１は
、バッテリーバックアップされているＲんＭ８内の力ヴ
ンタの内容をロードする。
、バッテリーバックアップされているＲんＭ８内の力ヴ
ンタの内容をロードする。
そしてこのカウンタの内容と、ある回数に１回ハードウ
ェアテストを行なうある回数（本発明実施例では５″と
しである）とを比較し、５以上であれば、カウンタをク
リアし、ハードウェアテストを実施して、更に、カウン
タの内容を更新（＋１’）してバッテリーバックアップ
され念ＲＡＭ＆ヘセーブする。
ェアテストを行なうある回数（本発明実施例では５″と
しである）とを比較し、５以上であれば、カウンタをク
リアし、ハードウェアテストを実施して、更に、カウン
タの内容を更新（＋１’）してバッテリーバックアップ
され念ＲＡＭ＆ヘセーブする。
一方、比較した結果、５未満であることが確認されたと
きには、ハードウェアテストは行なわれず、カウンタの
内容を更新（＋１）Ｌ、てバッテリーバックアップされ
ｔＲＡＭ＆ヘセーブし１次のステップへ進む。
きには、ハードウェアテストは行なわれず、カウンタの
内容を更新（＋１）Ｌ、てバッテリーバックアップされ
ｔＲＡＭ＆ヘセーブし１次のステップへ進む。
上記動作では、ある回数ごとに１回のテストを行なうが
、ある回数までは、テストヲ行ない。
、ある回数までは、テストヲ行ない。
それ以上になっ九時、テス）ｔ−行なわないといった制
御も可能となる。回数の比較数（本発明実施列では′″
５″に固定）もバッテリバックアップ逼れているＲ入Ｍ
８円に置きキーボード４等から設定できるようにすれば
インターバルの回数は自由に変更できる。更に、バッテ
リバックアップ回路をコンデンサだけの簡易タイプ（１
０秒種間保持できるもの）とし、電源０ＦＦ−ＯＮの間
が１０数秒のバックアップ期聞内であればハードウェア
テスト全行わス、ソれ以上のときだけハードウェアテス
ト全行うといった制御も可能となる。
御も可能となる。回数の比較数（本発明実施列では′″
５″に固定）もバッテリバックアップ逼れているＲ入Ｍ
８円に置きキーボード４等から設定できるようにすれば
インターバルの回数は自由に変更できる。更に、バッテ
リバックアップ回路をコンデンサだけの簡易タイプ（１
０秒種間保持できるもの）とし、電源０ＦＦ−ＯＮの間
が１０数秒のバックアップ期聞内であればハードウェア
テスト全行わス、ソれ以上のときだけハードウェアテス
ト全行うといった制御も可能となる。
以上説明の様に本発明に従えば、従来、システム電源投
入時に毎回性なわれていたハードウェアテストをある回
数に１回テストを行なうことｖｃ７：ＣｉＪ、このため
オペレータの待ち時間が短縮される。又、パソコン等で
はリセットスイッチに持九ず、電源のＯＦＦ→ＯＮによ
りリセットスイッチの代り七するものが多いが、ソフト
ウェアのデパック婢で電源ＯＦＦ→０Ｎｔ−繰り返すと
きにはハードフェアテストヲバイパススることができ、
効果が顕著に現われる。
入時に毎回性なわれていたハードウェアテストをある回
数に１回テストを行なうことｖｃ７：ＣｉＪ、このため
オペレータの待ち時間が短縮される。又、パソコン等で
はリセットスイッチに持九ず、電源のＯＦＦ→ＯＮによ
りリセットスイッチの代り七するものが多いが、ソフト
ウェアのデパック婢で電源ＯＦＦ→０Ｎｔ−繰り返すと
きにはハードフェアテストヲバイパススることができ、
効果が顕著に現われる。
汀１図は本発明が実現されるパソコンシステムの構成列
金示す図、第２図は本発明実施例の動作を示すフローチ
ャートである。 １・・・マイクａブσセッサ、２・・・ＲＯＭ、８・・
・バッテリバックアップＲＡＭ０
金示す図、第２図は本発明実施例の動作を示すフローチ
ャートである。 １・・・マイクａブσセッサ、２・・・ＲＯＭ、８・・
・バッテリバックアップＲＡＭ０
Claims (2)
- （１）電源投入の回数を記憶するバッテリバックアップ
された記憶手段を備え、該手段によって示される値に従
がい電源投入時のハードウェアテストを行なうか否かを
判断し、その結果に従がいハードウェアテストもしくは
システムのセットアップを行なうことを特徴とするハー
ドウェアテスト方式。 - （２）上記判断はあらかじめ規定された特定の値との比
較により行なうものとし、該比較する値を上記バッテリ
バックアップされた記憶手段に設定することを特徴とす
る特許請求の範囲第１項記載のハードウェアテスト方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60168952A JPS6228842A (ja) | 1985-07-31 | 1985-07-31 | ハ−ドウエアテスト方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60168952A JPS6228842A (ja) | 1985-07-31 | 1985-07-31 | ハ−ドウエアテスト方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6228842A true JPS6228842A (ja) | 1987-02-06 |
Family
ID=15877586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60168952A Pending JPS6228842A (ja) | 1985-07-31 | 1985-07-31 | ハ−ドウエアテスト方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6228842A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6431235A (en) * | 1987-07-27 | 1989-02-01 | Hitachi Ltd | Initial self-diagnosis control device for data processor |
| JPH03171346A (ja) * | 1989-11-30 | 1991-07-24 | Mita Ind Co Ltd | データ処理装置 |
| JPH0436849A (ja) * | 1990-06-01 | 1992-02-06 | Hitachi Ltd | メモリ診断方法 |
| JP2010165007A (ja) * | 2009-01-13 | 2010-07-29 | Mitsubishi Electric Corp | 情報処理装置 |
-
1985
- 1985-07-31 JP JP60168952A patent/JPS6228842A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6431235A (en) * | 1987-07-27 | 1989-02-01 | Hitachi Ltd | Initial self-diagnosis control device for data processor |
| JPH03171346A (ja) * | 1989-11-30 | 1991-07-24 | Mita Ind Co Ltd | データ処理装置 |
| JPH0436849A (ja) * | 1990-06-01 | 1992-02-06 | Hitachi Ltd | メモリ診断方法 |
| JP2010165007A (ja) * | 2009-01-13 | 2010-07-29 | Mitsubishi Electric Corp | 情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE40092E1 (en) | Method for quickly booting a computer system | |
| DE4309532C2 (de) | Verfahren zum Sichern einer Systemabbildung eines Computersystems auf einer permanenten Speichereinrichtung sowie ein Computersystem | |
| US5666540A (en) | Information processing system | |
| JPH0744469A (ja) | ゼロ・ボルト・システム・サスペンドを有するデスクトップ・コンピュータ・システム | |
| US5649212A (en) | Information processing system having a floppy disk drive with disk protection during a resume mode | |
| JPS6228842A (ja) | ハ−ドウエアテスト方式 | |
| US5968173A (en) | Method and system for maximizing the apparent initial processing capability of a computer | |
| JPS5835648A (ja) | プログラム実行制御方式 | |
| JP3001205B2 (ja) | 情報処理装置 | |
| JPS5856051A (ja) | アクセス割込みによるアドレス・コンペア方式 | |
| JPS61177551A (ja) | 処理装置の立上げ制御方式 | |
| JPS62187942A (ja) | デバツグ制御処理方式 | |
| JPH0229455Y2 (ja) | ||
| JPS63282853A (ja) | 情報処理装置 | |
| JPH0981275A (ja) | 演算処理装置 | |
| JP3341165B2 (ja) | プログラマブルコントローラ | |
| JPS6113347A (ja) | ハ−ドウエアの初期テスト方式 | |
| JPS61177552A (ja) | マイクロ・プロセツサのプログラム評価装置 | |
| JPH08272653A (ja) | フリーズ処理システム | |
| JPS59157753A (ja) | サブプロセツサ制御方式 | |
| JPS61235925A (ja) | 電子計算機システムの運用方式 | |
| JPS61210440A (ja) | レベルトレ−ス装置 | |
| JPS63140362A (ja) | マルチｃｐｕシステムのシステムプログラムロ−デイング方法 | |
| JPS6188352A (ja) | デ−タ入出力用端末機のイニシアル・プログラム・ロ−ド方式 | |
| JPH0553613A (ja) | プログラムチエツク装置 |