JPS6113347A - ハ−ドウエアの初期テスト方式 - Google Patents

ハ−ドウエアの初期テスト方式

Info

Publication number
JPS6113347A
JPS6113347A JP59133317A JP13331784A JPS6113347A JP S6113347 A JPS6113347 A JP S6113347A JP 59133317 A JP59133317 A JP 59133317A JP 13331784 A JP13331784 A JP 13331784A JP S6113347 A JPS6113347 A JP S6113347A
Authority
JP
Japan
Prior art keywords
hardware
program
initial
test
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59133317A
Other languages
English (en)
Inventor
Haruo Tsukimura
月村 治雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59133317A priority Critical patent/JPS6113347A/ja
Publication of JPS6113347A publication Critical patent/JPS6113347A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の技術分野] 本発明は、コンピュータ等の情報処理装置を構成するハ
ードウェアの初期テスト方式に関する。
[発明の技術的背景とその問題点] 従来、コンピュータ等を構成するハードウェアの初期テ
ストは以下に述る如く行なわれている。
即ち、電源投入後直ちに作動するイニシャルプログラム
ロード(以下IPLと略称する−)の中に、最低限必要
とされるシステムのメインメモリ等のテストプログラム
を盛り込むことによって、ハードウェアの初期テストが
行なわれている。しかし例えば標準構成のシステムに拡
張構成部分が付加されたシステムのように、システムの
ハードウェア構成が複it、:なると、実記IPL内に
設けられたテストプログラムでは十分に全てのハードウ
ェアをテストすることができないという間厘点があった
。′この理由は、上記IPLがEP−ROM又はマスク
ROMで構成され、容量的に大きなプログラムを入れら
れないためである。
ところでハードウェアテストとし“Cは;上記オフライ
ンでの初期テストの他に、オフラインで専用のテストプ
ログラムをかけることもあるが、この場合は、ハードウ
ェアが故障していることを前提に詳しく調べるためのテ
ストであり、前述のシステム立上時に使用するような性
質のものではない。従って、上記バードウ1アの初期テ
ストの問題点をカバー−4る適当な初期テスト方式がな
いのが現状である。
[発明の目的] 本発明の目的は、上記の欠点に鑑み、複雑なハードウェ
ア構成を有するシステムに対しても十分なハードウェア
の初期テストを行ない得るハードウェアの初期テスト方
式を提供することにある。
[発明の概要] 本発明は、イニシャルプログラムローダが有するイニシ
ャルプロ、ダラム内に含まれCいるハードウェアテスト
プログラムによって、システムの電源投入直後のハード
ウェアの初期テストを行なうハードウェアの初期テスト
方式において、前記システムの外部記憶装置に別のハー
ドウェアテストプログラムを格納し、電源投入直後、前
記イニシャルプログラム内のハードウェアテストプログ
ラムを実行すると共に、このイニシャルプログラムにて
前記外部記憶装置から別のハードウェアテストプログラ
ムを該システムにロードし、この別のハードウェアテス
トプログラムによって、イニシャルプログラムロード時
の前記ハードウェアテストでは検査し得なかったハード
ウェアゐテストを行なった後、システムへプログラムの
制御を移すことにより、上記目的を達成するものである
[発明の実施例] 以下本発明の一実施例を図面を参照しつつ説明する。第
1図は本発明のバードウ1アの初期テスト方式を適用す
るシステムの一実施例を示した構成図である。中央処理
装置(CPU)1から出るメモリバス2にイニシャルプ
ログラムローダ(IPL)3及びメインメ七り(IQ>
4が接続されている。また、CP LJ 1から出るメ
インバス5に外部記憶装置(DISK>6、プリンタ(
PFで)7、キャラクタジェネレータ(CG)8、バー
ディカルラム(V−RAM>9、キーボードioが接続
されている。キャラクタジェネレータ8とパーティカル
ラム9は亙いに接続され、更にパーティカルラム9には
表示装置(CRIIIが接続されている。メインバス5
には図中点線で示す如く別の中央処理装置(CPU> 
12が接続され、このCPLll2は、メインメモリ(
MM)13、入出力コントロール14、更にその他図示
されない機器を接続して1つのシステムを構成していへ
即ち、図中実線で示した部分は標準構成のシステムを示
し、点線で示した部分は拡張されたシステムの構成部分
を示している。
IPL3L[!常EP−ROM又は?スクROMより成
り、システムに電源が投入されると、その直後に動作し
、この中のプログラムに第1段階のハードウェアテスト
プログラムが含まれている。
メインメモリ4はCPLJlに対するメモリである。
外部記憶装置6にはIPL後のプログラムが内蔵されて
おり、この中に第2段階のハードウェアテストプログラ
ムが含まれている。外部記憶装置6としては、通常、フ
ロッピーディスク、磁気ディスク、マグネットテープ等
が考えられる。キャラクタジェネレータ8はCRTII
の表示及びプリンタ7に対するパターンデータを発生す
る。パーティカルRAM9はCR丁11のビデオメモリ
である。メインメモリ13はCPU12に対するメイン
メモリである。
次に本実施例の動作について説明する。システムに電源
を投入すると、その直後にI ’P L 3が作動し、
この1PLa内の第1段階のハードウェアテストプログ
ラムにより、部品1〜11から成る標準構成のハードウ
ェアの初期テストが従来例と同様に行なわれる。しかし
、本実施例では上記テストに引き続き、IPL3内のプ
ログラムロード命令によって、外部記憶装M6から、こ
れに含まれる第2段素のハードウェアテストプログラム
をメインメモリ4にロードする。CPLllはメインメ
モリ4にロードされた第2段階のハードウェアテストプ
ログラムを用いて拡張構成部分のハードウェア12〜1
4その他を検査し、異常がなければ通常のシステムプロ
グラムが動作するような処理を行なう。もし異常があれ
ば、CRTIIにハードウェアの異常を表示して処・理 を終了する。
本実施例によれば、システム電源投入直後のハードウェ
ア初期テストにおいて、先ず1PL3内の第1段階のハ
ードウェアテストプログラムにて標準構成部分のハード
ウェアテストを行い、その後、外部記憶装置内の第2段
階のバードウLアテストプログラムにて拡張構成部分の
ハードウェアテストを行うことにより、複雑なハードウ
ェア構成を有するシステムに対しても、十分なハードウ
ェア初期テストを行うことができる。従って、システム
を稼働させる以前にハードウェアの異常を検出して、シ
ステムの信頼性を向上させることができる。
[発明の効果コ 以上記述した如く本発明のハードウェアの初期テスト方
式によれば、IPL内に第1段階のハードウェアテスト
プログラムを格納し、外部記憶装置内に第2段階のバー
ドウJアアストプログラムを格納し、電源投入直後先ず
前記第1段階のハードウェアテストプログラムにてハー
ドウェアのテストを行った後、次に前記第2段階のハー
ドウェアテストプログラムにて残りの部分のハードウニ
)1のテストを行なうことにより、複雑なハードウェア
構成を有するシステムに対しても十分なハードウェアの
初期テストを行ない得る効果がある。
【図面の簡単な説明】
第1図は本発明のハードウェアの初期テスト方式を適用
したシステムの一実施例を示す構成図である。 1・・−中央処理装置 3−・・イニシャルプログラムロード 4−・・メインメモリ 6・−・外部記憶装置

Claims (1)

    【特許請求の範囲】
  1. イニシャルプログラムローダが有するイニシャルプログ
    ラム内に含まれているハードウェアテストプログラムに
    よつて、システムの電源投入直後のハードウェアの初期
    テストを行なうハードウェアの初期テスト方式において
    、前記システムの外部記憶装置に別のハードウェアテス
    トプログラムを格納し、電源投入直後、前記イニシャル
    プログラム内のハードウェアテストプログラムを実行す
    ると共に、このイニシャルプログラムにて前記外部記憶
    装置から別のハードウェアテストプログラムを該システ
    ムにロードし、これによって、イニシャルプログラムロ
    ード時の前記ハードウェアテストでは検査し得なかった
    ハードウェアのテストを行なった後、システムへプログ
    ラムの制御を移すことを特徴とするハードウェアの初期
    テスト方式。
JP59133317A 1984-06-29 1984-06-29 ハ−ドウエアの初期テスト方式 Pending JPS6113347A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59133317A JPS6113347A (ja) 1984-06-29 1984-06-29 ハ−ドウエアの初期テスト方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59133317A JPS6113347A (ja) 1984-06-29 1984-06-29 ハ−ドウエアの初期テスト方式

Publications (1)

Publication Number Publication Date
JPS6113347A true JPS6113347A (ja) 1986-01-21

Family

ID=15101858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59133317A Pending JPS6113347A (ja) 1984-06-29 1984-06-29 ハ−ドウエアの初期テスト方式

Country Status (1)

Country Link
JP (1) JPS6113347A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02115947A (ja) * 1988-10-25 1990-04-27 Nec Corp 情報処理装置
JP2006228153A (ja) * 2005-02-21 2006-08-31 Nec Corp 情報処理装置及びプログラム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02115947A (ja) * 1988-10-25 1990-04-27 Nec Corp 情報処理装置
JP2006228153A (ja) * 2005-02-21 2006-08-31 Nec Corp 情報処理装置及びプログラム

Similar Documents

Publication Publication Date Title
JPH03144879A (ja) 携帯型半導体記憶装置
JPS6113347A (ja) ハ−ドウエアの初期テスト方式
JPS6029984B2 (ja) 主メモリ・ダンプ方式
US6125456A (en) Microcomputer with self-diagnostic unit
JPH01297738A (ja) コンピュータの試験装置
JPH07281986A (ja) 拡張ボード及び該ボードを用いた情報処理装置とその周辺装置の制御方法
JP2924392B2 (ja) マイクロコンピュータシステム
JP2596355B2 (ja) マイクロコンピュータ
JPS6228842A (ja) ハ−ドウエアテスト方式
JPS60181947A (ja) メモリ診断方式
JPS63310040A (ja) デ−タ採取方式
JPS5913060B2 (ja) 主記憶装置の記憶容量検出方式
JP3003059B2 (ja) 特定用途向け集積回路
JPS62260234A (ja) 故障診断装置
JPS60160447A (ja) プログラマブルコントロ−ラ
JPS6068406A (ja) 工業用ロボットの故障診断装置
JPS59106017A (ja) 入出力制御装置の制御メモリの内容を検査する方法
JPS6385940A (ja) 情報処理装置の試験方式
JPS62241041A (ja) 情報処理装置
JPH07175779A (ja) Dspベースのcpuを有する信号処理システム
JPH02197945A (ja) データ処理装置の初期起動方式
JPS63136242A (ja) 情報処理装置の内蔵ram診断方式
JPS62179039A (ja) 入出力処理装置の障害情報採取方法
JPH0342751A (ja) ブートロード制御方式
JPH02284227A (ja) プログラム実行方式