JPS62271461A - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置Info
- Publication number
- JPS62271461A JPS62271461A JP61115582A JP11558286A JPS62271461A JP S62271461 A JPS62271461 A JP S62271461A JP 61115582 A JP61115582 A JP 61115582A JP 11558286 A JP11558286 A JP 11558286A JP S62271461 A JPS62271461 A JP S62271461A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- word lines
- wired
- aluminum
- word line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 238000009792 diffusion process Methods 0.000 claims abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 abstract description 22
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 22
- 239000004020 conductor Substances 0.000 abstract 1
- 238000007493 shaping process Methods 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
［発明の目的］
（産業上の利用分野〕
本発明は不揮発性半導体記憶装置に係わり、特に高速の
紫外線消去型のプログラム可能な読み出し専用記憶装置
（ＥＰＲＯＭ ）に関するものである。
紫外線消去型のプログラム可能な読み出し専用記憶装置
（ＥＰＲＯＭ ）に関するものである。
（従来の技術〕
従来のＥＦＲＯＭのセルアレイのパターン平面図を第２
図に示し、同図の■−■線に沿う断面図を第３図に示す
。図中１はソース領域（Ｎ拡散）、＋ ２はドレイン領域（Ｎ拡散）、３はワード線（第２ポリ
シリコンまたはポリサイド）、４はフローティングダー
ト（第１ポリシリコン層）、５はビット線（第１アルミ
ニウム配線）、６はコンタクト、７は第２アルミニウム
層、８は絶縁膜、９はフィールド絶縁膜、１０は半導体
基板（Ｐ型）である。
図に示し、同図の■−■線に沿う断面図を第３図に示す
。図中１はソース領域（Ｎ拡散）、＋ ２はドレイン領域（Ｎ拡散）、３はワード線（第２ポリ
シリコンまたはポリサイド）、４はフローティングダー
ト（第１ポリシリコン層）、５はビット線（第１アルミ
ニウム配線）、６はコンタクト、７は第２アルミニウム
層、８は絶縁膜、９はフィールド絶縁膜、１０は半導体
基板（Ｐ型）である。
ところで高速のＥＰＲＯＭを実現する際には、ワード線
（ＥＦＲＯＭセルの制御ｒ−ト即ち第２ポリシリコン層
３）の抵抗を極力抑える必要がある。その一つの方法と
して、タングステン、チタンシリサイド、モリブデン等
による？リサイド技術による低抵抗化の方法が考えられ
る。しかしＥＰＲＯＭの場合、第３図に示す工うに段差
１１がきびしく、中空低抵抗化しにくい欠点があった。
（ＥＦＲＯＭセルの制御ｒ−ト即ち第２ポリシリコン層
３）の抵抗を極力抑える必要がある。その一つの方法と
して、タングステン、チタンシリサイド、モリブデン等
による？リサイド技術による低抵抗化の方法が考えられ
る。しかしＥＰＲＯＭの場合、第３図に示す工うに段差
１１がきびしく、中空低抵抗化しにくい欠点があった。
もう一つの方法として２層アルミニウム構造が考えられ
る。
る。
［発明が解決しようとする問題点３
２層アルミニウム構造では、第２アルミニウム層ｔ−ｘ
ｉアルミニウム層と拡散層のコンタクトの上に配線する
と、断切れしやすい。従って！２図のような従来型のセ
ルでワード線３の抵抗を下げるには、ワード線３と同一
信号の線（第２アルミニウム）を、破線７のように走ら
せる必要がある。２層アルミニウムでは第２アルミニウ
ム層の段差が大きく、第２アルミニウム層の幅及び間隔
は第１アルミニウム層のそれよりゆるくする必要がある
。従って第２アルミニウム層７の幅はセルのポリシリコ
ン幅より太くなり、紫外線がセルの７０−ティンググー
ト即ち第１ポリシリコン層４に届きにくくなり、データ
消去時間が長くなる欠点があった。
ｉアルミニウム層と拡散層のコンタクトの上に配線する
と、断切れしやすい。従って！２図のような従来型のセ
ルでワード線３の抵抗を下げるには、ワード線３と同一
信号の線（第２アルミニウム）を、破線７のように走ら
せる必要がある。２層アルミニウムでは第２アルミニウ
ム層の段差が大きく、第２アルミニウム層の幅及び間隔
は第１アルミニウム層のそれよりゆるくする必要がある
。従って第２アルミニウム層７の幅はセルのポリシリコ
ン幅より太くなり、紫外線がセルの７０−ティンググー
ト即ち第１ポリシリコン層４に届きにくくなり、データ
消去時間が長くなる欠点があった。
本発明は上記実情に鑑みてなされたもので、２層アルミ
ニウム構造を用いてもデータ消去時間が長くならない高
速の不運発性半導体記憶装置全提供しようとするもので
ある。
ニウム構造を用いてもデータ消去時間が長くならない高
速の不運発性半導体記憶装置全提供しようとするもので
ある。
［発明の構成コ
（問題点を解決するための手段と作用〕本発明は、拡散
層からなるソース配線に平行に前記ソース配線をはさむ
形で同一信号を与えられたワード線が配線され、前記ワ
ード線に直角に第１の金属配線が配線されてピット線を
形成する紫外線消去型プログラム可能なメモリセルアレ
イを構放し、前記ワード線信号と同一の信号線となる第
２の金属配線が前記ソース配線上で該ソース配線及びワ
ード線と平行に配線され、前記ワード線と第２の金属配
線が接続されることを特徴とし、前記拡散層のソース配
線をはさんで同一信号のワード線を配線することにより
、第２の金属配線の幅の余裕を増して上記目的を達成し
念ものである。
層からなるソース配線に平行に前記ソース配線をはさむ
形で同一信号を与えられたワード線が配線され、前記ワ
ード線に直角に第１の金属配線が配線されてピット線を
形成する紫外線消去型プログラム可能なメモリセルアレ
イを構放し、前記ワード線信号と同一の信号線となる第
２の金属配線が前記ソース配線上で該ソース配線及びワ
ード線と平行に配線され、前記ワード線と第２の金属配
線が接続されることを特徴とし、前記拡散層のソース配
線をはさんで同一信号のワード線を配線することにより
、第２の金属配線の幅の余裕を増して上記目的を達成し
念ものである。
（実施例）
以下図面を参照して本発明の一実施例を説明する。第１
図は同実施例のパターン平面図であり、２１は共通ソー
ス領域（Ｎ拡散）、２２はドレイン領域（Ｎ拡散）、２
３はワード線（第２ポリシリコン）、２４はフローティ
ングゲート（第１ポリシリコン層）、２５Ｆ’１ビツト
線（第１アルミニウム配線）−２６はコンタクト、２７
は第２アルミニウム層である。即ちこの構成は、拡散層
からなるソース配線２１に平行にソース配Ｉ！２１をは
さむ形で、同一信号が与えられ之ワード線２３が配線さ
れ、該ワード線２３に直角に第１のアルミニウム配線２
５が配線されてビット＃！ヲ形成する紫外線消去型プロ
グラム可能なメモリセルアレイを構成し、上記ワード線
信号と同一の信号線となる第２アルミニウム配線２７が
ソース配線２１及びワード線２３と平行に配線され、数
セル貸きにワード８２３と第２アルミニウム配線２７が
接触するＥＰＲＯＭとしたものである。この場合セル配
列が第２図と異なり、ソース配ａ２１をはさんで２つの
ワード線２３が平行に走る。従って低抵抗用の第２アル
ミニウム配線２７が２つのワード線２３に対して一本で
済むので、第１図のように紫外線が直接フローティング
ｆ−）２４に照射される部分が容易に実現されるもので
ある。
図は同実施例のパターン平面図であり、２１は共通ソー
ス領域（Ｎ拡散）、２２はドレイン領域（Ｎ拡散）、２
３はワード線（第２ポリシリコン）、２４はフローティ
ングゲート（第１ポリシリコン層）、２５Ｆ’１ビツト
線（第１アルミニウム配線）−２６はコンタクト、２７
は第２アルミニウム層である。即ちこの構成は、拡散層
からなるソース配線２１に平行にソース配Ｉ！２１をは
さむ形で、同一信号が与えられ之ワード線２３が配線さ
れ、該ワード線２３に直角に第１のアルミニウム配線２
５が配線されてビット＃！ヲ形成する紫外線消去型プロ
グラム可能なメモリセルアレイを構成し、上記ワード線
信号と同一の信号線となる第２アルミニウム配線２７が
ソース配線２１及びワード線２３と平行に配線され、数
セル貸きにワード８２３と第２アルミニウム配線２７が
接触するＥＰＲＯＭとしたものである。この場合セル配
列が第２図と異なり、ソース配ａ２１をはさんで２つの
ワード線２３が平行に走る。従って低抵抗用の第２アル
ミニウム配線２７が２つのワード線２３に対して一本で
済むので、第１図のように紫外線が直接フローティング
ｆ−）２４に照射される部分が容易に実現されるもので
ある。
［発明の効果］
以上説明した如く本発明によれば、従来なかなか実現し
なかったワード線の低抵抗化が可能になり、高速のＥＦ
ＲＯＭが実現するものでありながら、フローティングｒ
−）上刃に金属配線（第２アルミニウム配線）がないの
で、データ消去が短時間で行なえるものである。
なかったワード線の低抵抗化が可能になり、高速のＥＦ
ＲＯＭが実現するものでありながら、フローティングｒ
−）上刃に金属配線（第２アルミニウム配線）がないの
で、データ消去が短時間で行なえるものである。
第１図は本発明の一実施例のパターン平面図、第２図は
従来のｌＰＲＯＭのパターン平面図、第３図は第２図の
■−■線に沿う断面図である。 ２１・・・共通ソース領域、２２・・・ト９レイン領域
、２３・・・ワード線（第２ポリシリコン層）、２４・
・・フローティングゲート（第１ポリシリコン層）、２
５・・・ビット線（第１アルミニウム配線〕、２７・・
・第２アルミニウム層。
従来のｌＰＲＯＭのパターン平面図、第３図は第２図の
■−■線に沿う断面図である。 ２１・・・共通ソース領域、２２・・・ト９レイン領域
、２３・・・ワード線（第２ポリシリコン層）、２４・
・・フローティングゲート（第１ポリシリコン層）、２
５・・・ビット線（第１アルミニウム配線〕、２７・・
・第２アルミニウム層。
Claims (1)
- 拡散層からなるソース配線に平行に前記ソース配線をは
さむ形で同一信号を与えられたワード線が配線され、前
記ワード線に直角に第１の金属配線が配線されてビット
線を形成する紫外線消去型プログラム可能なメモリセル
アレイを構成し、前記ワード線信号と同一の信号線とな
る第２の金属配線が前記ソース配線上で該ソース配線及
びワード線と平行に配線され、前記ワード線と第２の金
属配線が接続されることを特徴とする不揮発性半導体記
憶装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61115582A JPH0715955B2 (ja) | 1986-05-20 | 1986-05-20 | 不揮発性半導体記憶装置 |
| US07/050,316 US4825271A (en) | 1986-05-20 | 1987-05-15 | Nonvolatile semiconductor memory |
| KR1019870005003A KR910000021B1 (ko) | 1986-05-20 | 1988-02-17 | 불휘발성 반도체기억장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61115582A JPH0715955B2 (ja) | 1986-05-20 | 1986-05-20 | 不揮発性半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62271461A true JPS62271461A (ja) | 1987-11-25 |
| JPH0715955B2 JPH0715955B2 (ja) | 1995-02-22 |
Family
ID=14666158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61115582A Expired - Lifetime JPH0715955B2 (ja) | 1986-05-20 | 1986-05-20 | 不揮発性半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0715955B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0290684A (ja) * | 1988-09-28 | 1990-03-30 | Toshiba Corp | 不揮発性半導体メモリ |
| JPH0329369A (ja) * | 1989-06-26 | 1991-02-07 | Toshiba Corp | 紫外線消去型不揮発性半導体記憶装置 |
| JPH03185860A (ja) * | 1989-12-15 | 1991-08-13 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
-
1986
- 1986-05-20 JP JP61115582A patent/JPH0715955B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0290684A (ja) * | 1988-09-28 | 1990-03-30 | Toshiba Corp | 不揮発性半導体メモリ |
| JPH0329369A (ja) * | 1989-06-26 | 1991-02-07 | Toshiba Corp | 紫外線消去型不揮発性半導体記憶装置 |
| JPH03185860A (ja) * | 1989-12-15 | 1991-08-13 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0715955B2 (ja) | 1995-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3225916B2 (ja) | 不揮発性半導体記憶装置とその製造方法 | |
| KR920001720A (ko) | 불휘발성 반도체기억장치 | |
| US6157056A (en) | Semiconductor memory device having a plurality of memory cell transistors arranged to constitute memory cell arrays | |
| JPH07235650A (ja) | 不揮発性半導体記憶装置 | |
| KR920007193A (ko) | 반도체 기억장치 | |
| JPH02168674A (ja) | 不揮発性半導体記憶装置 | |
| JP2951927B2 (ja) | フラッシュｅｅｐｒｏｍの耐久性テストのためのテストパターン | |
| US4385432A (en) | Closely-spaced double level conductors for MOS read only | |
| JP2003152118A5 (ja) | ||
| US5107313A (en) | Floating gate type semiconductor memory device | |
| JPS62271461A (ja) | 不揮発性半導体記憶装置 | |
| KR910000021B1 (ko) | 불휘발성 반도체기억장치 | |
| EP0430191A2 (en) | Semiconductor memory | |
| JP2904498B2 (ja) | 不揮発性半導体メモリ装置およびその製造方法 | |
| JPH0274069A (ja) | 不揮発性半導体記憶装置 | |
| JP2000068486A (ja) | 不揮発性半導体メモリ | |
| KR100330681B1 (ko) | 반도체 기억 장치 | |
| JP2960082B2 (ja) | 不揮発性半導体メモリ | |
| JPS62210678A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH08130263A (ja) | 半導体装置 | |
| JPH02196462A (ja) | 半導体装置 | |
| JPH08321590A (ja) | 半導体記憶装置のレイアウト方法、半導体記憶装置およびこれを用いたマイクロコンピュータ | |
| JP3085684B2 (ja) | 不揮発性半導体メモリ装置 | |
| JPS6271264A (ja) | 半導体集積回路装置 | |
| JPH10242435A (ja) | 半導体メモリ装置 |