JPS62271454A - Ｖｌｓｉデバイス中の開口の選択無電界メツキ方法 - Google Patents
Ｖｌｓｉデバイス中の開口の選択無電界メツキ方法Info
- Publication number
- JPS62271454A JPS62271454A JP62046939A JP4693987A JPS62271454A JP S62271454 A JPS62271454 A JP S62271454A JP 62046939 A JP62046939 A JP 62046939A JP 4693987 A JP4693987 A JP 4693987A JP S62271454 A JPS62271454 A JP S62271454A
- Authority
- JP
- Japan
- Prior art keywords
- grams
- per liter
- cobalt
- layer
- nickel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 39
- 238000009713 electroplating Methods 0.000 title 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 52
- 239000010941 cobalt Substances 0.000 claims description 35
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 35
- 229910017052 cobalt Inorganic materials 0.000 claims description 34
- 229910052759 nickel Inorganic materials 0.000 claims description 26
- 238000007747 plating Methods 0.000 claims description 22
- 229910021332 silicide Inorganic materials 0.000 claims description 22
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 18
- 229910052782 aluminium Inorganic materials 0.000 claims description 17
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 10
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 6
- 229910052763 palladium Inorganic materials 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- VEQPNABPJHWNSG-UHFFFAOYSA-N Nickel(2+) Chemical compound [Ni+2] VEQPNABPJHWNSG-UHFFFAOYSA-N 0.000 claims description 2
- 229910001429 cobalt ion Inorganic materials 0.000 claims description 2
- 230000005684 electric field Effects 0.000 claims description 2
- 229910001453 nickel ion Inorganic materials 0.000 claims description 2
- XLJKHNWPARRRJB-UHFFFAOYSA-N cobalt(2+) Chemical compound [Co+2] XLJKHNWPARRRJB-UHFFFAOYSA-N 0.000 claims 1
- WBLJAACUUGHPMU-UHFFFAOYSA-N copper platinum Chemical compound [Cu].[Pt] WBLJAACUUGHPMU-UHFFFAOYSA-N 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 238000007772 electroless plating Methods 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 229910052715 tantalum Inorganic materials 0.000 description 6
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 6
- 230000003993 interaction Effects 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- -1 PTEO3 Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000011149 active material Substances 0.000 description 2
- 235000011114 ammonium hydroxide Nutrition 0.000 description 2
- 230000003197 catalytic effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000002939 deleterious effect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- LGQLOGILCSXPEA-UHFFFAOYSA-L nickel sulfate Chemical compound [Ni+2].[O-]S([O-])(=O)=O LGQLOGILCSXPEA-UHFFFAOYSA-L 0.000 description 2
- 229910000363 nickel(II) sulfate Inorganic materials 0.000 description 2
- ACVYVLVWPXVTIT-UHFFFAOYSA-M phosphinate Chemical compound [O-][PH2]=O ACVYVLVWPXVTIT-UHFFFAOYSA-M 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- NLXLAEXVIDQMFP-UHFFFAOYSA-N Ammonia chloride Chemical compound [NH4+].[Cl-] NLXLAEXVIDQMFP-UHFFFAOYSA-N 0.000 description 1
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 239000004480 active ingredient Substances 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 235000019270 ammonium chloride Nutrition 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000254 damaging effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- BDZBKCUKTQZUTL-UHFFFAOYSA-N triethyl phosphite Chemical compound CCOP(OCC)OCC BDZBKCUKTQZUTL-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemically Coating (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
本光凱■皇量
本発明は微細集積回路デバイス、より具体的には非常に
大規模な集積回路（ＶＬＳＩ）デバイス中の開口（すな
わち絶縁層を貫く窓）中の導電性プラグの形成方法に係
る。
大規模な集積回路（ＶＬＳＩ）デバイス中の開口（すな
わち絶縁層を貫く窓）中の導電性プラグの形成方法に係
る。
ＶＬＳ Ｉデバイスの誘電体層中の開口を導電的に満す
問題は、しばしばきわめて困難なものである。これはも
し開口が垂直又はほぼ垂直な壁をもち、１を越えるアス
ペクト（高さに対する直径）比をもつならば特にである
。そのような開口の場合、アルミニウムのスパッタリン
グのような通常の技術は、典型的な場合段差の被覆が劣
り、ＶＬＳｌデバイスを作るための製作工程に含めるに
はそれらが実際上不十分であるようにしてしまう他の特
性を示す。
問題は、しばしばきわめて困難なものである。これはも
し開口が垂直又はほぼ垂直な壁をもち、１を越えるアス
ペクト（高さに対する直径）比をもつならば特にである
。そのような開口の場合、アルミニウムのスパッタリン
グのような通常の技術は、典型的な場合段差の被覆が劣
り、ＶＬＳｌデバイスを作るための製作工程に含めるに
はそれらが実際上不十分であるようにしてしまう他の特
性を示す。
本生凱■！貫
本発明はＶＬＳ Ｉデバイス中の高アスペクト比開口を
、導電的に充てんする改善された方法を明らかにする。
、導電的に充てんする改善された方法を明らかにする。
導電性金属がＶＬＳ Ｉデバイス中の開口中に形成され
る。メッキすべき各開口は、その底に能動材料の層をも
つように設計される。続いてコバルト又はニッケルのプ
ラグを能動層の最上部上にもつ開口内を無電界方式で選
択的に湿式メッキされる。メッキ操作中、デバイスの露
出された誘電体表面上には、コバルト又はニッケルは形
成されない。
る。メッキすべき各開口は、その底に能動材料の層をも
つように設計される。続いてコバルト又はニッケルのプ
ラグを能動層の最上部上にもつ開口内を無電界方式で選
択的に湿式メッキされる。メッキ操作中、デバイスの露
出された誘電体表面上には、コバルト又はニッケルは形
成されない。
光夙ｑ大指炎
比較のため、第１図は金属−酸化物一半導体ＣＭＯ３）
型の通常のＶＬＳ Ｉデバイスの一部を示す。デバイス
は拡散したソース及びドレイン領域１２及び１４とその
中に形成された金属シリサイド電極１６及び１８を有す
るシリコン基板１０を含む。金属−酸化物部分２０及び
２２とゲート酸化物部分２４が基板１０上に配置されて
いる。
型の通常のＶＬＳ Ｉデバイスの一部を示す。デバイス
は拡散したソース及びドレイン領域１２及び１４とその
中に形成された金属シリサイド電極１６及び１８を有す
るシリコン基板１０を含む。金属−酸化物部分２０及び
２２とゲート酸化物部分２４が基板１０上に配置されて
いる。
ドープポリシリコン要素２６及び金属シリサイド要素２
８が、ゲート酸化物部分２４上にある。たとえば、電極
１６及び１８はそれぞれコバルトで作られ、要素２８は
タンタルシリサイドで作られる。加えて、テトラエチル
オルトシリケート及びトリエチルホスファイトから成る
源から、標準的な化学気相堆積工程で形成される材料の
ような適当な誘電体材料でできた側壁３０及び３２が搭
かれたゲート構造の側面に配置される。側壁上に形成さ
れた通常の材料は、一般的にＰＴＥＯＳガラスとよばれ
る。最後に、第１図は先に述べた構造上のＰＴＥＯ３で
作られたパターン形成された誘電体層３４を示す。
８が、ゲート酸化物部分２４上にある。たとえば、電極
１６及び１８はそれぞれコバルトで作られ、要素２８は
タンタルシリサイドで作られる。加えて、テトラエチル
オルトシリケート及びトリエチルホスファイトから成る
源から、標準的な化学気相堆積工程で形成される材料の
ような適当な誘電体材料でできた側壁３０及び３２が搭
かれたゲート構造の側面に配置される。側壁上に形成さ
れた通常の材料は、一般的にＰＴＥＯＳガラスとよばれ
る。最後に、第１図は先に述べた構造上のＰＴＥＯ３で
作られたパターン形成された誘電体層３４を示す。
第１図のパターン形成された誘電体層３４は、その中に
形成された３個の開口３６．３８．４０を含む。これら
の開口のそれぞれは、垂直壁をもつよう示されている。
形成された３個の開口３６．３８．４０を含む。これら
の開口のそれぞれは、垂直壁をもつよう示されている。
開口３６及び４０は導電性接続がその後第１図のデバイ
スのソース及びドレイン領域１２及び１４の電極１８に
作られる手段である。同様に、開口３８は導電性接続が
その後合成ゲート電極の要素に作られる手段である。
スのソース及びドレイン領域１２及び１４の電極１８に
作られる手段である。同様に、開口３８は導電性接続が
その後合成ゲート電極の要素に作られる手段である。
たとえば、具体的な第１図のデバイスの各ソース／ドレ
イン間口３６及び４０の高さｈは、約１ミクロン（μｍ
）でその直径ｄは約０．５μｍである。従って、これら
の開口の高さに対する直径の比は、１を越える。第１図
に描かれたデバイスにおいて、ゲート間口３８の直径ｄ
は約０．５μｍであるが、その高さｉはわずか約０．５
μ閾である。
イン間口３６及び４０の高さｈは、約１ミクロン（μｍ
）でその直径ｄは約０．５μｍである。従って、これら
の開口の高さに対する直径の比は、１を越える。第１図
に描かれたデバイスにおいて、ゲート間口３８の直径ｄ
は約０．５μｍであるが、その高さｉはわずか約０．５
μ閾である。
開口３８のアスペクト比は、従って約１である。
実際、開口３６及び４０’（第１図）を導電性材料で良
好に満すことは困難である。アルミニウムのスパッタリ
ングのような通常の堆積技術は、そのような高アスペク
ト比開口の中に信顛性のある金属構造を形成するのに効
果的であることを実証してはいない。
好に満すことは困難である。アルミニウムのスパッタリ
ングのような通常の堆積技術は、そのような高アスペク
ト比開口の中に信顛性のある金属構造を形成するのに効
果的であることを実証してはいない。
本発明に従い、第１図中に示されているような高アスペ
クト比開口は、無電界メッキプロセス中導電性コバルト
又はニッケルで部分的又は完全に満される。本出願人ら
は本発明のプロセスに従って形成された導電性間ロブラ
グは、高品質ＶＬＳ■デバイスの条件に合致する優れた
電気的及び機械的特性を示すことを見出した。
クト比開口は、無電界メッキプロセス中導電性コバルト
又はニッケルで部分的又は完全に満される。本出願人ら
は本発明のプロセスに従って形成された導電性間ロブラ
グは、高品質ＶＬＳ■デバイスの条件に合致する優れた
電気的及び機械的特性を示すことを見出した。
無電界メッキは、半導体ウェハのような試料をメッキ槽
中に浸すことにより行われる。メッキすべきでない試料
の表面はメッキが起らない不活性材料でマスクされる。
中に浸すことにより行われる。メッキすべきでない試料
の表面はメッキが起らない不活性材料でマスクされる。
従って、たとえば多数の■ＬＳＩチップがその一生平坦
面中に規定されるシリコンウェハの場合、ウェハの他方
の面はメッキ中、二酸化シリコンのような誘電体材料の
層でマスクされる。
面中に規定されるシリコンウェハの場合、ウェハの他方
の面はメッキ中、二酸化シリコンのような誘電体材料の
層でマスクされる。
メッキ中導電性材料は製作中のデバイス構造の活性又は
触媒的表面上にのみ堆積する。ここで、活性又は触媒的
表面というのは、以下で具体的に示す槽により供給され
る型のコバルト又はニッケルイオンを引きつけるよう適
切に電荷をもたせた電子供給表面を意味する。従って、
第２図において無電界プロセス中杭電体ＴＥＯ３層３４
表面上に、コバルト又はニッケル材料は直接にはメッキ
されない。
触媒的表面上にのみ堆積する。ここで、活性又は触媒的
表面というのは、以下で具体的に示す槽により供給され
る型のコバルト又はニッケルイオンを引きつけるよう適
切に電荷をもたせた電子供給表面を意味する。従って、
第２図において無電界プロセス中杭電体ＴＥＯ３層３４
表面上に、コバルト又はニッケル材料は直接にはメッキ
されない。
本発明の出願人らは優れた品質のコバルト又はニッケル
の導電性プラグは、たとえばコバルトシリサイド；タン
タルシリサイド又はチタンシリサイドのような金属シリ
サイドでできた能動表面上のＶＬＳ Ｉデバイス中に無
電界メッキできることを見出した。そのようなシリサイ
ドはしばしば■ＬＳＩデバイスのソース／ドレイン、ゲ
ート及び他の領域中にすでに含まれているため、それは
大きな発見である。更に、本出願人らはメッキのための
活性表面はコバルト、ニッケル、白金、パラジウム又は
銅のスパッタされた薄膜から成ってもよいことを見出し
た。重要なことは、これら材料のすべてが典型的なＶＬ
Ｓ Ｉデバイスと両立し、その中でしばしば用いられる
ということである。
の導電性プラグは、たとえばコバルトシリサイド；タン
タルシリサイド又はチタンシリサイドのような金属シリ
サイドでできた能動表面上のＶＬＳ Ｉデバイス中に無
電界メッキできることを見出した。そのようなシリサイ
ドはしばしば■ＬＳＩデバイスのソース／ドレイン、ゲ
ート及び他の領域中にすでに含まれているため、それは
大きな発見である。更に、本出願人らはメッキのための
活性表面はコバルト、ニッケル、白金、パラジウム又は
銅のスパッタされた薄膜から成ってもよいことを見出し
た。重要なことは、これら材料のすべてが典型的なＶＬ
Ｓ Ｉデバイスと両立し、その中でしばしば用いられる
ということである。
従って、たとえば本発明に従う無電界メッキは、第２図
に示されたコバルトシリサイド電極１６及び１８とタン
タルシリサイド要素２８の表面上に直接行わせることが
できる。有利なことに、これらの表面はメッキプロセス
が始まる前に浄化される。浄化はたとえば開口を必要以
上に拡大しないように、緩衝フッ化水素酸でたとえば約
２分といった比較的短時間で行われる。好ましくはこれ
ら表面の浄化は標準的な後方スパッタ工程で行われる。
に示されたコバルトシリサイド電極１６及び１８とタン
タルシリサイド要素２８の表面上に直接行わせることが
できる。有利なことに、これらの表面はメッキプロセス
が始まる前に浄化される。浄化はたとえば開口を必要以
上に拡大しないように、緩衝フッ化水素酸でたとえば約
２分といった比較的短時間で行われる。好ましくはこれ
ら表面の浄化は標準的な後方スパッタ工程で行われる。
いずれかの浄化技術により、コバルト、タンタル及びシ
リコンの酸化物のような残さが、メ。
リコンの酸化物のような残さが、メ。
キすべき表面から除かれる。
シリコン表面上にコバルト又はニッケルを直接無電界メ
ッキすることは、一般にＶＬＳ Ｉデバイス製作にとっ
て容易ではない。シリコン上に直接メッキされたプラグ
は、たとえば下の表面に対する固着性が劣ることがわか
っている。
ッキすることは、一般にＶＬＳ Ｉデバイス製作にとっ
て容易ではない。シリコン上に直接メッキされたプラグ
は、たとえば下の表面に対する固着性が劣ることがわか
っている。
本発明に従うと、コバルト（実際には約９５パーセント
のコバルト、２パーセントのニッケル及び３パーセント
のリン）を無電界メッキすることは、約９０℃のナトリ
ウムを含まない槽から成る水を基本とした溶液から行わ
れる。槽の適切な組成は、たとえばＣ，ＳＯ４が１１当
り６０グラム、Ｎ１５Ｏｎが１１当り２グラム、ＮＨ，
ＳＯ４力＜１１当り４２グラム、（ＮＨｔ） ＪＣ６Ｈ
ｓＯｒが１１当り５５グラム、ｆｌＰＨｚｏ□が１１当
り８ミリリットルから成り、溶液のｐＨが約８．５の値
に調整された溶液である。
のコバルト、２パーセントのニッケル及び３パーセント
のリン）を無電界メッキすることは、約９０℃のナトリ
ウムを含まない槽から成る水を基本とした溶液から行わ
れる。槽の適切な組成は、たとえばＣ，ＳＯ４が１１当
り６０グラム、Ｎ１５Ｏｎが１１当り２グラム、ＮＨ，
ＳＯ４力＜１１当り４２グラム、（ＮＨｔ） ＪＣ６Ｈ
ｓＯｒが１１当り５５グラム、ｆｌＰＨｚｏ□が１１当
り８ミリリットルから成り、溶液のｐＨが約８．５の値
に調整された溶液である。
コバルト及びタンタルシリサイド上へのメッキ速度は、
１分当り約９００オングストローム（人）である。デバ
イス構造の誘電体表面上には、コバルトのメッキは起ら
ない。コバルトのメッキ中起る化学反応は、水素の放出
とともに、金属源の本質的な次亜リン酸塩の還元を含む
。
１分当り約９００オングストローム（人）である。デバ
イス構造の誘電体表面上には、コバルトのメッキは起ら
ない。コバルトのメッキ中起る化学反応は、水素の放出
とともに、金属源の本質的な次亜リン酸塩の還元を含む
。
更に本発明に従うと、ニッケル（実際には約９５パーセ
ントのニッケルと５パーセントのリン）の無電界メッキ
は、やはり約９０℃のナトリウムを含まない槽から成る
水を基本とした溶液から行われる。たとえば、槽の適切
な組成はＮｉＳＯ４が１１当り２５グラム、（ＮＨ４）
ｚＨｃｂＨｓＯｑが１１当り６０グラム、ＮＨ４Ｃｌ
が１β当り５０グラム、ＮＨ，Ｈ２ＰＯ！が１１当り１
０グラムで、溶液のｐＨはＮＨ４ＯＨで約９の値に調整
される。コバルトシリサイド及びタンタルシリサイド上
へのメッキ速度は、１分当り約８００人である。デバイ
ス構造の誘電体表面上には、ニッケルメッキは起らない
。前と同様、ニッケルメッキ申越る化学反応は水素の放
出とともに、本質的な次亜リン酸塩の還元を含む。
ントのニッケルと５パーセントのリン）の無電界メッキ
は、やはり約９０℃のナトリウムを含まない槽から成る
水を基本とした溶液から行われる。たとえば、槽の適切
な組成はＮｉＳＯ４が１１当り２５グラム、（ＮＨ４）
ｚＨｃｂＨｓＯｑが１１当り６０グラム、ＮＨ４Ｃｌ
が１β当り５０グラム、ＮＨ，Ｈ２ＰＯ！が１１当り１
０グラムで、溶液のｐＨはＮＨ４ＯＨで約９の値に調整
される。コバルトシリサイド及びタンタルシリサイド上
へのメッキ速度は、１分当り約８００人である。デバイ
ス構造の誘電体表面上には、ニッケルメッキは起らない
。前と同様、ニッケルメッキ申越る化学反応は水素の放
出とともに、本質的な次亜リン酸塩の還元を含む。
第２図のデバイス構造の例では、開口３６．３８及び４
０中に形成された無電界メッキコバルト又はニッケルプ
ラグは、それぞれ４２．４４及 、び４６と印されて
いる。３個の示された開口間の高さの差により、プラグ
４２及び４６は開口３６及び４０を部分的にのみ満し、
一方ブラグ４４は実際にゲート開口３８をあふれるほど
満す、過剰にメッキが起ると、層３４の最上部のプラグ
４４の部分を、具体的なデバイス設計により予測された
限界を越えて、更に横方向に延す原因となる。
０中に形成された無電界メッキコバルト又はニッケルプ
ラグは、それぞれ４２．４４及 、び４６と印されて
いる。３個の示された開口間の高さの差により、プラグ
４２及び４６は開口３６及び４０を部分的にのみ満し、
一方ブラグ４４は実際にゲート開口３８をあふれるほど
満す、過剰にメッキが起ると、層３４の最上部のプラグ
４４の部分を、具体的なデバイス設計により予測された
限界を越えて、更に横方向に延す原因となる。
第２図の具体的なデバイス構造中に示された導電性プラ
グ４２及び４６は、それらの各開口を満さないが、プラ
グ４２及び４６は開口３６及び４０のアスペクト比を著
しく滅す効果をもつ、一実施例のデバイス構造において
、プラグ４２の最上部から層３４の最上部表面までの高
さｊは、メッキ後わずか約０．５μｍであった。従って
、これらの部分的に満された開口のアスペクト比は、約
１の値まで本質的に減少した。その結果、開口３６及び
４０の金属部形成は、たとえば第２図に描かれたデバイ
ス構造の全最上部表面上にアルミニウムをスパッタリン
グすることによるなど、その後の通常の工程で実効的に
完了する。
グ４２及び４６は、それらの各開口を満さないが、プラ
グ４２及び４６は開口３６及び４０のアスペクト比を著
しく滅す効果をもつ、一実施例のデバイス構造において
、プラグ４２の最上部から層３４の最上部表面までの高
さｊは、メッキ後わずか約０．５μｍであった。従って
、これらの部分的に満された開口のアスペクト比は、約
１の値まで本質的に減少した。その結果、開口３６及び
４０の金属部形成は、たとえば第２図に描かれたデバイ
ス構造の全最上部表面上にアルミニウムをスパッタリン
グすることによるなど、その後の通常の工程で実効的に
完了する。
もちろん、本発明が適用できる他のデバイス構造の設計
は、ソース／ドレイン開口がここで述べた型の無電界メ
ッキにより完全に満されるようなものでよい。それらの
場合、有利な平坦表面はその後の金属部形成により得ら
れる。
は、ソース／ドレイン開口がここで述べた型の無電界メ
ッキにより完全に満されるようなものでよい。それらの
場合、有利な平坦表面はその後の金属部形成により得ら
れる。
第３図はアルミニウム層が第２図の最上部表面上全体に
形成され、その後多数の標準的な方法の中の１つでパタ
ーン形成されたものを示す。パターン形成されたアルミ
ニウム層の一部５０は、ソース／ドレインプラグ４２と
接触をなす。もう１つのアルミニウム部分５２がゲート
プラグ４４と接触する。更に別の部分５４がソース／ド
レインプラグ４６と接触する。
形成され、その後多数の標準的な方法の中の１つでパタ
ーン形成されたものを示す。パターン形成されたアルミ
ニウム層の一部５０は、ソース／ドレインプラグ４２と
接触をなす。もう１つのアルミニウム部分５２がゲート
プラグ４４と接触する。更に別の部分５４がソース／ド
レインプラグ４６と接触する。
コバルト及びニッケルのような準貴金属は、約４００な
いし４５０℃の範囲の温度で、シリコン及びアルミニウ
ムと相互作用する。従って、第３図に示された型のデバ
イス構造においては、その中のソース／ドレイン接合へ
の有害な影響を避けるため、プロセス温度を十分低く保
つよう、注意を払わなければならない。特にそのような
デバイス中の高温プロセスは、垂直方向に延びる相互作
用を生じ、それは浅い接合の許容できない高い漏れを起
す。
いし４５０℃の範囲の温度で、シリコン及びアルミニウ
ムと相互作用する。従って、第３図に示された型のデバ
イス構造においては、その中のソース／ドレイン接合へ
の有害な影響を避けるため、プロセス温度を十分低く保
つよう、注意を払わなければならない。特にそのような
デバイス中の高温プロセスは、垂直方向に延びる相互作
用を生じ、それは浅い接合の許容できない高い漏れを起
す。
メッキされたプラグが用いられるある種のデバイス構造
において、比較的厚い層が各メッキプラグの下にある。
において、比較的厚い層が各メッキプラグの下にある。
そのようなデバイスにおいて、プラグの材料とシリコン
又はアルミニウム間の高温で生じた相互作用は、デバイ
スの特性には損傷を与える効果をもたない。そのような
デバイスの実施例について、第４図と関連づけて述べる
。
又はアルミニウム間の高温で生じた相互作用は、デバイ
スの特性には損傷を与える効果をもたない。そのような
デバイスの実施例について、第４図と関連づけて述べる
。
第４図は誘電体層６４により分離された導電層６０及び
６２を相互接続するために用いられる本発明に従って作
られた無電界間ロブラグ５８の使用を示す。例として、
層６０は約１μｍの高さで、層６２は約１μｍの高さで
、層６０及び６２のそれぞれはアルミニウムで作られて
いる。たとえば、層６４はガラス又はビラリンのような
適当な重合体で作られる。
６２を相互接続するために用いられる本発明に従って作
られた無電界間ロブラグ５８の使用を示す。例として、
層６０は約１μｍの高さで、層６２は約１μｍの高さで
、層６０及び６２のそれぞれはアルミニウムで作られて
いる。たとえば、層６４はガラス又はビラリンのような
適当な重合体で作られる。
第４図において、プラグ５８で満された開口は、先に示
した高アスペクト比型のものである。
した高アスペクト比型のものである。
第４図の型の構造中のコバルト又はニッケルの無電界メ
ッキは、たとえばコバルト、ニッケル、パラジウム、白
金又は銅のような材料で作られた清浄活性表面上に行う
のが有利である。第４図は層６０及び６４間にはさまれ
たそのような材料の薄い層６６を示す。たとえば、層６
６は約５００人の厚さのコバルト層から成る。
ッキは、たとえばコバルト、ニッケル、パラジウム、白
金又は銅のような材料で作られた清浄活性表面上に行う
のが有利である。第４図は層６０及び６４間にはさまれ
たそのような材料の薄い層６６を示す。たとえば、層６
６は約５００人の厚さのコバルト層から成る。
層６０の最上部表面上に能動１ｉ６６（第４図）を形成
する前に、その最上部表面を清浄化することが通常必要
である。これはもしＪ１６０がアルミニウムで作られ、
その表面上にアルミニウム酸化物の薄膜を有する時、特
に重要である。浄化はたとえば通常の後方スパッタリン
グ工程で行われ、その場合典型的な場合層６０のわずか
約１００人の表面が、除去される。次に、層６６がたと
えば標準的なスパッタ堆積により、浄化されたＮ６０の
表面上に形成される。
する前に、その最上部表面を清浄化することが通常必要
である。これはもしＪ１６０がアルミニウムで作られ、
その表面上にアルミニウム酸化物の薄膜を有する時、特
に重要である。浄化はたとえば通常の後方スパッタリン
グ工程で行われ、その場合典型的な場合層６０のわずか
約１００人の表面が、除去される。次に、層６６がたと
えば標準的なスパッタ堆積により、浄化されたＮ６０の
表面上に形成される。
その後、第４図のパターン形成層６４が層６６上に形成
される。次に層６４中の開口が、上で述べた無電界メッ
キプロセスのいずれかを用いて、詰められる。選択メッ
キプロセス中、コバルト又はニッケルは誘電体層６４の
最上部表面には付着しない、メッキはプラグ５８及びデ
バイス構造中の他の任意のプラグの最上部表面が、層６
４の最上部表面とほぼ同じ面になるまで続けるのが有利
である。そのような平坦表面を構造中に作ると、導電層
６２上へのその後の堆積が容易になる。
される。次に層６４中の開口が、上で述べた無電界メッ
キプロセスのいずれかを用いて、詰められる。選択メッ
キプロセス中、コバルト又はニッケルは誘電体層６４の
最上部表面には付着しない、メッキはプラグ５８及びデ
バイス構造中の他の任意のプラグの最上部表面が、層６
４の最上部表面とほぼ同じ面になるまで続けるのが有利
である。そのような平坦表面を構造中に作ると、導電層
６２上へのその後の堆積が容易になる。
第４図の断面図はまた、デバイス構造の一部を表わし、
その場合パターン形成された層６４はＰＴＥＯ３のよう
な誘電体材料で作られ、層６２はアルミニウムのような
導電性材料で作られ、層６０はそれを導電性にするのに
十分にドープされたポリシリコンで作られている。その
ようなデバイス構造の一つにおいて、ドープされたポリ
シリコン層６０の高さは、約４０００人で１０００人の
高さのコバルトシリサイドのような金属シリサイドでで
きた層６６が、層６０上に形成されている。そのような
コバルトシリサイド層は、たとえば構造の他の部分（図
示されていない）中の合成ゲート電極の一部として働く
。更に、誘電体層６４中に形成された開口の各底部にあ
るコバルトシリサイド層６６の領域は、優れたゲートと
じて働き、その上にはここで述べた本発明の指針に従い
、コバルト又はニッケルが無電界メッキされる。
その場合パターン形成された層６４はＰＴＥＯ３のよう
な誘電体材料で作られ、層６２はアルミニウムのような
導電性材料で作られ、層６０はそれを導電性にするのに
十分にドープされたポリシリコンで作られている。その
ようなデバイス構造の一つにおいて、ドープされたポリ
シリコン層６０の高さは、約４０００人で１０００人の
高さのコバルトシリサイドのような金属シリサイドでで
きた層６６が、層６０上に形成されている。そのような
コバルトシリサイド層は、たとえば構造の他の部分（図
示されていない）中の合成ゲート電極の一部として働く
。更に、誘電体層６４中に形成された開口の各底部にあ
るコバルトシリサイド層６６の領域は、優れたゲートと
じて働き、その上にはここで述べた本発明の指針に従い
、コバルト又はニッケルが無電界メッキされる。
層６０がドープされたポリシリコンから成る第４図の型
のデバイス構造において、メッキされたプラグ５８のコ
バルト又はニッケル材料と層６０の下のポリシリコンと
の間の相互作用は、プロセス温度が上るにつれ、必然的
に起る。しかし、約４５０℃の温度においてすら、コバ
ルトと下のポリシリコンの間の相互作用は、垂直方向に
約１５００Å以上には通常延びない。先に示した層６０
は約４０００人の高さで、プラグ５８と下のポリシリコ
ンの間のそのような相互作用は、典型的な場合デバイス
構造中に有害な影響を及ぼさない。
のデバイス構造において、メッキされたプラグ５８のコ
バルト又はニッケル材料と層６０の下のポリシリコンと
の間の相互作用は、プロセス温度が上るにつれ、必然的
に起る。しかし、約４５０℃の温度においてすら、コバ
ルトと下のポリシリコンの間の相互作用は、垂直方向に
約１５００Å以上には通常延びない。先に示した層６０
は約４０００人の高さで、プラグ５８と下のポリシリコ
ンの間のそのような相互作用は、典型的な場合デバイス
構造中に有害な影響を及ぼさない。
本発明に従って作られた無電界メッキプラグは、それら
を集積回路デバイス中のレベル間導電体として魅力のあ
るものとする各種の有利な特性を示す。これらの特性に
は、下の活性表面への十分な固着性、加工及びデバイス
動作中の良好な頑強さ、メッキ中の許容しうる適合性と
均一な堆積、適当な導電性が含まれる。
を集積回路デバイス中のレベル間導電体として魅力のあ
るものとする各種の有利な特性を示す。これらの特性に
は、下の活性表面への十分な固着性、加工及びデバイス
動作中の良好な頑強さ、メッキ中の許容しうる適合性と
均一な堆積、適当な導電性が含まれる。
各種の修正も用いることができる。たとえば、場合によ
ってはアルミニウムそれ自身が、もしそれからあらゆる
酸化物薄膜を除くため適切に浄化されるなら、ニッケル
を直接メッキする能動材料として働かせてもよい。（も
しコバルトをメッキしたプラグが必要ならば、アルミニ
ウム上のニッケル層を最初に形成して、次にコバルトを
ニッケル層上にメ・ツキしてもよい。）アルミニウムの
浄化は、たとえばＮ）１．ＯＨのような標準的な湿式化
学剤を用いることにより、行われる。そのような場合、
第４図に示された層６６のような別の薄い層を用いるこ
とは、メッキされた開口のプラグ５８によってアルミニ
ウム層６０を導電層６２に相互接続する時必要ない。
ってはアルミニウムそれ自身が、もしそれからあらゆる
酸化物薄膜を除くため適切に浄化されるなら、ニッケル
を直接メッキする能動材料として働かせてもよい。（も
しコバルトをメッキしたプラグが必要ならば、アルミニ
ウム上のニッケル層を最初に形成して、次にコバルトを
ニッケル層上にメ・ツキしてもよい。）アルミニウムの
浄化は、たとえばＮ）１．ＯＨのような標準的な湿式化
学剤を用いることにより、行われる。そのような場合、
第４図に示された層６６のような別の薄い層を用いるこ
とは、メッキされた開口のプラグ５８によってアルミニ
ウム層６０を導電層６２に相互接続する時必要ない。
加えて、他のメッキ槽を用いることもできる。
たとえば、選択無電界メッキはｐＨが４ないし６の適当
な範囲の値に調整された槽を用いて、行うことができる
。たとえば、ニッケルの無電界メッキはほぼ１２当り３
０グラムのＮｉＳＯ４、１ｌ当り３グラムのＮａＨ，Ｐ
Ｏ，、ｌ ｌ当り２．５グラムのＣＨ，ＣＯＯＮａ及び
１！当り１０グラムのＨＪ（ｈを含み、状況により必要
ならＨ，ＳＯ，又はＮＨ４ＯＨを加えることにより、は
ぼ４ないし６の値に槽のｐＨＯ値が調整された約８０℃
の水を基本とした溶液から行うことができる。この槽中
では、ナトリウムはアンモニアで置き代えられるが、能
動成分のモル濃度は上で示したように保たれる。
な範囲の値に調整された槽を用いて、行うことができる
。たとえば、ニッケルの無電界メッキはほぼ１２当り３
０グラムのＮｉＳＯ４、１ｌ当り３グラムのＮａＨ，Ｐ
Ｏ，、ｌ ｌ当り２．５グラムのＣＨ，ＣＯＯＮａ及び
１！当り１０グラムのＨＪ（ｈを含み、状況により必要
ならＨ，ＳＯ，又はＮＨ４ＯＨを加えることにより、は
ぼ４ないし６の値に槽のｐＨＯ値が調整された約８０℃
の水を基本とした溶液から行うことができる。この槽中
では、ナトリウムはアンモニアで置き代えられるが、能
動成分のモル濃度は上で示したように保たれる。
第１図は本発明の原理が適用しうる型の例である周知の
ＶＬＳＩデバイスの断面を示す図：第２図は本発明に従
って作られた導電性プラグがつけ加えられた第１図のデ
バイスを示す図；第３図は上に重畳された導電性パター
ンがつけ加えられた第２図のデバイスを示す図；第４図
は本発明に従って作られた導電性プラグを含むもう一つ
のＶＬＳ Ｉデバイスの一部を概略的に断面で示す図で
ある。 土！花号■脱所 １６．１８−・−金属シリサイド電極 ２０ 、 ２２−−−−−−一金属一酸化物２４−−−
−〜−−ゲート酸化物 ４２、 ４４． ４６−−−−−−−ブラグ出願人：ア
メリカン テレフォン アンドテレグラフ カムパニー ＦＩＧ、 ／ Ｆ／に、 ２
ＶＬＳＩデバイスの断面を示す図：第２図は本発明に従
って作られた導電性プラグがつけ加えられた第１図のデ
バイスを示す図；第３図は上に重畳された導電性パター
ンがつけ加えられた第２図のデバイスを示す図；第４図
は本発明に従って作られた導電性プラグを含むもう一つ
のＶＬＳ Ｉデバイスの一部を概略的に断面で示す図で
ある。 土！花号■脱所 １６．１８−・−金属シリサイド電極 ２０ 、 ２２−−−−−−一金属一酸化物２４−−−
−〜−−ゲート酸化物 ４２、 ４４． ４６−−−−−−−ブラグ出願人：ア
メリカン テレフォン アンドテレグラフ カムパニー ＦＩＧ、 ／ Ｆ／に、 ２
Claims (1)
- 【特許請求の範囲】 １、集積回路デバイスを製作すべきウェハの一主平坦表
面上に配置された誘電体層中に規定された高アスペクト
比開口中に微小導電性プラグを形成する選択無電界メッ
キの方法において；メッキすべき開口の底に能動層（１
６、１８）を形成する工程； コバルト及びニッケルから成る類から選択されたイオン
を供給する金属源を含むメッキ槽中に、前記ウェハを浸
す工程；とを含むことを特徴とする方法。 ２、特許請求の範囲第１項に記載された方法において、
前記源はニッケルイオンを供給し、前記能動層は金属シ
リサイド、コバルト、ニッケル、パラジウム、白金銅及
びアルミニウムから成る類から選択された金属を含むこ
とを特徴とする方法。 ３、特許請求の範囲第１項に記載された方法において、
前記源はコバルトイオンを供給し、前記能動層は金属シ
リサイド、コバルト、ニッケル、パラジウム、白金及び
銅から成る類から選択された材料を含むことを特徴とす
る方法。 ４、特許請求の範囲第２項に記載された方法において、
前記槽はほぼ１ｌ当り２５グラムのＮｉＳＯ＿４、１ｌ
当り６０グラムの（ＮＨ＿４）＿２ＨＣ＿６Ｈ＿５Ｏ＿
７、１ｌ当り５０グラムのＮＨ＿４Ｃｌ及び１ｌ当り１
０グラムのＮＨ＿４Ｈ＿２ＰＯ＿２を含み、槽のｐＨが
ＮＨ＿４ＯＨで約９の値に調整された約９０℃の温度の
水を基本とした溶液を含むことを特徴とする方法。 ５、特許請求の範囲第２項に記載された方法において、
前記槽はほぼ１ｌ当り３０グラムのＮｉＳＯ＿４、１ｌ
当り３グラムのＮａＨ＿２ＰＯ＿２、１ｌ当り２．５グ
ラムのＣＨ＿３ＣＯＯＮａ、及び１ｌ当り１０グラムの
Ｈ＿３ＢＯ＿３を含み、槽のｐＨが約４ないし６の間の
値に調整された約８０℃の温度の水を基本とした溶液を
含むことを特徴とする方法。 ６、特許請求の範囲第３項に記載された方法において、
前記槽はほぼ１ｌ当り６０グラムのＣｏＳＯ＿４、１ｌ
当り２グラムのＮｉＳＯ＿４、１ｌ当り４２グラムのＮ
Ｈ＿４ＳＯ＿４、１ｌ当り５５グラムの（ＮＨ＿４）＿
２ＨＣ＿６Ｈ＿５Ｏ＿７及び１ｌ当り８ミリリットルの
ＨＰＨ＿２Ｏ＿２を含み、槽のｐＨがＮＨ＿４ＯＨで約
８．５の値に調整された約９０℃の温度の水を基本とし
た溶液を含むことを特徴とする方法。 ７、特許請求の範囲第１項に記載された方法において、
前記能動層は金属シリサイドを含み、前記方法は前記メ
ッキプラグ上にそれと接触して、パターン形成された導
電層を形成する工程を含むことを特徴とする方法。 ８、特許請求の範囲第７項に記載された方法において、
前記導電層はアルミニウムから成ることを特徴とする方
法。 ９、特許請求の範囲第８項に記載された方法において、
前記金属シリサイド層の少くともある程度の部分は、前
記デバイスのソース／ドレイン領域の上に重なることを
特徴とする方法。 １０、特許請求の範囲第９項に記載された方法において
、前記金属シリサイド層の少くともある程度の部分は、
前記デバイスのドープされたポリシリコン領域の上に重
なることを特徴とする方法。 １１、特許請求の範囲第３項に記載された方法において
、前記メッキされたプラグ上にそれと接触して、パター
ン形成された導電層を形成する工程が更に含まれ、前記
能動層の少くともある程度の部分は、前記デバイスの二
番目に述べた導電層の上に重なることを特徴とする方法
。 １２、特許請求の範囲第１１項に記載された方法におい
て、前記二番目に述べた導電層はアルミニウムから成る
ことを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US835355 | 1986-03-03 | ||
| US06/835,355 US4692349A (en) | 1986-03-03 | 1986-03-03 | Selective electroless plating of vias in VLSI devices |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62271454A true JPS62271454A (ja) | 1987-11-25 |
Family
ID=25269296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62046939A Pending JPS62271454A (ja) | 1986-03-03 | 1987-03-03 | Ｖｌｓｉデバイス中の開口の選択無電界メツキ方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4692349A (ja) |
| EP (1) | EP0236034A3 (ja) |
| JP (1) | JPS62271454A (ja) |
| CA (1) | CA1253037A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005536628A (ja) * | 2002-04-03 | 2005-12-02 | アプライド マテリアルズ インコーポレイテッド | 無電解堆積法 |
| JP2007329480A (ja) * | 2006-06-09 | 2007-12-20 | Samsung Electronics Co Ltd | 埋め込みビットラインの形成方法 |
| JP2009514238A (ja) * | 2005-10-28 | 2009-04-02 | アプライド マテリアルズ インコーポレイテッド | 半導体接合部に薄膜物質を選択的に堆積させる方法 |
| JP2009152279A (ja) * | 2007-12-19 | 2009-07-09 | Toyota Motor Corp | 半導体装置の製造方法 |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4963512A (en) * | 1986-03-25 | 1990-10-16 | Hitachi, Ltd. | Method for forming conductor layers and method for fabricating multilayer substrates |
| EP0348119B1 (en) * | 1988-06-23 | 1997-08-13 | Kabushiki Kaisha Toshiba | Method of processing metal connectors on semi-conductor devices |
| NL8900305A (nl) * | 1989-02-08 | 1990-09-03 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting. |
| US5256565A (en) * | 1989-05-08 | 1993-10-26 | The United States Of America As Represented By The United States Department Of Energy | Electrochemical planarization |
| GB2233820A (en) * | 1989-06-26 | 1991-01-16 | Philips Nv | Providing an electrode on a semiconductor device |
| US5183795A (en) * | 1989-12-13 | 1993-02-02 | Intel Corporation | Fully planar metalization process |
| FR2656492A1 (fr) * | 1989-12-21 | 1991-06-28 | Bull Sa | Procede de depot chimique de nickel dans un reseau metallique multicouche d'une carte electronique. |
| US5143867A (en) * | 1991-02-13 | 1992-09-01 | International Business Machines Corporation | Method for depositing interconnection metallurgy using low temperature alloy processes |
| US5116463A (en) * | 1991-06-19 | 1992-05-26 | Microelectroncs And Computer Technology Corporation | Detecting completion of electroless via fill |
| EP0535864B1 (en) * | 1991-09-30 | 1998-07-29 | AT&T Corp. | Fabrication of a conductive region in electronic devices |
| EP0769572A1 (en) * | 1995-06-06 | 1997-04-23 | ENTHONE-OMI, Inc. | Electroless nickel cobalt phosphorous composition and plating process |
| DE19702121C1 (de) * | 1997-01-22 | 1998-06-18 | Siemens Ag | Verfahren zur Herstellung von vertikalen Chipverbindungen |
| US6077780A (en) * | 1997-12-03 | 2000-06-20 | Advanced Micro Devices, Inc. | Method for filling high aspect ratio openings of an integrated circuit to minimize electromigration failure |
| US6015752A (en) * | 1998-06-30 | 2000-01-18 | Advanced Micro Devices, Inc. | Elevated salicide technology |
| US6204177B1 (en) * | 1998-11-04 | 2001-03-20 | Advanced Micro Devices, Inc. | Method of forming junction leakage free metal silicide in a semiconductor wafer by alloying refractory metal |
| US6015747A (en) * | 1998-12-07 | 2000-01-18 | Advanced Micro Device | Method of metal/polysilicon gate formation in a field effect transistor |
| US6251781B1 (en) | 1999-08-16 | 2001-06-26 | Chartered Semiconductor Manufacturing Ltd. | Method to deposit a platinum seed layer for use in selective copper plating |
| US6291332B1 (en) * | 1999-10-12 | 2001-09-18 | Advanced Micro Devices, Inc. | Electroless plated semiconductor vias and channels |
| JP3963661B2 (ja) * | 2001-05-10 | 2007-08-22 | 株式会社荏原製作所 | 無電解めっき方法及び装置 |
| US7341947B2 (en) * | 2002-03-29 | 2008-03-11 | Micron Technology, Inc. | Methods of forming metal-containing films over surfaces of semiconductor substrates |
| US6653236B2 (en) * | 2002-03-29 | 2003-11-25 | Micron Technology, Inc. | Methods of forming metal-containing films over surfaces of semiconductor substrates; and semiconductor constructions |
| US6787450B2 (en) * | 2002-05-29 | 2004-09-07 | Micron Technology, Inc. | High aspect ratio fill method and resulting structure |
| US6707117B1 (en) * | 2002-10-31 | 2004-03-16 | National Semiconductor Corporation | Method of providing semiconductor interconnects using silicide exclusion |
| US6823585B2 (en) * | 2003-03-28 | 2004-11-30 | International Business Machines Corporation | Method of selective plating on a substrate |
| US7345350B2 (en) * | 2003-09-23 | 2008-03-18 | Micron Technology, Inc. | Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias |
| US7101792B2 (en) * | 2003-10-09 | 2006-09-05 | Micron Technology, Inc. | Methods of plating via interconnects |
| US7316063B2 (en) * | 2004-01-12 | 2008-01-08 | Micron Technology, Inc. | Methods of fabricating substrates including at least one conductive via |
| US7268074B2 (en) * | 2004-06-14 | 2007-09-11 | Enthone, Inc. | Capping of metal interconnects in integrated circuit electronic devices |
| CA2525205C (en) * | 2004-11-08 | 2013-06-25 | Ecolab Inc. | Foam cleaning and brightening composition, and methods |
| US20060188659A1 (en) * | 2005-02-23 | 2006-08-24 | Enthone Inc. | Cobalt self-initiated electroless via fill for stacked memory cells |
| US7655972B2 (en) * | 2005-11-21 | 2010-02-02 | International Business Machines Corporation | Structure and method for MOSFET with reduced extension resistance |
| JP2007243037A (ja) * | 2006-03-10 | 2007-09-20 | Seiko Epson Corp | 配線基板の製造方法 |
| US7572723B2 (en) * | 2006-10-25 | 2009-08-11 | Freescale Semiconductor, Inc. | Micropad for bonding and a method therefor |
| US8124473B2 (en) * | 2007-04-12 | 2012-02-28 | Advanced Micro Devices, Inc. | Strain enhanced semiconductor devices and methods for their fabrication |
| US20090061623A1 (en) * | 2007-09-05 | 2009-03-05 | United Microelectronics Corp. | Method of forming electrical connection structure |
| US7807572B2 (en) * | 2008-01-04 | 2010-10-05 | Freescale Semiconductor, Inc. | Micropad formation for a semiconductor |
| US20090289370A1 (en) * | 2008-05-21 | 2009-11-26 | Advanced Micro Devices, Inc. | Low contact resistance semiconductor devices and methods for fabricating the same |
| US7867891B2 (en) * | 2008-12-10 | 2011-01-11 | Intel Corporation | Dual metal interconnects for improved gap-fill, reliability, and reduced capacitance |
| KR102264160B1 (ko) | 2014-12-03 | 2021-06-11 | 삼성전자주식회사 | 비아 구조체 및 배선 구조체를 갖는 반도체 소자 제조 방법 |
| US9735242B2 (en) | 2015-10-20 | 2017-08-15 | Globalfoundries Inc. | Semiconductor device with a gate contact positioned above the active region |
| US9853110B2 (en) * | 2015-10-30 | 2017-12-26 | Globalfoundries Inc. | Method of forming a gate contact structure for a semiconductor device |
| US10276674B2 (en) | 2016-06-28 | 2019-04-30 | Globalfoundries Inc. | Method of forming a gate contact structure and source/drain contact structure for a semiconductor device |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5132064A (ja) * | 1974-09-12 | 1976-03-18 | Goodrich Co B F | |
| GB1497741A (en) * | 1976-02-02 | 1978-01-12 | Ferranti Ltd | Formation of contacts for semiconductor devices |
| JPS5352080A (en) * | 1976-10-22 | 1978-05-12 | Nec Corp | Production of gate electrode of mos type field effect transistor |
| US4122215A (en) * | 1976-12-27 | 1978-10-24 | Bell Telephone Laboratories, Incorporated | Electroless deposition of nickel on a masked aluminum surface |
| US4419390A (en) * | 1977-06-06 | 1983-12-06 | Nathan Feldstein | Method for rendering non-platable semiconductor substrates platable |
| US4182781A (en) * | 1977-09-21 | 1980-01-08 | Texas Instruments Incorporated | Low cost method for forming elevated metal bumps on integrated circuit bodies employing an aluminum/palladium metallization base for electroless plating |
| US4297393A (en) * | 1980-02-28 | 1981-10-27 | Rca Corporation | Method of applying thin metal deposits to a substrate |
| CA1164734A (en) * | 1980-07-11 | 1984-04-03 | Michael Schneider | Method for applying an anti-reflection coating to a solar cell |
| JPS5846631A (ja) * | 1981-09-16 | 1983-03-18 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置及びその製造方法 |
| DE3202484A1 (de) * | 1982-01-27 | 1983-08-04 | Bayer Ag, 5090 Leverkusen | Metallisierte halbleiter und verfahren zu ihrer herstellung |
-
1986
- 1986-03-03 US US06/835,355 patent/US4692349A/en not_active Expired - Fee Related
-
1987
- 1987-02-23 EP EP87301519A patent/EP0236034A3/en not_active Withdrawn
- 1987-03-02 CA CA000530946A patent/CA1253037A/en not_active Expired
- 1987-03-03 JP JP62046939A patent/JPS62271454A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005536628A (ja) * | 2002-04-03 | 2005-12-02 | アプライド マテリアルズ インコーポレイテッド | 無電解堆積法 |
| JP2009514238A (ja) * | 2005-10-28 | 2009-04-02 | アプライド マテリアルズ インコーポレイテッド | 半導体接合部に薄膜物質を選択的に堆積させる方法 |
| JP2007329480A (ja) * | 2006-06-09 | 2007-12-20 | Samsung Electronics Co Ltd | 埋め込みビットラインの形成方法 |
| JP2009152279A (ja) * | 2007-12-19 | 2009-07-09 | Toyota Motor Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CA1253037A (en) | 1989-04-25 |
| EP0236034A3 (en) | 1990-03-21 |
| EP0236034A2 (en) | 1987-09-09 |
| US4692349A (en) | 1987-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62271454A (ja) | Ｖｌｓｉデバイス中の開口の選択無電界メツキ方法 | |
| JP3388230B2 (ja) | チタン含有面上の無電解銅めっき | |
| US6479384B2 (en) | Process for fabricating a semiconductor device | |
| US9062378B2 (en) | Compositions for the currentless deposition of ternary materials for use in the semiconductor industry | |
| US6436816B1 (en) | Method of electroless plating copper on nitride barrier | |
| US6180523B1 (en) | Copper metallization of USLI by electroless process | |
| TWI299195B (en) | Use of conductive electrolessly deposited etch stop layers, liner layers and via plugs in interconnect structures | |
| US6398855B1 (en) | Method for depositing copper or a copper alloy | |
| US7968462B1 (en) | Noble metal activation layer | |
| US5017516A (en) | Method of manufacturing a semiconductor device | |
| US20050029662A1 (en) | Semiconductor production method | |
| US7098128B2 (en) | Method for filling electrically different features | |
| TW200537576A (en) | Method of fabricate interconnect structures | |
| US20060188659A1 (en) | Cobalt self-initiated electroless via fill for stacked memory cells | |
| TWI509104B (zh) | 釕之無電沈積用之鍍覆溶液 | |
| CN1784507B (zh) | 用于半导体工业中的三元材料的无电沉积用组合物 | |
| US6083834A (en) | Zincate catalysis electroless metal deposition for via metal interconnection | |
| JP4202016B2 (ja) | 電気めっき浴を準備する方法および関連した銅めっきプロセス | |
| TW411569B (en) | Method of using the electroless plating technology to fabricate the copper/gold connections in integrated circuits | |
| TW512185B (en) | Method of electroless plating metal lines on nitride barrier | |
| JP4343366B2 (ja) | 基質活性面上の銅析出 | |
| EP1022355B1 (en) | Deposition of copper on an activated surface of a substrate | |
| JPH1197444A (ja) | 半導体基板配線のバリア層 |