FR2656492A1 - Procede de depot chimique de nickel dans un reseau metallique multicouche d'une carte electronique. - Google Patents

Procede de depot chimique de nickel dans un reseau metallique multicouche d'une carte electronique. Download PDF

Info

Publication number
FR2656492A1
FR2656492A1 FR8916955A FR8916955A FR2656492A1 FR 2656492 A1 FR2656492 A1 FR 2656492A1 FR 8916955 A FR8916955 A FR 8916955A FR 8916955 A FR8916955 A FR 8916955A FR 2656492 A1 FR2656492 A1 FR 2656492A1
Authority
FR
France
Prior art keywords
nickel
chemical deposition
pillar
dmab
network
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR8916955A
Other languages
English (en)
Inventor
Chantraine Philippe
Zorrilla Marta
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bull SA
Original Assignee
Bull SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bull SA filed Critical Bull SA
Priority to FR8916955A priority Critical patent/FR2656492A1/fr
Publication of FR2656492A1 publication Critical patent/FR2656492A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1803—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces
    • C23C18/1824—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces by chemical pretreatment
    • C23C18/1827—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces by chemical pretreatment only one step pretreatment
    • C23C18/1834—Use of organic or inorganic compounds other than metals, e.g. activation, sensitisation with polymers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0344—Electroless sublayer, e.g. Ni, Co, Cd or Ag; Transferred electroless sublayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1157—Using means for chemical reduction
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/383—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by microetching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemically Coating (AREA)

Abstract

Le dépôt chimique de nickel 16 sur une surface métallique de cuivre 14 se fait en désoxydant la surface et en utilisant un bain de diméthylaminoborane (DMAB), sans activation préalable par un traitement catalytique. L'invention est bien adaptée à la fabrication des piliers 16 de nickel dans un réseau métallique multicouche 11 d'une carte électronique 10.

Description

Procédé de dépôt chimique de nickel dans un réseau métallique multicouche d'une carte électronique, et carte en résultant.
L'invention a se rapporte à un procédé de dépôt chimique de nickel dans un réseau métallique multicouche d'une carte électronique, et à la carte en résultant Une carte électronique sert à la connexion d'au moins un circuit intégré de haute densité encore appelé circuit VLSI (Very
Large Scale Integrated circuit) , Elle peut servir à
q'.
l'interconnexion de plusieurs circuits intégrés montés en surface, ou simplement au support d'un seul circuit intégré placé dans un boitier, par exemple en substitution du support classique actuel couramment appelé "chip carrier".
Dans une telle carte, le réseau multicouche est ordinairement porté par un substrat fait d'une plaque isolante incorporant les plans de distribution des potentiels d'alimentation du ou des circuits intégrés. Le substrat peut être une plaque de céramique cocuite, ou une plaque faite d'un matériau organique, en plastique par exemple. La carte pourrait aussi être simplement formée du réseau multicouche, prenant alors la forme d'une carte souple. La carte peut encore être une plaque de matériau semiconducteur incorporant les circuits intégrés et recouverte d'un réseau multicouche pour l'interconnexion de ces circuits intégrés selon la technologie dite WSI (Wafer Scale Integration). Dans toutes ces cartes, le réseau multicouche se compose d'un empilement de couches conductrices et isolantes alternées.Dans cet empilement, une couche isolante est percée de traversées (via-holes en terminologie anglo-saxonne) pour la liaison électrique des couches conductrices entre elles. Les couches conductrices sont ordinairement faites d'aluminium ou de cuivre, et les couches isolantes sont aujourd'hui faites de préférence en un matériau polymérisé tel qu'un polyimide.
Un problème dans la fabrication du réseau métallique multicouche est l'optimisation de la densité du réseau métallique multicouche. Actuellement, les traversées sont évasées pour faciliter le dépôt de la couche métallique supérieure. Cependant, l'étape d'évasement exige un positionnement précis sur chaque traversée et un contrôle du degré d'évasement. De plus, l'évasement oblige à élargir les conducteurs, au détriment de la haute densité recherchée des conducteurs dans le réseau. Pour résoudre ce problème, les traversées sont simplement des trous cylindriques ou prismatiques. Cependant, la présence de ces simples trous pose un second problème, résidant dans l'obtention de couches relativement planes afin de superposer un grand nombre de couches métalliques dans le réseau. Ce problème est d'autant plus grave que les couches isolantes sont épaisses.Dans les cartes actuelles, des couches isolantes peuvent avoir une épaisseur dépassant 10 micromètres. Une solution au problème consiste à remplir au moins partiellement les traversées d'un matériau métallique avant le dépôt de la couche métallique supérieure. Le remplissage aboutit à ce qui est couramment appelé un pilier. Grâce aux piliers, on réduit les déformations des couches conductrices supérieures.
Un procédé connu de fabrication des piliers consiste à faire un dépôt chimique (électroless) de nickel. La traversée est d'abord mise en contact avec une solution catalytique, généralement à base de palladium pour obtenir une surface métallique activée. Ensuite, on plonge la traversée dans un bain à base de diméthylaminoborane, couramment désigné sous la forme contractée DMAB, qui sert d'agent réducteur. Les polyimides notamment s'avèrent en effet inertes au DMAB. Ce procédé de dépôt chimique de nickel est utilisable sur une surface de cuivre. Toutefois, on peut l'appliquer sur toute couche métallique recouverte d'une pellicule de cuivre.
La description la plus connue du phénomène de dépôt chimique (électroless) est celle donnée par Van Meerakker dans un article de la revue " Journal of Applied Electrochemistry " r 1981, Vol. 11, pages 395 et suivantes. Le dépôt de métal procède par les réactions simultanées d'oxydation anodique de l'agent réducteur et de la réduction cathodique du métal.
L'activation de la surface métallique de support qui constitue le fond d'une traversée doit à la fois permettre la déhydrogénation du réducteur et la désorption de l'hydrogène par recombinaison ou oxydation à une vitesse suffisante pour que le dépôt métallique se fasse. L'activation est faite en traitant la surface métallique avec une solution catalytique généralement faite à base de palladium. Par exemple, une activation faite selon un procédé humide consiste à mettre en contact la couche isolante et ses traversées avec une solution de chlorure de palladium (PdCl2). Dans ce cas, l'activation n'a théoriquement lieu que sur la surface métallique du fond de chaque traversée. Dans le bain suivant de DMAB, le palladium présent au fond des traversées accumule le nickel. Normalement, la surface de la couche isolante est inerte à ce type de bain.Cependant, l'expérience montre qu'une nucléation de nickel apparaît sur la surface de la couche isolante ayant subi une activation. Cette nucléation crée des défauts d'isolation dans le réseau multicouche fini.
Pour éviter ces défauts, il est nécessaire de protéger la surface extérieure de la couche isolante par un masque ne faisant apparaître que le fond des traversées.
Une autre forme de traitement catalytique est le procédé classique connu sous le nom de "lift-off". Ce procédé consiste à former un masque photorésistant sur la couche isolante de façon à ne faire apparaître que les traversées, puis à procéder à l'évaporation de palladium sous vide. Le palladium recouvre uniformément le fond des traversées et leurs parois latérales, ainsi que toute la surface du masque.
Le masque est ensuite éliminé. Après le traitement catalytique, la carte est plongée dans un bain de DMAB pour le dépôt chimique de nickel. Ce dépôt se forme en présence du palladium à partir de toutes les parois de chaque traversée.
Les deux formes de traitement catalytique présentent des inconvénients. Dans la première forme décrite plus haut, il est nécessaire de recouvrir la couche isolante d'un masque photorésistant ne laissant apparaître que les traversées pour éviter les nucléations de nickel. Quant au procédé par liftoff, le masque s'impose normalement. Le procédé de masquage requiert plusieurs opérations exigeant un centrage précis sur les traversées. Le masquage est donc délicat, long et coûteux. De plus, il pose aussi un grave problème lorsque les traversées sont profondes, comme c'est généralement le cas des cartes électroniques. Le masquage commence par l'étalement d'une résine photorésistante, par rotation de la carte par exemple. La couche de résine remplit les traversées et présente une surface relativement plane au-dessus de la couche isolante.La couche de résine présente ainsi une épaisseur beaucoup plus importante à l'intérieur des traversées qu'à l'extérieur. Les conditions d'insolation d'une résine à photosensibilité positive, ou les conditions de développement d'une résine à photosensibilité négative dépendent de l'épaisseur de la résine. Il s'avère ainsi difficile d'obtenir un masque limité au seul contour des traversées et ne laissant aucune trace de résine sur les parois de la traversée. En outre, cette opération requiert un centrage précis sur chaque trou. En résumé, le masquage qui s'impose dans les procédés classiques consiste en des opérations supplémentaires longues, délicates et coûteuses, et donnent des résultats non satisfaisants.
Le procédé de "lift-off" présente un autre inconvénient. A cause de la présence de palladium sur toutes les parois d'une traversée, la croissance du nickel dans la traversée se développe verticalement et latéralement. Quand la traversée a un diamètre plus grand que sa profondeur, la couche de nickel croit en forme de U et présente une cuvette. De plus, les bords supérieurs de la couche de nickel s'élèvent et forment une couronne au-dessus de la surface de la couche isolante.
La cuvette et la couronne s'opposent au nivellement désiré.
L'invention se rapporte au cas particulier d'un dépôt chimique de nickel sur une surface de cuivre, n'ayant pas les inconvénients des procédés classiques.
Le procédé conforme à l'invention de dépôt chimique de nickel sur une surface de cuivre, utilisant un bain à base de diméthylaminoborane (DMAB), est caractérisé en ce qu'il consiste à désoxyder la surface de cuivre avant de la soumettre à l'action du bain.
Le dépôt de nickel conforme à l'invention est obtenu dans les conditions normales d'utilisation du bain à base de DMAB, telles que prescrites par le fournisseur et se rapportant à une étape d'activation préalable.
Les caractéristiques et avantages de l'invention ressortent de la description qui suit, donnée à titre d'exemple et faite en référence aux dessins annexés
Dans les dessins - les figures lA, 1B et 1C sont des vues en coupe schématique partielle d'une carte présentant un réseau métallique multicouche pour la connexion d'au moins un circuit intégré, illustrant dans une traversée du réseau des phases successives d'un dépôt chimique de nickel conforme à l'invention ; et - la figure 2 et une vue similaire à celle de la figure lC, illustrant un mode de réalisation d'un réseau métallique multicouche mettant en oeuvre le procédé représenté sur les figures lA, 1B et 1C.
Les figures 1A, 1B et 1C illustrent une carte 10 portant un réseau métallique multicouche 11 pour la connexion d'au moins un circuit intégré, non représenté. Le réseau 11 est vu en coupe schématique partielle au niveau d'une traversée 12 ménagée dans une couche isolante 13 recouvrant les conducteurs d'une couche conductrice 14. En pratique, le réseau 11 était fait de cuivre électrolytique déposé en couche de 5 pm d'épaisseur et de polyimide déposé en couche d'épaisseur de l'ordre de 10 pm ; les traversées avaient un diamètre d'environ 40 pm et étaient espacées les unes des autres d'au moins 125 pm centre à centre.
Dans la figure lA, la surface de cuivre au fond de chaque traversée à été désoxydée. Une solution à base d'acide sulfurique a été utilisée pour la désoxydation. Dans la figure 1B, la carte 11 dans l'état représenté sur la figure 1A est plongée dans un bain 15 à base de DMAB, commercialisé par Shipley sous l'appelation Niposit 468. Le réseau 11 est donc mis en contact directement avec le bain 15 sans traitement catalytique préalable. La vitesse de dépôt du nickel était d'environ 100 nanomètres par minute. La figure 1C illustre le pilier de nickel 16 obtenu. Le pilier 16 a une épaisseur sensiblement uniforme sur tout le fond de chaque traversée 12. La périphérie du pilier 16 présente un rebord 17 s'appuyant sur les parois latérales de la traversée. Le rebord 17 s'élevait d'environ 2 um du niveau moyen de la surface supérieure du pilier.A cause de la présence du rebord 17, chaque traversée a pu recevoir un pilier 16 d'une hauteur centrale de l'ordre de 8 pm.
Il est remarquable que toute la surface supérieure de la couche isolante 13 ne porte aucune trace de nickel malgré une immersion prolongée de la carte 10 dans le bain 15. Le polyimide qui n'a pas subi d'activation s'avère totalement inerte au DMAB. En d'autres termes, le dépôt chimique conforme à l'invention croit seulement verticalement à partir de la surface de cuivre, Il n'y a pas de croissance latérale.
lie rebord 17 est donc dû à un effet de bord. La surface supérieure du pilier 16 est donc sensiblement plane. Grâce à ce pilier, le réseau 11 peut être réalisé sous la forme illustrée dans la figure 2.
La figure 2 est une vue similaire à celle de la figure 1C, illustrant la carte 10 portant le réseau 11 étendu à plusieurs couches conductrices superposées. Une seconde couche conductrice 18 a été formée sur la couche isolante 13 et ses piliers 16. Les conducteurs de la couche conductrice 18 sont ordinairement orthogonaux à ceux de la couche inférieure adjacente 14. Puis une seconde couche isolante 19 a été formée et gravée pour présenter des traversées 12'. De même qu'aux figures 1A, 1B et 1C, des piliers 16' remplissent les traversées 12'. Une troisième couche conductrice 20 recouvre la couche isolante 19 et ses piliers 16'. Grâce@ràce Grâce@ràce à la relative planéité des piliers 16 de la couche isolante 13, des piliers 16' peuvent se superposer aux piliers 16, comme illustré. En effet, le rebord 17' du pilier supérieur 16' crée une dépression plus prononcée mais encore acceptable pour un dépôt fiable de la troisième couche conductrice 20.
Le procédé conforme à l'invention peut recevoir plusieurs variantes. Par exemple, les couches conductrices peuvent être faites de cuivre déposé par pulvérisation. Une autre surface métallique peut convenir si elle est recouverte d'une pellicule de cuivre, par exemple de l'ordre de 100 nanomètres d'épaisseur. D'autre part, la couche isolante peut être faite de tout matériau inerte au DMAB.

Claims (5)

Revendications
1. Procédé de dépôt chimique de nickel sur une surface de cuivre utilisant un bain à base de diméthylaminoborane (DMAB), caractérisé en ce qu'il consiste à désoxyder la surface de cuivre (14) avant de la soumettre à l'action du bain (15).
2. Procédé selon la revendication 1, caractérisé en ce que la désoxydation est faite avec un acide, tel que l'acide sulfurique.
3. Procédé selon la revendication 1 ou 2, caractérisé en ce que la surface de cuivre est celle d'une pellicule de cuivre recouvrant un autre métal.
4. Procédé selon la revendication 1 à 3, caractérisé en ce qu'il consiste à former un pilier de nickel (16) sur ladite surface constituant la paroi de fond d'une traversée (12) d'une couche isolante (13) faite d'un matériau inerte au
DMAB.
5. Procédé selon la revendication 4, caractérisé en ce qu'il consiste à former sur une seconde couche conductrice métallique (17) un second pilier (16') se superposant au pilier (16) précité.
FR8916955A 1989-12-21 1989-12-21 Procede de depot chimique de nickel dans un reseau metallique multicouche d'une carte electronique. Pending FR2656492A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR8916955A FR2656492A1 (fr) 1989-12-21 1989-12-21 Procede de depot chimique de nickel dans un reseau metallique multicouche d'une carte electronique.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8916955A FR2656492A1 (fr) 1989-12-21 1989-12-21 Procede de depot chimique de nickel dans un reseau metallique multicouche d'une carte electronique.

Publications (1)

Publication Number Publication Date
FR2656492A1 true FR2656492A1 (fr) 1991-06-28

Family

ID=9388798

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8916955A Pending FR2656492A1 (fr) 1989-12-21 1989-12-21 Procede de depot chimique de nickel dans un reseau metallique multicouche d'une carte electronique.

Country Status (1)

Country Link
FR (1) FR2656492A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MD4087C1 (ro) * 2010-02-10 2011-08-31 Государственный Университет Молд0 Procedeu chimico-catalitic de depunere a acoperirilor metalice

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1232067A (fr) * 1958-08-05 1960-10-05 Callery Chemical Co Procédé de revêtement galvanoplastique en alliages métalliques du bore et produits conformes à ceux obtenus
US3338726A (en) * 1958-10-01 1967-08-29 Du Pont Chemical reduction plating process and bath
EP0236034A2 (fr) * 1986-03-03 1987-09-09 AT&T Corp. Déposition sélective sans électricité de circuits de transits dans des dispositifs VLSI

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1232067A (fr) * 1958-08-05 1960-10-05 Callery Chemical Co Procédé de revêtement galvanoplastique en alliages métalliques du bore et produits conformes à ceux obtenus
US3338726A (en) * 1958-10-01 1967-08-29 Du Pont Chemical reduction plating process and bath
EP0236034A2 (fr) * 1986-03-03 1987-09-09 AT&T Corp. Déposition sélective sans électricité de circuits de transits dans des dispositifs VLSI

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
EXTENDED ABSTRACTS. no. 1, 1987, PHILADELPHIA, PA, US page 343 , abrégé no.239, TING: "Selective chemical deposition by chemical reduction process for multilevel interconnection" *
IBM TECHNICAL DISCLOSURE BULLETIN. vol. 31, no. 6, novembre 1988, NEW YORK US pages 339 - 340; "Copper surface preparation for electroless plating" *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MD4087C1 (ro) * 2010-02-10 2011-08-31 Государственный Университет Молд0 Procedeu chimico-catalitic de depunere a acoperirilor metalice

Similar Documents

Publication Publication Date Title
EP0463956B1 (fr) Procédé de réalisation d'un étage d'un circuit intégré
EP0351001B1 (fr) Procédé pour fabriquer un dispositif semi-conducteur ayant au moins un niveau de prise de contact à travers des ouvertures de contact de petites dimensions
KR100368080B1 (ko) 전자이동 저항력을 갖는 동 미세구조 및 그 제조 방법
US6074544A (en) Method of electroplating semiconductor wafer using variable currents and mass transfer to obtain uniform plated layer
JP3427934B2 (ja) 選択めっきプロセス
US6610596B1 (en) Method of forming metal interconnection using plating and semiconductor device manufactured by the method
FR2901406A1 (fr) Processus d'amelioration de la formation d'un couvercle de ligne en cuivre
EP2898121A1 (fr) Electrolyte et procédé d'électrodéposition de cuivre sur une couche barrière
EP1111669A1 (fr) Procédé de réalisation d'interconnexions métalliques isolées dans des circuits intégrés
EP0435717B1 (fr) Procédé d'interconnexion de couches métalliques du réseau multicouche d'une carte électronique et carte en résultant
US7439182B2 (en) Semiconductor device and method of fabricating the same
EP0411985B1 (fr) Procédé de formation du réseau multicouche d'une carte de connexion d'au moins un circuit intégré de haute densité
FR2832852A1 (fr) Procede de fabrication d'un composant electronique incorporant un micro-composant inductif
FR2656492A1 (fr) Procede de depot chimique de nickel dans un reseau metallique multicouche d'une carte electronique.
US20040152318A1 (en) Semiconductor device manufacturing method
FR2833411A1 (fr) Procede de fabrication d'un composant electronique incorporant un micro-composant inductif
FR2949121A1 (fr) Electrolyte et procede d''electrodeposition de cuivre sur une couche barriere, et substrat semi-conducteur obtenu par un tel procede.
JPH09172070A (ja) 半導体装置の製造方法
FR2832853A1 (fr) Procede de fabrication d'un composant electronique incorporant un micro-composant inductif
US6589816B2 (en) Method of forming metal connection elements in integrated circuits
FR2620860A1 (fr) Procede et structure pour obtenir une faible resistance de contact avec l'aluminium et ses alliages avec depot selectif de tungstene
KR100434700B1 (ko) 반도체소자의 구리배선 형성방법
CN112687610B (zh) 互连结构及其形成方法
JP2001102448A (ja) 配線の形成方法
EP0994506A1 (fr) Procédé de fabrication de condensateur de cellule mémoire