JPS62267816A - オ−トリセツト回路を有する電子回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は電子回路特に電源供給時に安定に動作するオー
トリセット回路を有する電子回路に関する。

滑車のｒか３斤 従来この種の電子回路は、第３図に示すような構成であ
り、第４図に示すようなタイミ、ングパルスを発生して
いた。第３図において、電源投入により発振回路１４が
動作を開始する。この動作クロック１９によりシステム
クロック発生回路１６がＣＰＵ１８にシステムクロック
２０．　１Ｌを供給する。一方システムリセット発生回
路１７により、システムリセット信号２２が解除され、
電子回路１３が動作を開始する。システムリセット発生
回路１７は、オートリセット回路１６より発生するオー
トリセット信号２１．ｂによって動作する。

ここで、オートリセット信号２１．ｂはシステムクロッ
ク発生回路１６とは非同期に要求される信号である。従
って電源投入の際、第４図に示す様にシステムクロック
２０．ａが正規のクロック周波数に達する以前にオート
リセット信号２１．ｂが解除すると、オートリセット回
路を有する電子回路１３はＣＰｏｌ　Ｂにおいて正常動
作に支障をきたし、動作異°常を起こすといった木都合
が存在した。

発明が解決しようとする問題点 前記従来例で示した不都合を排除するために、システム
クロックの立ち上がりを待ってオートリセット回路を有
する電子回路の内部リセット解除を可能にすることを目
的とするものである。

問題点を解決するための手段 前記問題点を解決するために、本発明は電源供給時にシ
ステムクロック信号が定常状態に達した後に起動する事
を特徴とするオートリセット回路を有する電子回路を提
供する。

作用 この構成により、システムクロックをカウンターで分周
することで、発振回路の発振の立ち上がりを待つことが
可能となり、分周比を使用発振系−に必要な値に設定す
ることにより、このカウンター出力によってシステムリ
セットを解除し、正規の周波数でオートリセット回路を
有する電子回路が動作開始を行なうこととなる。

実施例 第１図は、本発明の一実施例によるオートリセット回路
を有する電子回路の要部ブロック図であり第２図は、そ
のタイミング図である。第１図において、オート１）セ
ット回路４は、電源投入の際、自動的にオートリセット
信号１０．ｂを解除し、電源が落ちた際には、自動的に
、オートリセット信号１ｏ・　ｂを発生する回路である
。オートリセットを有する電子回路１に電源が投入され
ると、まず発振回路２が動作を開始する。この時、電源
投入時から発振の立ち上がりに要する時間ｉｔ。

とする。一方システムリセット信号が解除されるまでの
時間をｔＲとする。発振回路２で生成された動作クロッ
ク８ば、システムクロック１回路３よりシステムクロッ
ク９．　　ａとなる。このシステムクロック９．　　ａ
を用いて、リセット遅延回路５を動作させるのである。

リセット遅延回路６は、オートリセント信号１０．ｂが
解除されたことを検出してからシステムクロック９．　
　ａをカウントし始める。カウンターの設定値に従って
システムリセット発生回路らヘリセント遅延信号１１が
発生する。これによりシステムリセット発生回路６は、
システムリセット信号１２を解除し、ＣＰＵｙが動作を
開始する。カウンターの設定値は発振回路２の正常な発
振に必要な時間ｔｏに相当するものを選択できる様にす
る。このことにより、電源投入の際、ｔ＊＜ｔｏといっ
た条件下においても、オートリセット回路を有する集積
回路装置１は、正規のクロック周波数による動作開始が
可能となる。また電源投入後、システムクロック９．１
力十分に安定するまで集積回路装置１はリセット状態に
あるため、電源投入時の電源ノイズ等の影響を受けなく
なる。

発明の効果 以上のように本発明によれば、このリセット遅延回路を
有するオートリセット内蔵の電子回路においては従来の
様に電源投入時に不整なシステムクロックによる誤動作
を起こすことがなくなり、安定動作が保証されるという
効果が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例によるオートリセット回路を
有する電子回路を示す要部プロ、り図、第２図は第１図
のタイミング図、第３図は従来のオー）　ＩＪ上セツト
路を有する電子回路を示す要部ブロック図、第４図は第
３図のタイミング図である。 １．１３・・・・・・オートリセット回路を有する電子
回路、２．１４・・・・・・発振回路、３．１６・川・
・システムクロック発生回路、４，１６・・・・・・オ
ートリセット回路、５・・・・・・リセット遅延回路、
６，１７・・・・・・システムリセット発生回路、７．
１８・旧・・ＣＰＵ、８、１９・・・・・・動作クロ、
ンク、９＋　　２０．　　ａ・川・・システムクロック
、１０．２１．ｂ・・川・オートリセット信号％１１．
ｃ・川・・リセット遅延信号、１２゜２２、ｄ・・・・
・・システムリセット信号。 代理人の氏名　弁理士　中　尾　敏　男　はが１名第　
１　図 力　２　図 第　３　図 Ｊ 第　４　図 シス１４ クフノ’　　　ｆＦｉＥ加、７−−↓−−−−−−−正
刀Ｌ　７　ｆ）　−ｔ　７　　二１゜ 痕スゲ覇　しｊ、Ｊ ルき

Claims (2)

【特許請求の範囲】
1. （１）電源供給時にシステムクロック信号が定常状態に
   達した後に起動する事を特徴とするオートリセット回路
   を有する電子回路。
2. （２）電源供給時にオートリセット回路によりリセット
   されるとともにシステムクロック信号が定常状態に達し
   た後にオーバーフロー信号を出力するように構成したカ
   ウンター回路に、前記システムクロック信号を入力し、
   前記オーバーフロー信号によりシステムリセット信号を
   解除する特許請求の範囲第１項記載のオートリセット回
   路を有する電子回路。