JPS62266630A - 情報処理装置の実行時間アカウンテイング方式 - Google Patents

情報処理装置の実行時間アカウンテイング方式

Info

Publication number
JPS62266630A
JPS62266630A JP61109461A JP10946186A JPS62266630A JP S62266630 A JPS62266630 A JP S62266630A JP 61109461 A JP61109461 A JP 61109461A JP 10946186 A JP10946186 A JP 10946186A JP S62266630 A JPS62266630 A JP S62266630A
Authority
JP
Japan
Prior art keywords
time
value
clock
setting
task
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61109461A
Other languages
English (en)
Inventor
Takaharu Kobayashi
隆治 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61109461A priority Critical patent/JPS62266630A/ja
Publication of JPS62266630A publication Critical patent/JPS62266630A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 マシンクロックに同期して動作するタイマレジスタを有
し、多重タスク処理を遂行するシステムの実行時間アカ
ウンティング方式に関する。
〔従来の技術〕
従来、この種のグロセサでのタイマスライス時間は f
o≦イが動作するマシンクロックの値に無関係にソフト
ウェアの都合のよいように決定されていたため、必ずし
もマシンクロックの整数倍となる時間ではなかった。従
って、タイムスライス時間をマシンクロックへ変換する
度に変換誤差が生じ、その結果、実行時間のアカウンテ
ィングにも影響を及ぼすようになっていた。
また、ソフトウェアにマシンクロックを意識させないよ
うにするため、ソフトウェアの時間制御の基本単位(例
えばマイクロ秒)で動作するタイマレジスタを設けたシ
、あるいはマシンクロックを積算して基本単位とするよ
うな回路を設けるなどしているため、余分なノ・−ドウ
エア量が追加されていた。
斯かる従来技術の実例としては、 IBM 370−X
Aの時刻機構(’N : SA 22−7085−0ベ
ージ4−18〜4−23)がある。
〔発明が解決しようとする問題点〕
上に説明したように、従来のプロ料でのタイムスライス
時間はマシンクロックの整数倍となっていないので、タ
イムスライス時間をマシンクロックへ変換する度に変換
誤差が生じ1課金に一番大切な実行時間のアカウンティ
ングが正確にできにクロック値保持手段を持つと、プロ
再のクロック値を変更した場合、・・−ドウエアの改造
が必要となってしまう問題点があった。
ζ 本発明の目的は、fロセサの外部に備えたマシンクロッ
クの値を読取り、記憶手段であるメモリへ設定する読取
シ設定手段と、メモリに設定されたマシンクロックの値
を用いタイムスライス時間をマシンクロックの整数倍と
する時間計算手段とを備えることによって上記問題点を
除去し、変換誤差の少ないように構成した実行時間アカ
ウンティング方式を提供することにある。
〔問題点を解決するための手段〕
本発明による実行時間アカウンティング方式は。
マシンクロツタと同期してあらかじめ設定された値を減
算または加算するためのタイマレジスタ。
ならびにタスク起動時に前記タイマレジスタの減算また
は加算の開始を制御しタスク切替え時に減算または加算
の停止を制御するためのタイマ制御手段を備えたプロ8
と、前記マシンクロックの値を定数として設定するため
のクロック定数領域。
ならびにタイムスライス時間、タイムスライス残り時間
、および実行時間等を格納するためのタスク制御ブロッ
クを含み前記プロセッサの内または外に設けられたメモ
リとを具備し多量タスク処理を実行することができる情
報処理装置において。
プロセサ外に有する前記マシンクロックの値を読取って
メモリへ設定するための読取り設定手段と。
該読取シ設定手段により前記メモリへ設定され前記マシ
ンクロックの値を用いてタイムスライス時間を前記マシ
ンクロックの整数倍に設定するための時間計算手段と、
該時間計算手段により計算さ設定するためのタイマレジ
スタ設定手段と、前記タイマ制御手段により前記減算ま
たは加算を停止しているタイマレジスタの値を読取り、
前記タイムスライス時間の残り時間を計算してメモリへ
設定するための残υ時間設定手段とを含んで構成される
〔実施例〕
次に2本発明について図面を参照して説明する。
第1図は本発明による実行時間アカウンティング方式を
実現するための一実施例を示すブロック図である。第1
図において、1はメモリ、2はグ。≦4,3は読取シ設
定手段、4は時間計算手段5はタイ、マレジスタ設定手
段、6は残り時間設定手段、7はクロック値保持手段で
ある。また。
11はクロック定数領域、12はタスク制御ブロック、
21はタイマレジスタ、22はタイマ制御部である。
メモリ1はクロック値保持手段7の内容を読取シ設定手
段3によυ設定するクロック定数領域11と、プロセ鱒
2上で動作するタスクのタスク制御ブロック12とを含
んでいる。タスク制御ブロック12はタスクが動作する
ために必要な情報と、プ・メ噂2の実行権を1回に割当
てる時間を示すタイムスライス時間領域121と9割込
みゃタスクの入替えなどにより実行権が他へ移シタイム
スライスの残り時間を示すタイムスライス残り時間領域
122と、タスクがグロ容2上で動作した時間を示す実
行時間領域123とを含んでいる。
プロセッサ2はマシンクロックごとに減算されるタイマ
レジスタ21と、タイマレジスタ21の減算開始および
減算停止を制御するタイマ制御部22とを含んでいる。
第2図はタスク制御ブロック12の内部のタイムスライ
ス時間領域121.タイムスライス残り時間領域122
.ならびに実行時間領域123の形式を示す説明図であ
る。
第3図はマシンクロック値保持手段7の内容を読取シ、
読取った値を浮動小数点形式へ変換し。
変換した値をメモリ1内のクロック定数領域11へ設定
する読取り設定手段3の構成実施例を示す説明図である
第4図はタスク制御ブロック12の内部のタイムスライ
ス残り時間領域122および実行時間領域123の初期
設定を実行すると共に、タイムスライスの時間をクロッ
ク定数領域11を用いてマシンクロックの整数倍となる
ような時間を算出し。
算出した値をタイムスライス時間領域123へ設定する
時間計算手段4の構成実施例を示す説明図である。
第5図はタスク制御ブロック12の内部のタイムスライ
ス時間領域121.またはタイムスライス残υ時間領域
122のいずれか一方の値を実行時間領域123へ加算
し、実行時間領域123へ加算した値をクロック定数領
域11を用いてマシンクロックの値を算出し、算出した
マシンクロックの値をタイマレジスタ21へ設定するタ
イマレジスタ設定手段5の構成実施例を示す説明図であ
る。
第6図はゾロシイ2の内部のタイマレジスタ21の値を
読取り、読取った値をクロック定数領域11を用いて第
2図で示した形式へ変換し、変換した値を実行時間領域
123から減算し、実行時間領域123の値を補正し、
変換した値をタイムスライス残り時間領域122へ設定
する残り時間設定手段6の構成実施例を示す説明図であ
る。
第7図は第3図、第4図、第5図、および第6図で示し
たそれぞれの手段が動作するタイミングを時間の流れに
従って示した説明図である。
次に2本発明のこの実施例の動作について第1図〜第7
図を参照して説明する。
まず、第7図において操作員がシステムを立上げるため
IPL、t’メタン押下すると、初期プログラムロード
動作が行われて、オペレーティングシステムがメモリエ
ヘロードされ、オにレーティングシステムの初期設定処
理か実行される。
このとき、初期設定処理の一部として第3図で示した読
取り設定手段3が動作する。
第3図において、クロック値保持手段7を読取る読取シ
ステップ31と、読取システップ31によってクロック
値保持手段7から読取った値をソフトウェアにみせるた
めマイクロ秒単位の浮動小数点形式の値へ変換し、変換
した値をメモリ1の内部のクロック定数領域11へ設定
する設定ステップ32とが実行される。初期設定処理が
完了すると、オペレーティングシステムはジョブの実行
可能状態となシ、ジョブの投入があるまで待機する。
次に第7図に示すようノヨブAが投入されると。
ジョブAのタスク制御ブロック12が生成される。
このとき、タスク制御ブロック12を生成する一部とし
て第4図で示した時間計算手段4が動作する。
第4図において、タスク制御ブロック12の内部のタイ
ムスライス残り時間領域122へ0を設定する設定ステ
ップ41と、実行時間領域123へ0を設定する設定ス
テツf42と、ソフトウェアが設定したいタイムスライ
ス(7) 時間(’T )よりクロック定数領域11を
用いて よシマシンクロツク数(M)を算出する算出ステップ4
3と、算出ステラf43にて算出したマシンクロック数
(M)を整数値(IVr)の値へ変換(小数点以下を切
上げるかまたは切捨てるかする)、シマシンクロツク数
整数値(M′)とクロック定数領域11を用いて T’=M’Xクロック定数11 よりタイムスライスの時間(T′)を算出する算出ステ
ップ44と、算出ステツブ44にて算出したタイムスラ
イスの時間(T′)をタスク制御ブロック12の内部の
タイムスライス時間領域121へ設定する設定ステップ
45とが実行される。タスク制御ブロック12の生成が
終了すると、ジコプAのプログラムとデータがメモリエ
ヘロードされ。
タスクAの実行が可能となってタスクAが起動される。
このとき、タスクを起動する一部として第5図で示した
タイマレジスタ設定手段5が動作する。
第5図において、起動されるタスクAのタスク制御ブロ
ック12の内部のタイムスライス残り時間領域122の
値がOか否かを判定する判定ステップ51と2判定ステ
ッ7°51により判定された結果は第4図で示したよう
に、タイムスライス残り時間領域122がOに設定され
ているため、タイムスライス時間領域121の値を作業
レジスタ(W)へ設定する設定ステップ52と1作業レ
ジスタ(W)の値を実行時間領域123へ加算する加算
ステップ54と2作業レジスタ(W)とクロック定数領
域11により ℃「 を用いてマシンクロック数(Mt)を算出する算出ステ
ップ55と、算出ステップ55によって算出したマシン
クロック数(Mt)をタイマレジスタ21へ設定する設
定ステップ56とが実行される。
これによってタスクAが起動され、タスクAがプ・メ4
2上で実行される。このとき、タイ−制御部22により
タイマレジスタ21へ減算の開始が指示され、タイマレ
ジスタ21の減算が開始される。
次に、第7図に示すようタスクAの動作中に外部割込み
が発生すると(タスクAの実行が中断される場合)、タ
イマ制御部22によりタイマレジスタ2エヘ減算の停止
が指示され、外部割込み処理が実行される。
このとき2割込み処理の一部として第6図で示した残り
時間設定手段6が動作する。
第6図において、タイマレジスタ21の値が0か否かを
判定する判定ステップ61と1判定ステップ61によυ
判定された結果が0ではないとき。
タイマレジスタ21の値とクロック定数領域11により Tr =タイマレジスタ22の値×クロック定数11を
用いてタイムスライスの残り時間(Tr )を算出する
算出ステップ62と、算出ステップ62にょシ算出され
たタイムスライスの残り時間(Tr)の値をタイムスラ
イス残り時間領域122へ設定する設定ステップ63と
、算出ステラf62により算出されたタイムスライスの
残り時間(Tr)の値を実行時間領域123から減算し
、実行時間を補正する補正ステップ64とが実行され2
判定ステップ61により判定された結果がOのとき、タ
イムスライス残り時間領域122へ0を設定する設定ス
テップ65が実行される。
割込み処理が終了すると、再びタスクAが起動される。
タスクAが再起動されると、第5図で示したタイマレジ
スタ設定手段5が動作する。タイムスライス残り時間領
域122の値がOの場合には、上に説明した動作が実行
され、タイムスライス残り時間領域122の値が0でな
い場合にはタイムスライス残り時間領域122の値を作
業レジスタ(W)へ設定する設定ステラ7’53が実行
され、同様に上に説明した動作が実行される。
以上説明した動作がタスクB、C・・・についても同様
に実行される。
第5図における作業レジスタ(W)は、プロ中す2の備
えだ汎用レジスタでもよいし2作業レジスタ(W)を使
用しなくても可能なように構成することもできる。第5
図における実行時間領域123への加算ステップ54は
、第6図で示した残り時間設定手段6で行うようにして
もよい。第6図におけるタイマレジスタ21の判定ステ
ップ61はタイマレジスタ21のランアウト割込みの判
定にしてもよい。また、タイマレジスタ21の退避領域
をタスク制御ブロック12の内部に設け。
第5図で示したタイマレジスタ設定手段5と第6図で示
した残り時間設定手段6との構成を変えることも可能で
あることは明らかである。
本実施例における記憶手段はメモリ1を使用しン ているが、fロセサ2の内部に備えたし・タスクであっ
てもよい。
〔発明の効果〕
以上説明したように2本発明はプロセッサ外に備えたマ
シンクロックの値を読取シ、記憶手段であるメモリへ設
定する読取シ設定手段と、メモリに設定されたマシンク
ロックの値を用いタイムスライス時間をマシンクロック
の整数倍とする時間計算手段とを備えることにより、少
ない・・−ドウエア量で正確な実行時間のアカウンティ
ングができるという効果がある。
【図面の簡単な説明】
第1図は本発明による実行時間アカウンティング方式を
実現する一実施例の構成を示すブロック図、第2図は第
1図で示しだタスク制御ブロックの内部に格納される時
間の形式例を示す説明図。 第3図は第1図で示した読取シ設定手段の動作例を示す
説明図、第4図は第1図で示した時間計算手段4の動作
例を示す説明図、第5図は第1図で示したタイマレジス
タ設定手段5の動作例を示す説明図、第6図は第1図で
示しだ残り時間設定手段6の動作例を示す説明図、第7
図は第3図、第4図、第5図、ならびに第6図の動作例
を説明するための概念図である。 φ 1・・・メモリ、2・・・プロセサ、3・・・読取シ設
定手段、4・・・時間計算手段、5・・・タイマレジス
タ設定手段、6・・・残り時間設定手段、7・・・クロ
ック値保持手段、11・・・クロック定数領域、12・
・・タスク制御ブロック、21・・・タイマレジスタ、
22・・・タイマ制御部、121・・・タイムスライス
時間領域。 122・・・タイムスライス残り時間領域、123・・
・第2図 第3図    第4図 第5図 第6図 第7図

Claims (1)

    【特許請求の範囲】
  1. 1、マシンクロックと同期してあらかじめ設定された値
    を減算または加算するためのタイマレジスタ、ならびに
    タスク起動時に前記タイマレジスタの減算または加算の
    開始を制御しタスク切替え時に前記減算または加算の停
    止を制御するためのタイマ制御手段を備えたプロセッサ
    と、前記マシンクロックの値を定数として設定するため
    のクロック定数領域、ならびにタイムスライス時間、タ
    イムスライス残り時間、および実行時間等を格納するた
    めのタスク制御ブロックを含み前記プロセッサの内また
    は外に設けられたメモリとを具備し多重タスク処理を実
    行することができる情報処理装置において、前記プロセ
    ッサ外に有する前記マシンクロックの値を読取ってメモ
    リへ設定するための読取り設定手段と、該読取り設定手
    段により前記メモリへ設定された前記マシンクロックの
    値を用いてタイムスライス時間を前記マシンクロックの
    整数倍に設定するための時間計算手段と、該時間計算手
    段により計算されたタイムスライス時間またはタイムス
    ライス残り時間を前記プロセッサ内の前記タイマレジス
    タへ設定するためのタイマレジスタ設定手段と、前記タ
    イマ制御手段により前記減算または加算を停止している
    前記タイマレジスタの値を読取り前記タイムスライス時
    間の残り時間を計算して前記メモリへ設定するための残
    り時間設定手段とを含むことを特徴とする情報処理装置
    の実行時間アカウンティング方式。
JP61109461A 1986-05-15 1986-05-15 情報処理装置の実行時間アカウンテイング方式 Pending JPS62266630A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61109461A JPS62266630A (ja) 1986-05-15 1986-05-15 情報処理装置の実行時間アカウンテイング方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61109461A JPS62266630A (ja) 1986-05-15 1986-05-15 情報処理装置の実行時間アカウンテイング方式

Publications (1)

Publication Number Publication Date
JPS62266630A true JPS62266630A (ja) 1987-11-19

Family

ID=14510816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61109461A Pending JPS62266630A (ja) 1986-05-15 1986-05-15 情報処理装置の実行時間アカウンテイング方式

Country Status (1)

Country Link
JP (1) JPS62266630A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009266252A (ja) * 2002-01-09 2009-11-12 Panasonic Corp プロセッサ
US8719827B2 (en) 2002-01-09 2014-05-06 Panasonic Corporation Processor and program execution method capable of efficient program execution

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009266252A (ja) * 2002-01-09 2009-11-12 Panasonic Corp プロセッサ
US8719827B2 (en) 2002-01-09 2014-05-06 Panasonic Corporation Processor and program execution method capable of efficient program execution
US9823946B2 (en) 2002-01-09 2017-11-21 Socionext Inc. Processor and program execution method capable of efficient program execution

Similar Documents

Publication Publication Date Title
JP3102027B2 (ja) ループ制御のネスティング管理機構
JPS62266630A (ja) 情報処理装置の実行時間アカウンテイング方式
JPS61206051A (ja) 実行時間アカウンテイング方式
JPS5916054A (ja) マイクロ・プロセツサ
JP2566002B2 (ja) タスクディスパッチング方式
JP3330767B2 (ja) 情報処理装置および情報処理装置におけるトレース取得方法
JPH0573296A (ja) マイクロコンピユータ
JPH0451332A (ja) プロセス/タスク実行時間測定回路
JPS6128144A (ja) トレ−ス動作実行装置
JPH0145650B2 (ja)
JPS55120252A (en) Error control system
JPH08202582A (ja) マイクロプロセッサのデータ転送装置
JPS63269239A (ja) プロセツサの負荷測定方式
JP2899009B2 (ja) 情報処理装置
JPS62184542A (ja) 割込み装置
GB1576788A (en) Data processing apparatus
JPS61143848A (ja) マイクロプログラム制御装置
JPS61241843A (ja) 情報処理装置
JP2557785Y2 (ja) シングルチップマイクロコンピュータ
JPH01232439A (ja) マイクロ命令割込み方式
JPS5615043A (en) Electron beam exposure system
JPS59204789A (ja) タイマ装置
JPH0452973B2 (ja)
JPH07120166B2 (ja) シ−ケンス制御装置
JPH0462093B2 (ja)