JPS59204789A - タイマ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈発明の属する技術分野〉 本発明はタイマ装置に関し、特にデータ処理装置に於け
る絶対時刻を計時するタイマ装置に関する。

〈従来の技術〉 データ処理装置内に設けられるタイマ装置には、一定時
間々隔でプログラムに割込みを発生するインタバルタイ
マや、プログラム毎の実行制限時間を設定するプロセス
タイマが広く用いられ、これらを使ってプロセス制？１
ｌｌＪ、、課金用のアカウント値。

時刻表示等を行っていた。しかし、プロクラム処理によ
る時刻表示では誤差が大きいため近年、絶対時刻を計時
するカレンダークロックを設ける様になってきた。一方
、プロセス制御や課金用のアカウント値等の経過時間を
得るための割込み回数の加算や、プロセスタイマの経過
時間値の加算がオペレーティングシステムのオーバヘッ
ドとして問題視されるようになり、相対時刻を計時する
レラティブタイマの要求がでてきた。

従来、この柿のデータ処理装置はカレンダークロックを
レラティプタイマとしても使用するものであったが、カ
レンダークロックの発振器の精度の問題から実時刻との
間で差異が発生してしまい、カレンダークロックを正し
い値に設定しようとすると、時刻がとんだり、逆もどり
することになるためプロセスが乱れてしまう結果となっ
た。このため、カレンダークロックの発振器の精度をや
たら良くしたり、レラティブタイマを別途設ける必要が
ある等の欠点があった。

〈発明の目的〉 本発明の目的は相対時刻を計時するタイマと絶対時刻と
の差を保持する補正値レジスタを設け、データ処理装置
内の共通の演算回路を利用することにより一ヒ記欠点を
除去し、相対時刻と時刻合せかり能な絶対時刻の両方を
得ることができる装置の提供にある。

〈発明の構成〉 本発明によれば一定時間々隔でカウントアツプして相対
時刻を計時する相対時刻タイマと、絶対時刻値を供給す
る手段と、前記絶対時刻値と相対時刻タイマとの差を俳
持する補正値レジスタと、該補市値しジス、りと前記相
対時刻タイマとの値を加算する手段とを有し、前記補正
値レジスタと前記相対時刻タイマとの加算結果により任
意の時点で経過した絶対時刻を得るようにしたことを特
徴とするタイマ装置が得られる。

〈実施例の説明〉 次に本発明の実施例について図面を参照して詳細に説明
する。

第１図は本発明の一実施例であるタイマ装置を示す。第
１図において、本実施例は一定時間々隔でカウントアツ
プして相対時刻を計時する相対時刻タイマ１０と、絶対
時刻値を供給する手段と、前記絶対時刻値と、前記相対
時刻タイマとの差を保持する補正値レジスタと、該補正
値レジスタと前記相対時刻タイマとを加算する手段とを
含む。

相対時刻タイマ１１は相対時刻を計時する７２ビツトで
構成され、１μＳＥＣ間隔にカウントアツプするカウン
タで、データ処理装置のイニシャライズ信号によりオー
ルゼロにクリアされる。補正値レジスタ１２は絶対時刻
と相対時刻タイマ値の差を補数形式で格納するレジスタ
である。選択回路１３は補正値レジスタ１２の出力１０
２とパス１０３全通して供給される絶対時刻値とを選択
する２ウエイのセレクタで、パス１０３から供給される
絶対時刻値はヰ／月／日／時／分／秒を１μＳａＣを法
とじて２進数に変換式れた値である。演算器１４はデー
、夕処理装置内で共通に使用される演算器で、本タイマ
装置としてはＡ十Ｂ、Ａ−Ｈの２進の加減算とＢ選択の
３つの機能を有している。デルタレジスタ１５は相対時
刻値や絶対時刻値等を命令で取出す時に読出されるワー
クのレジスタである。制御回路１６は絶対時刻を読出す
Ｇ　Ｅ　Ｔ　　’Ｉ”　Ｕ　Ｊ）命令やイロ対時刻を読
出ず（）ＥＴ　　ＴＩＭ命令、さらには絶対時刻を設定
するＳＥＴ　　ＴＯＤ命令に応答して補正値レジスタ１
２のストローブ。

セレクタ１３の制御、演算器１４の演算モードの選択、
データレジスタ１５のストローブ等の制御イぎ号音発生
）−る制御回路である。次に本実施例における８Ｅ’ｌ
”　　ｉ’０１）命令、　ＯＪＦ、ＴＴ（ＪＤ命令およ
びＧＥＴ　　’Ｉ’１Ｍ命令の動作について説明する。

始めに、Ｓ　Ｅ　Ｔ　　Ｔ　ＯＤ命令が実行されると、
命令のアドレス部で？’＋’ａ定される７２ビツトの絶
対時刻値がパス１０３全通して選択回路１３に供給され
る。制御回路１６は選択回路１３を制御して、供給され
た絶対時刻を選択回路の出力パス１０４に出力させ演算
回路１４に供給する。さらに制御回路１６は演算器１４
の演算モードを制、御信号２０３を通してＡ−Ｂに設定
し、演算器１４の出力１０５を補正価レジスタ１２に格
納するために補正値レジスタへのストローブ信号２０１
を発生する。以上の動作指示によりこのタイマ装置は（
絶対時刻値−相対時刻値）−補正値レジスタのオペレー
ションに実行−ｆる。

次にＧＥＴ　　ＴＯＤ命令が実行されると、制御回路１
６は選択回路１３を制御信号２０２を通して制御し補正
値レジスタの出力パス１０２ｔ−選択し、その出力をパ
ス１０４を介して演算器１４に供給するように制御する
と共に制御信号２０３ｅ通して演算器のモードをＡ十Ｂ
に設定する。さらに制御回路１６は演算結果の出力をパ
ス１０６に通してデータレジスタ５に格納するためスト
ローブ信号２０４を発生する。以上の動作指定により、
本タイマ装置は（補正値＋相対時刻値）−データレジス
タのオペレーションを実行し、命令のアドレス部で指定
されるアドレスに絶対時刻を格納する。

史にＧＥＴ　　ＴＩＭ命令が実行されると、制御回路１
６は制御信号２０３全通して演算器のモードを８４択に
設定し、演算結果出力をパス１０６全通してデータレジ
スタ１５に格納するためストローブ信号２０４を発生す
る。この動作指示によりこのタイマ装置は（相対時刻値
）−データレジスタのオペレーションを実行し、命令の
アドレス部で指定されるアドレスに相対時刻を格納する
。

なお、本実施例は相対時刻タイマ１１に絶対時刻値パス
１０３をその入力に接続し、相対時刻値タイマへの時刻
設定命令ＳＥＴ　　ＴＩＭ命令により初期セットし、補
正値レジスタ１２を正確な絶対時刻値との補正値を格納
するように応用させることも可能である。

〈発明の効果〉 本発明は以上説明したように、相対時刻タイマと補正値
レジスタを設ける事により時刻がとんだり逆戻りしない
相対時刻タイマと、時刻合せが可能な絶対時刻タイマの
両者を安価に提供できるという効果がある。

【図面の簡単な説明】

図面は本発明の一実施例を示すブロック図である。 １１・・・・・・相対時刻タイマ、１２・・・・・・補
正値レジスタ、１３・・・・・・選択回路、１４・・・
・・・演算器、１５・・・・・・データレジスタ、１６
・・川・制御回路、１０１〜１０６　・・・・・・デー
タバス、２０１〜２０４・・用°制御信号。

Claims (1)

【特許請求の範囲】
1. 一定時間々隔でカウントアツプして相対時刻を計時する
   相対時刻タイマと、絶対時刻値全供給する手段と、Ｍｉ
   ｌ記絶対時刻値と前記相対時刻タイマとの差を保持する
   補正値レジスタと、該補正値レジスタと前記相対時刻タ
   イマとの値を加算する手段とを有し、前記補正値レジス
   タと前記相対時刻タイマとの加算結果によＱ任意の時点
   で経過した絶対時刻を得るようこしたことを特徴とする
   タイ・マ装−４゜