JPS61206051A - 実行時間アカウンテイング方式 - Google Patents

実行時間アカウンテイング方式

Info

Publication number
JPS61206051A
JPS61206051A JP60046227A JP4622785A JPS61206051A JP S61206051 A JPS61206051 A JP S61206051A JP 60046227 A JP60046227 A JP 60046227A JP 4622785 A JP4622785 A JP 4622785A JP S61206051 A JPS61206051 A JP S61206051A
Authority
JP
Japan
Prior art keywords
time
setting
value
clock
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60046227A
Other languages
English (en)
Inventor
Takaharu Kobayashi
隆治 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60046227A priority Critical patent/JPS61206051A/ja
Publication of JPS61206051A publication Critical patent/JPS61206051A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は高速科学演算を行うマシンクロックの速いプロ
セサの技術に関し、特にプロセサ内にマシンクロックに
同期して動作するタイマレジスタを一つ有し、多重タス
ク処理を遂行するシステムの実行時間アカウンティング
方式に関する。
(従来の技術) 従来λこの種のプロセサでのタイマスライス時間は、プ
ロセサが動作するマシンクロックの値に無関係にソフト
ウェアの都合のよいように決定されていたため、必ずし
もマシンクロックの整数倍となる時間ではなかった。し
たがって、タイムスライス時間をマシンクロックへ変換
するたびに変換誤差が生じ、その結果、実行時間のアカ
ウンティングにも影醤を及ぼすようになっていた。
また、ソフトウェアにマシンクロックを意識させないよ
うにするため、ソフトウェアの時間制御の基本単位(例
えばマイクロ秒)で動作するタイマレジスタを設けたり
、あるいはマシン・クロックを積算して基本単位とする
ような回路を設けるなどしているため、余分なハードウ
ェア量が追加されていた。
斯かる従来技術の実例としては、IBM370−XAの
時刻機構(N:5A22−7085−0ページ4−18
〜4−23)がある。
(発明が解決しようとする問題点) 上に説明したように1従来のプロセサでのタイムスライ
ス時間はマシンクロックの整数倍となっていないので、
タイムスライス時間をマシンクロックへ変換するたびに
変換誤差が生じ、課金に一番大切な実行時間のアカウン
ティングが正確にできないという欠点があった。
本発明の目的は、プロセサの内部に備えたマシンクロッ
クの値を読取り、記憶手段であるメモリへ設定する読取
シ設定手段と、メモリに設定されたマシンクロックの値
を用いタイムスライス時間をマシンクロックの整数倍と
する時間計算手段とを備えたことによって上記欠点を除
去し、変換誤差の少ないように構成した実行時間アカウ
ンティング方式を提供することにある。
(問題点を解決するための手段) 本発明による実行時間アカウンティング方式は、マシン
クロックと同期してあらかじめ設定された値を減算また
は加算するためのタイマレジスタ、ならびにタスク起動
時にタイマレジスタの減n−tたけ加算の開始を制御し
、タスク切替え時に減算または加算の停止を制御するた
めのタイマ制御手段を備えたプロセサと、マシンクロッ
クの値を定数として設定するためのクロック定数領域、
ならびにタイムスライス時間、タイムスライス残り時間
、シよび実行時間等を格納するためのタスク制御ブロッ
クを含むメモリとを具備し、多重タスク処理を実行する
ことができるシステムによるものであって、読取シ設定
手段と、時間計算手段と、タイマレジスタ設定手段と、
残り時間設定手段とを具備したことを特徴とするもので
ある。
読取シ設定手段は、プロセサ内に有するマシンクロック
の値を読取ってメモリへ設定するためのものである。
時間計算手段は、読取υ設定手段によりメモリへ設定さ
れたマシンクロックの値を用いて、タイムスライス時間
をマシンクロックの整数倍に設定するためのものである
タイマレジスタ設定手段は、時間計算手段により計算さ
れたタイムスライス時間、またはタイムスライス残り時
間をプロセサ内のタイマレジスタへ設定するためのもの
である。
残り時間設定手段は、タイマ制御手段により減算または
加算を停止しているタイマレジスタの値を読取り、タイ
ムスライス時間の残り時間を計算してメモリへ設定する
ためのものである。
(実施例) 次に、本発明について図面を参照して説明する。
第1図は、本発明による実行時間アカウンティング方式
を実現するための一実施例を示すブロック図である。第
1図において、1はメモリ、2はプロセサ、3は読取り
設定手段、4は時間計算手段、5はタイマレジスタ設定
手段、6は残り時間設定手段である。また、11はクロ
ック定数領域、12はタスク制御ブロック、21はタイ
マレジスタ、22はクロック値保持手段、23はタイマ
制御部である。
メモリ1はプロセサ2が備えたクロック値保持手段22
の内容を読取り設定手段3により設定するクロック定数
領域11と、プロセサ2上で動作するタスクのタスク制
御ブロック12とを含んでいる。タスク制御ブロック1
2はタスクが動作するために必要な情報と、プロセサ2
の実行権を1回に割轟てる時間を示すタイムスライス時
間領域121と、割込みやタスクの入替えなどにより実
行権が他へ移りタイムスライスの残り時間を示すタイム
スライス残り時間領域122を、タスクがプロセサ2上
で動作した時間を示す実行時間領域123とを含んでい
る。
プロセサ2はマシンクロックごとに減算されるタイマレ
ジスタ21と、マシンクロックの値(時間)を保持する
クロック値保持手段22と、タイマ“レジスタ21の減
算開始および減算停止を制御するタイ1制御部23とを
含んでいる。
第2図はタスク制御ブロック12の内部のタイムスライ
ス時間領域121、タイムスライス残り時間領域122
、ならびに実行時間領域123の形式を示す説明図であ
る。
第3図はプロセサ2が備えたマシンクロック値保持手段
22の内容を読取り、読取った値を浮動小数点形式へ変
換し、変換した値をメモリ1内のクロック定数領域11
へ設定する読取シ設定手段3の構成実施例を示す説明図
である。
第4図はタスク制御ブロック12の内部のタイムスライ
ス残り時間領域122および実行時間領域123の初期
設定を実行すると共に、タイムスライスの時間をクロッ
ク定数領域11を用いてマシンクロックの整数倍となる
ような時間を算出し、算出した値をタイムスライス時間
領域123へ設定する時間計算手段4の構成実施例を示
す説明図である。
第5図はタスク制御ブロック12の内部のタイムスライ
ス時間領域121、tたはタイムスライス残り時間領域
122のいずれか一方の値を実行時間領域123へ加算
し、実行時間領域123へ加算した値をクロック定数領
域11を用いてマシンクロックの値を算出し、算出した
マシンクロックの値をタイマレジスタ21へ設定するタ
イマレジスタ設定手段5の構成実施例を示す説明図であ
る。
第6図はプロセサ2の内部のタイマレジスタ21の値を
読取り、読取った値をクロック定数領域11を用いて第
2図で示し丸形式へ変換し、変換した値を実行時間領域
123から減算し、実行時間領域123の値を補正し、
変換した値をタイムスライス残り時間領域122へ設定
する残り時間設定手段6の構成実施例を示す説明図であ
る。
第7図は、第3図、第4図、第5図、および第6図で示
したそれぞれの手段が動作するタイミングを時間の流れ
に従って示した説明図である。
次に、本発明の動作について第1図〜第7図を参照して
説明する。
まず、操作員がシステムを立上げるためIPLボタンを
押下すると、初期プログラムロード動作が行われてオペ
レーティングシステムがメモリ1ヘロードされ、オペレ
ーティングシステムの初期設定処理が実行される。
このとき、初期設定処理の一部として第3図で示した読
取り設定手段3が動作する。
第3図において、プロセサ2の備えたクロック値保持手
段22を読取る読取システップ31と、読取システップ
31によってクロック値保持手段22へ読取った値をソ
フトウェアにみせるマイクロ秒単位の浮動小数点形式の
値へ変換し、変換した値をメモリ1の内部のクロック定
数領域1“1へ設定する設定ステップ32とが実行され
る。初期設定処理が完了すると、オペレーティングシス
テムはジョブの実行可能状態となり、ジョブの投入があ
るまで待機する。
次にジョブAが投入されると、ジョブ人のタスク制御ブ
ロック12が生成される。このとき、タスク制御ブロッ
ク12を生成する一部として第4図で示した時間計算手
段4が動作する。
第4図において、タスク制御ブロック12の内部のタイ
ムスライス残り時間領域122へ0を設定する設定ステ
ップ41と、実行時間領域123へ0を設定する設定ス
テップ42と、ソフトウェアが設定したいタイムスライ
スの時間(T)よシクロツク定数領域11を用いてマシ
ンクロック数(M)を算出する算出ステップ43と、算
出ステップ43にて算出したマシンクロック数(M)を
整数値(M′)の値へ変換(小数点以下を切上げるかま
たは切捨てるかする)り、マシンクロックの整数値(M
′)とクロック定数領域11によりタイムスライスの時
間(T′)を算出する算出ステップ44と、算出ステッ
プ44にて算出したタイムスライスの時間(T′)をタ
スク制御ブロック12の内部のタイムスライス時間領域
121へ設定する設定ステップ45とが実行される。タ
スク制御ブロック12の生成が終了すると、ジョブAの
プログラムとデータがメモリ1ヘロードされ、タスク人
の実行が可能となってタスクAが起動される。
このとき、タスクを起動する一部として第5図で示した
タイマレジスタ設定手段5が動作する。
第5図において、起動されるタスクAのタスク制御ブロ
ック12の内部のタイムスライス残り時間領域122の
値が0か否かを判定する判定ステップ51と、判定ステ
ップ51により判定された結果は第4図で示したように
、タイムスライス残り時間領域122がOK設定されて
いるため、タイムスライス時間領域121の値を作業レ
ジスタ(W)へ設定する設定ステップ52と、作業レジ
スタ(W)の値を実行時間123へ加算する加算ステッ
プ54と、作業レジスタ(W)とクロック定数11によ
りマシンクロック数(Mt)を算出する算出ステップ5
5と、算出ステップ54によって算出したマシンクロッ
ク数(Mt)をタイマレジスタ21へ設定する設定ステ
ップ56とが実行される。これによってタスクAが起動
され、タスクAがプロセサ2上で実行される。このとき
、タイマ制御部23によりタイマレジスタ21へ減算の
開始が指示され、タイマレジスタ21の減算が開始され
る。
次に、タスクAの動作中に外部割込みが発生すると(タ
スク人の実行が中断される場合)、タイマ制御部23に
よりタイマレジスタ21へ減算の停止が指示され、外部
割込み処理が実行される。
このとき、割込み処理の一部として第6図で示した残り
時間設定手段6が動作する。
第6図において、タイマレジスタ21の値カ0か否かを
判定する判定ステップ61と、判定ステップ61により
判定された結果が0ではないとき、タイマレジスタ21
の値とクロック定数保持手段11によりタイムスライス
の残り時間(Tr)を算出する算出ステップ62と、算
出ステップ62により算出されたタイムスライスの残り
時間(Tr)の値をタイムスライス残り時間領域122
へ設定スる設定ステップ63と、算出ステラフ62によ
り算出されたタイムスライスの残り時間(Tr)の値を
実行時間領域123から減算し、実行時間を1補正する
補正ステップ64とが実行され、判定ステップ61によ
り判定された結果が0ではないとき、タイムスライス残
り時間領域122へ0を設定する設定ステップ65が実
行される。
割込み処理が終了すると、再びタスクAが起動される。
タスクAが再起動されると、第5図で示したタイマレジ
スタ設定手段5が動作する。タイムスライス残り時間領
域122の値が0の場合には、上に説明した動作が実行
され、タイムスライス残り゛時間領域122の値が0で
ない場合にはタイムスライス残り時間領域122の値を
作業レジスタ(W)へ設定する設定ステップ53が実行
され、同様に上に説明した動作が実行される。
以上説明した動作がタスクB、C・・・についても同様
に実行される。
第5図における作業レジスタ(W)は、プロセサ2の備
えた汎用レジスタでもよいし、作業レジスタ(W)を使
用しなくても可能なように構成することもできる。第5
図における実行時間領域123への加算ステップ54は
、第6図で示した残り時開設定手段6で行うようKして
もよい。第6図におけるタイマレジスタ21の判定ステ
ップ61は、タイマレジスタ21のランアウト割込みの
判定にしてもよい。また、タイマレジスタ21の退避領
域をタスク制御ブロック12の内部に設け、第5図で示
したタイマレジスタ設定手段5と第6図で示した残り時
間設定手段6との構成を変えることも可能であることは
明らかである。
本実施例における記憶手段はメモリ1を使用しているが
、プロセサ2の内部に備えたレジスタであってもよい。
(発明の効果) 以上説明したように本発明は、プロセサの内部Kmえた
マシンクロックの値を読取り、記憶手段であるメモリへ
設定する読取シ設定手段と、メモリに設定されたiシン
クロツクの値を用いタイムスライス時間をマシンクロッ
クの整数倍とする時間計算手段とを備えることにより、
少ないハードウェア量で正確な実行時間のアカウンティ
ングができるという効果がある。
【図面の簡単な説明】
第1図は、本発明による実行時間アカウンティング方式
を実現する一実施例の構成を示すブロック図である。 第2図は、第1図で示したタスク制御ブロックの内部に
格納される時間の形式例を示す説明図である。 第3図は、第1図で示した読取り設定手段の動作例を示
す説明図である。 第4図は、第1図で示した時間計算手段4の動作例を示
す説明図である。 第5図は、第1図で示したタイマレジスタ設定手段5の
動作例を示す説明図である。 第6図は、第1図で示した残り時間設定手段6の動作例
を示す説明図である。 第7図は、第3図、第4図、第5図、ならびに第6図の
動作例を説明するだめの概念図である。 1・・・メモリ 2・・・プロセサ 3・・・読取シ設定手段 4・・・時間計算手段 5・・・タイマレジスタ設定手段 6・・・残り時間設定手段 11・・・クロック定数領域 12・・・タスク制御ブロック 21・・・タイマレジスタ 22・・・クロック値保持手段 23・・・タイマ制御部 121・・・タイムスライス時間領域 122・・・タイムスライス残り時間領域123・・・
実行時間領域

Claims (1)

    【特許請求の範囲】
  1. マシンクロックと同期してあらかじめ設定された値を減
    算または加算するためのタイマレジスタ、ならびにタス
    ク起動時に前記タイマレジスタの前記減算または加算の
    開始を制御し、タスク切替え時に前記減算または加算の
    停止を制御するためのタイマ制御手段を備えたプロセサ
    と、前記マシンクロックの値を定数として設定するため
    のクロック定数領域、ならびにタイムスライス時間、タ
    イムスライス残り時間、および実行時間等を格納するた
    めのタスク制御ブロックを含むメモリとを具備した多重
    タスク処理を実行することができるシステムによる実行
    時間アカウンティング方式であつて、前記プロセサ内に
    有する前記マシンクロックの値を読取つてメモリへ設定
    するための読取り設定手段と、前記読取り設定手段によ
    り前記メモリへ設定された前記マシンクロックの値を用
    いてタイムスライス時間を前記マシンクロックの整数倍
    に設定するための時間計算手段と、前記時間計算手段に
    より計算されたタイムスライス時間またはタイムスライ
    ス残り時間を前記プロセサ内の前記タイマレジスタへ設
    定するためのタイマレジスタ設定手段と、前記タイマ制
    御手段により前記減算または加算を停止している前記タ
    イマレジスタの値を読取り、前記タイムスライス時間の
    残り時間を計算して前記メモリへ設定するための残り時
    間設定手段とを具備して構成したことを特徴とする実行
    時間アカウンティング方式。
JP60046227A 1985-03-08 1985-03-08 実行時間アカウンテイング方式 Pending JPS61206051A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60046227A JPS61206051A (ja) 1985-03-08 1985-03-08 実行時間アカウンテイング方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60046227A JPS61206051A (ja) 1985-03-08 1985-03-08 実行時間アカウンテイング方式

Publications (1)

Publication Number Publication Date
JPS61206051A true JPS61206051A (ja) 1986-09-12

Family

ID=12741220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60046227A Pending JPS61206051A (ja) 1985-03-08 1985-03-08 実行時間アカウンテイング方式

Country Status (1)

Country Link
JP (1) JPS61206051A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1988010454A1 (en) * 1987-06-22 1988-12-29 Fanuc Ltd Operation time display system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1988010454A1 (en) * 1987-06-22 1988-12-29 Fanuc Ltd Operation time display system

Similar Documents

Publication Publication Date Title
KR950012293B1 (ko) 정보처리장치 및 이를 이용한 정보처리방법
JP3102027B2 (ja) ループ制御のネスティング管理機構
JPH0376496B2 (ja)
JPS5887646A (ja) タイマ・エラ−訂正方法
JPS61206051A (ja) 実行時間アカウンテイング方式
US20160103704A1 (en) Data processing device and method of controlling the same
JPS62266630A (ja) 情報処理装置の実行時間アカウンテイング方式
US8719836B2 (en) Method and device for operating a secondary operating system auxiliary to a primary operating system
JPH0654476B2 (ja) 制御メモリ誤り訂正制御方式
JPS5916054A (ja) マイクロ・プロセツサ
JPH0520774B2 (ja)
JPH033052A (ja) コンピュータシステムのデータバックアップ方式
JPH0666062B2 (ja) シーケンス制御装置
JP2000076095A (ja) プログラムトレース装置およびプログラムトレース方法およびそのプログラムを記憶した記憶媒体
JP3330767B2 (ja) 情報処理装置および情報処理装置におけるトレース取得方法
JPH0452973B2 (ja)
JPH02133833A (ja) インサーキツトエミユレータ制御装置
JPH0145650B2 (ja)
JP2732702B2 (ja) 情報処理装置およびクロック切り換え方法
JP2020086871A (ja) 情報処理装置、プログラム、オペレーティングシステム、実行方法及びプログラムの修正方法
JPS62184542A (ja) 割込み装置
JPH01232439A (ja) マイクロ命令割込み方式
JPS6353650A (ja) 計算機
JPH04364545A (ja) メモリダンプ方法
JPH0363827A (ja) レジスタ退避方式