JPS62262508A - 集積電気フイルタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、少なくとも１個のフィルタ抵抗と、少なくと
も１個のフィルタコンアン４ノと、これらフィルタ抵抗
とフィルタコンデンサとの積の値を調整する制御回路と
を具え、この制御回路が位相検出器、第１信号を位相検
出器の第１入力部に供給する手段、第２信号を位相検出
器の第２入力部に０（給する手段、及び第１信号と第２
イ８月とが所定の位相関係になるように位相検出器の出
力に応じて第２信号を修正する手段を具え、この修正手
段が制御コンデンサ及び制御抵抗を含む集積電気フィル
タに関するしのである。

このようなフィルタは、コンファレンス　プリシーデン
グス　オブ　＋ｆ　　インタナショナル　ソリッド　ス
テート　ナーキュット　コンファレンス（Ｃｎｒｅｒｅ
ｎｃｅ　　Ｐ　ｒｏｃｅｅｄｉｎｇｓ　ｏｒ　ｔｔ＋ｅ
ｌ　ｎｔｅｒｎａｔｉｏｎｏｌ　　３　ｏｌｉｄ　　Ｓ
　ｔａｔｅ　　Ｃ１ｒｃｕｉｔＣｏｎｆｅｒｃｎｃｅ　
）　１９８５年第２８６頁〜第２８７頁に開示されτい
る。

このフィルタ回路においては、ｒＥＴの抵抗を変化させ
ることによって制御される電圧制御型発娠器の周波数を
、位相検出器からの電圧をＦＥＴに供給することにより
位相検出器の出力によって修正する７１４１口ツクルー
プが用いられている。

フィルタ中の複数のＦＥＴによって形成される対応する
抵抗はＦＥＴに供給される同一電圧を有するので、これ
らの抵抗値は電圧制御Ｉ型発振器におけるものと同一の
方法で変化する。このフィルタ装置の欠点は、ＦＥＴの
抵抗値が電圧変化に対して非線形でありフィルタ中に含
まれる別のＦＥＴの特性を整合させることが困難になる
ことである。

本発明の目的は、フィルタ自体が制憤り回路によって同
調されフィルタコンデンサ及びフィルタ抵抗の値の動作
中の変化の広がりを補ｔｉ　？ｌることができる電気フ
ィルタを提供するものである。

本発明は、ｇ頭部で述べた抜積化された電気フィルタに
おいて、前記制御コンデンサ又は制御抵抗が複数のコン
デン号素子又は抵抗素子を有し、位相検出器の出力がコ
ンデンリ゛素子又は抵抗体素子のうちの選択された素子
を相互接続して制御抵抗又は制御コンデンサに選択値を
与えるように有効なものとされ、前記制御回路が制御抵
抗又は制御コンデンサの選択値に応じてフィルタ抵抗又
はフィルタコンデンサーの値を調整する手段を有するこ
とを特（放とする。

このように構成すれば、回路中の抵抗及びコンデンサが
制ＧｌｌされＦＥＴ低抗の非線形性が改善され、従って
制御されるべき回路因子を一層効果的に制ＣＩＩするこ
とができる。

以下図面に基き本発明の詳細な説明する。

第１図に承りフィルタは入）〕部１００を有し、この入
力部１００にこのフィルタのカットオフ周波数に等しい
周波数を右する外部発生信号を供給する。

この入力部１００を位相検出器１０１の第１入力部及び
分周器１０２の入力部に接続する。制御型発娠器１０３
の出力部を位相検出器１０１の第２人力に接読する。位
相検出器１０１の出力をＯ−パスフィルタ１０４を経て
比較器１０５の第１入力部に供給し、この比較器１０５
の第２入力部を基ｔ￥雷電圧ＩＪｔ給される入力部１０
６に接続する。比較器１０５の出力部をアップ／ダウン
カウンタ　１０７のアップ／ダウン制御部に接続する。

分周器１０２の出力部をδ回路１０８及びアップ／ダウ
ンカウンタ　１０７のクロック入力部に１ａ続する。ア
ップ／ダウンカウンタ　１０７の出力を発掘器１０３の
制御入力部及びレジスタ１０９に供給する。に回路１０
８の出力をレジスタ１０９のラッチ入力部に供給する。

このフィルタは入力部１１０及び出力部１１１を有して
いる。入力部１１０を抵抗Ｒ１０の一端に接続し、この
抵抗Ｒ１０の他端をコンデン１Ｊ′Ｃ１０と（Ｉ（抗Ｒ
目の接続部に接続する。抵抗Ｒ１１の他端を抵抗Ｒ１２
及びコンデンサＣ１１のＩを続部に接続する。抵抗Ｒ１
２の他端を作動増幅器Ａ１０の入力部及びコンデン）す
Ｃ１２に接続する。コンデンサＣ１０及びＣ１２の他方
の側を接地すると共に、コンデンサＣ１１の他方の側を
作動増幅１５Ａ１０の出力部及びこのノイルクの出力部
１１１に接続する。レジスタ　１０４）の出力をコンデ
ンサＣ１０゜Ｃ１１及びＣＩ２のＪ、制御入力δＩＸに
供給する。

動作中、このフィルタのカットオフ周波数に等しい周波
数の信号が入力部１００に供給され、この入力信号をＩ
Ｑ相検出器１０１において冗振器１０３の出力と位相比
較する。この入力信号は分周器１０２を軽でアップ／ダ
ウンカウンタ　１０７にも供給する。

カウント方向は、制御される・発振器１０３の位相が入
力部１００に供給される入力信号の位相よりも近れるか
進むかに依存する。アップ／ダウンカウンタの計数１＋
１によって制御型発振器１０３の周波数をるり御し、つ
まり制御型発振３１０３と入力信号との間の位相差が一
定値になるように作動する。このカウント状態は３回路
１０８の出力のａｊ制御のもとてレジスタ　１０９にラ
ッチされると共にコンデンサＣ１０、０１１及びＣＩ２
の容量値を制御するために用いられる。制御型発振器１
０３はコンデンサＣＩＯ，Ｃ１１及び０１２を構成する
ものと同一形態のコンデンサアレイを含／υでいる。従
って、処理因子によってコンデンｔすの容量値のいかな
る拡散が生じても、この拡散はフィルタのコンデンサア
レイに対する作用と同一の作用が発振器のコンデンサア
レイに牛ヂることになる。よって、アップ／ダウンカラ
タン１０７の出力に応じて全てのコンデンサアレイの値
を修正することにより、このフィルりのカットオフ周波
数に対する処理の拡散効果を一層減少させることができ
る。

各計数毎にアップ／ダウンカウンタの出力だけをラッチ
する理由は、制御型発振器１０３が入力周波数より僅か
に高い場合から僅かに低い場合に亘って変化するので、
ループがロックした場合アップ／ダウンカウンタが各ク
ロック入力毎に１カウントだけ発振するためである。こ
れにより、１波信号に通過クロックによって形成された
成分を３ませるフィルタ容量値の規則的な発振が生ずる
ことになる。と回路１０８によって１個の発振ピークだ
けがレジスタ　１０８にラッチされ、つまりフィルタの
コンデンサアレイに一定値が与えられることになる。発
振器１０３は８０発振器として構成され、フィルタ用と
して示されているコンデンサアレイと同一形態のコンデ
ンサアレイを含んでいる。従って、アップ／ダウンカウ
ンタ　１０７の出力からコンデンサアレイの値を制御す
ることにより発振器が入力部１００の入力信号の周波数
に平均的に等しい出力周波数を発生し、処理中の素子の
特性の拡散が調整筒■ｕ内のものであるならばこの発振
器、つまりこのフィルタは処理中の拡散にもかかわらず
入力周波数に同調されることになる。

第２図は本発明によるフィルタの第２実施例を示す。第
１図の実施例と第２図の実施例との間の差異は制御回路
の構成の差異であり、この相違点を詳細に説明する。第
２図において第１図の素子と対応する素子には同一符号
を付して説明する。

入力部１００を位相検出器＋０１の第１入力部及び移相
回路１１３の入力部に接続する。移相回路１１３の出力
部を移相検出器１０１の第２人力に接続する。

移相回路１１３は、アップ／ダウンカウンタ　１０７か
らの計数出力により第１図の実施例のａ、Ｉ＋　１３［
１型発振器１０３が制御される方法と同一方法で制御さ
れる。

従って、第１図の実施例と第２図の実施例との間の相違
点は、位相検出器１０１の第２人力に対して制御型発振
器を設ける代りに、入力信号が第２入力部に供給され、
位相検出器に直接供給された信号と比較される前に入力
信号が移相回路１１３によって遅延されることである。

第３図は移相回路１１３に含まれる位相回路網の一例を
示す。第３図に示される回路網は入力部１００が接続さ
れる入力部２００を有している。この入力部２００は２
Ｃ１の抵抗Ｒ２０及びＲ２２の接続点に接続され、抵抗
Ｒ２０の他端は差動増幅器Ａ２０の第１人力及び抵抗Ｒ
２１に接続され、この抵抗Ｒ２１の他端は斧チノ１増幅
器Ａ２０の出力部に接続される。抵抗Ｒ２２の他端は−
（ンデンサアレイＣ２０と差動増幅器△２０の第２入力
部との接続点に接続される。コンボン４ＪアレイＣ２０
の他端は接地され、この回路網の出力部２０１は差動増
幅器Ａ２０の出力部に接続する。コンデンサアレイＣ２
０の古川値をアップ／ダウンカウンタ　１０１の出力に
よって調整し移相回路網１１３で９０°の位相変位を発
生させる。従って、出力部２０１にＪ３ける信号は、コ
ンデンサアレイＣ２０が正しく調整されていれば入力部
２００にａハフる信号に対して９０°ずれることになる
。

第４図は、コンデンサＣＩＯ，Ｃ１ｌ及びＣ１２、又は
移相回路のコンデンサアレイＣ２０として用いられてい
るコンデンサアレイを示す。このコンデンサアレイは第
１コンデンサ（固定コンデンサ）ＣＦと５個の別のコン
デンサＣ１〜Ｃ５を有し、これら５個のコンデンサＣ１
〜’Ｃ５はスイッチ＄１〜＄５により固定コンデン＃ｔ
ＣＦに対して並列に選択的に接続可能にされている。こ
れらのスイッチＳ１〜Ｓ５をアップ／ダウンカウンタ　
１０７の出力により制御する。コンデンサＣ１〜Ｃ５は
容量値が２１８で進行するように設定され、従ってコン
デンサＣ５はＣ４の２イ８となり、Ｃ４はＣ３の２倍と
なり、Ｃ３はＣ２の２倍となり、Ｃ２はＣ１の２倍の容
量値となる。固定コンデンサＣＦ及びコンデンサＣ１〜
Ｃ５の容品値は適切に選択され、公称値を用いてコンデ
ンサＣ１〜Ｃ５の容量値の半分の値を固定コンデンサＣ
Ｆに対して並列に切換え、公称値以上又は以下となる同
一の容に変化を考慮していずれかの方向における処理中
の拡散を補償する。

第５図は可能なフィルタ中のコンデンサアレイ及び制御
回路の配置構成を示す。このコンデンサアレイはｎ−ウ
ェル（ｎ−ｗｅｌｌ）の形態とされることができる導電
層２２上に形成する。このコンデン督すをポリシリコン
層を右覆る２個のプレートで構成する。第１層２６は誘
電体層によって導電層から一層され、第２層２５は第１
層から別の誘電体層によって離間する。多数の抵抗体片
２７をコンデンサの」面と同一の導電層に形成する。］
コンデンサＣ△１〜ＣＡ５は素子状のコンデンサで構成
され、コンデンサＣＡＩは１個の素子で構成され、コン
デンサＣＡ５は相互接続された１６個の素子で構成され
る。固定コンデンサＣ［：は抵抗片２７と）９電層２２
との間及び底部プレー１−（７ｊＳ２層）２Ｇと導電層
２２との間の寄生−１１−パシタンスを含むように構成
される。この構成は、コンデンサ゛ＣＦの上部プレート
を金属化物３０を介して導電層２２に接続することによ
り達成される。抵抗体片２５は正しい抵抗値が１！１ら
れるように選択的に金属化されると共にこの抵抗体片を
コンデンサ７レイの底部プレートに接続するための金属
化物３５に接続される。第５図に示す装置は、第１図及
び第２図に示すフィルタを構成する（票準モジュールと
して用いられることができる。

第６図は、上２３個のモジュールを相互接続して第１図
のフィルタを形成する形態を承り。第６図は制御回路が
省略されている。第６図に示−１ように、入力部１１０
は抵抗体片のうらの１個に接続され、この抵抗体片はモ
ジ」−ル１１２の左側の他の抵抗体ハに相互接続されて
一緒になって低抗体Ｒ１０を構成ηると共にコンデンサ
アレイの底部プレートにＪｆ＆’される３、このコンデ
ンサアレイはコンデン＋Ｊ０１０を構成し、その容品値
はスイッチ８１〜８５によって調整することができる。

第１モジユール１１２の右側の抵抗体片は抵抗体Ｒ１１
の半分を構成し、モジュール１１３の右側の低抗体片は
低抗体Ｒ１１の他の半分を構成する。モジュール１１３
のコンデンサアレイはコンデンサＣ１１を構成し、。

モジｌ−ル１１３の右側の抵抗体片は抵抗体Ｒ１２の半
分を構成する。ｅジュール１１４の左側の抵抗体片は抵
抗体Ｒ１２の別の半分を構成し、このモジュールのコン
デンサアレイはコンデンサＣ１２を構成する。モジュー
ル１０４から差動増幅器Ａ１０の入力部への出力は左側
の低抗体片とコンデンサアレイの底部プレートとの間の
接続部から取り出される。

右側抵抗体片は回路中で接続され、この結果低抗体片と
下側の３９電体層２２との間の浮遊容量は一定になる。

しかし、その右側端部は開回路となっているので、回路
中で抵抗効果を有することはない。

第１図は、抵抗体と下側尋電層との間の寄生キャパシタ
ンスを示す第１図のフィルタの回路線図を示す。抵抗は
２個の部分に分割されて隣接するモジュールに対して割
り当てられているので、組にされたコンデンサに対する
一層良好な近似が１ｑられる。勿論厳格には抵抗体の寄
生キャパシタンスは固りではなく分布している。これら
寄生キャパシタンスは固定コンデンサＣＦに対して；）
Ｑ列に接続され、固定コンデンサ”ＣＦについて選択し
た値は抵抗体及びコンデンサ７レイに関連する寄生キャ
パシタンスついて計障した値を−７２して’Ｍ　１．１
？することができる。

この説明は切換え可能なコンデンサアレイによる制σ１
こついて述べているが、切換え可能な抵抗体アレイを用
いることができることも勿論である。

しかしながら、この場合スイッチの抵抗値を十分に小さ
くして全直列抵抗値に多少の効果も発生しないようにす
る必要がある。

第５図はコンデンサアレイ及び抵抗体アレイの特別の実
施例を示し、本例は他の多くの装置にも適用することが
できる。制御回路中の７レイがフィルタ中のアレイと同
一の場合アレイを第５図に示すように複数のセクション
に分割する必要がないため極めて有利であり、あるいは
制御回路のアレイ又はフィルタの７レイが複数のアレイ
を有する場合、すなわち制御回路中のコンデンサ及び抵
抗の値がフィルタ中のコンデンサ及び抵抗の値の１倍と
されている場合にも極めて有利である。このような場合
、位相検出器に供給される信号の周波数はフィルタのカ
ットオフ周波数よりもｍ倍大きく又は１倍だけ小さくな
る。従って、制御回路アレイ中における寄生キャパシタ
ンスの固定コンテン１ノに対する比が、フィルクアレイ
中における寄生キャパシタンスの固定コンデンサに対重
る比と同一であれば、制御回路及びフィルタ回路は共に
同一の処理中の拡散を生ずることになる。

この記載内容を把握すれば、当業賃にとって変更や変形
することができることは明らかである。

これらの変更には、集積電気フィルタ及びその素子部品
の設計や使用において既知の構成や本明細廂″Ｃ″説明
した構成に加えて又は構成に変えて用いることができる
別の構成が含まれる。

【図面の簡単な説明】

第１図は本発明によるフィルタの第１実施例の構成を示
すブロック線図、 第２図は本発明によるフィルタの第２実施例の構成を示
すブロック線図、 第３図は第２図の実施例に用いる９０”移相器の回路図
、 第４図は第１図及び第２図のフィルタ及び第３図の移相
器に用いるコンデンサアレイを示す回路図、 第５図は？Ａ５１図及び第２図のフィルタに用いる抵抗
コンデンサ７レイの構成を示す平面図、第６図は第１図
及び第２図に示すフィルタの集積状態を示す平面図、 第１図はフィルタコンデンサ及びフィルフィルタ抵抗と
ｖ板との間の寄生キャパシタンスを表示する第６図の集
積状態のフィルタの回路図である。 １００、　１１０・・・入力部　　１０１・・・位相検
出器１０２・・・分周器　　　　　　１０３・・・発振
器１０４・・・ローパスフィルタ　　１０５・・・比較
器１０７・・・アップ／ダウンカｒクンタ１０８・・・
ら回路　　　　　　　１０９・・・レジスタ１１１・・
・出力部　　　　　　１１３・・・移相器ＣＩＯ，Ｃ１
ｌ、　Ｃ１２，Ｃ２０・・・コンデンサＲＩＯ，Ｒ１１
，Ｒ１２，Ｒ２０，Ｒ２１，Ｒ２２・・・抵抗△２０・
・・年初増幅器 ＣＡ　　１．　ＣＡ　２．　ＣＡ　３．　ＣＡ　４．　
ＣＡ　５・・・コンデンザ木子 Ｓ　　１．　Ｓ　　２．　Ｓ　　３．　Ｓ　　４．　Ｓ
　　５・・・スイッチＣＦ・・・固定コンデンサ 特許出願人　　エヌ・ベー・フィリップス・フルーイラ
ンベンファブリケン

Claims (1)

1. 【特許請求の範囲】 １、少なくとも１個のフィルタ抵抗と、少なくとも１個
   のフィルタコンデンサと、これらフィルタ抵抗とフィル
   タコンデンサとの積の値を調整する制御回路とを具え、
   この制御回路が位相検出器、第１信号を位相検出器の第
   １入力部に供給する手段、第２信号を位相検出器の第２
   入力部に供給する手段、及び第１信号と第２信号とが所
   定の位相関係になるように位相検出器の出力に応じて第
   ２信号を修正する手段を具え、この修正手段が制御コン
   デンサ及び制御抵抗を含む集積電気フィルタにおいて、 前記制御コンデンサ又は制御抵抗が複数の コンデンサ素子又は抵抗素子を有し、位相検出器の出力
   がコンデンサ素子又は抵抗体素子のうちの選択された素
   子を相互接続して制御抵抗又は制御コンデンサに選択値
   を与えるように有効なものとされ、前記制御回路が制御
   抵抗又は制御コンデンサの選択値に応じてフィルタ抵抗
   又はフィルタコンデンサの値を調整する手段を有するこ
   とを特徴とする集積電気フィルタ。 ２、前記フィルタ抵抗又はフィルタコンデンサが複数の
   フィルタ抵抗素子又は複数のフィルタコンデンサ素子を
   有し、これらフィルタ抵抗素子又はフィルタコンデンサ
   素子のうち選択されたフィルタ抵抗素子又はフィルタコ
   ンデンサ素子がフィルタ抵抗又はフィルタコンデンサに
   選択値を与えるように構成したことを特徴とする特許請
   求の範囲第１項記載の集積電気フィルタ。 ３、前記第１信号が外部発生信号を有すると共に前記第
   ２信号が制御可能な発振器で発生し、周波数決定回路網
   が制御抵抗及び制御コンデンサを有することを特徴とす
   る特許請求の範囲第１項又は第２項記載の集積電気フィ
   ルタ。 ４、前記第１信号が外部発生信号を有し、この第１信号
   は位相回路網にも供給され、この位相回路網の出力部に
   おいて前記第２信号が発生し、この位相回路網が制御抵
   抗及び制御コンデンサを含むことを特徴とする特許請求
   の範囲第１項又は第２項記載の集積電気フィルタ。 ５、前記修正手段が、前記第１信号又はそのサブ倍数で
   記録されるアップ／ダウンカウンタを有し、このアップ
   ／ダウンカウンタのカウント方向が前記位相検出器の出
   力によって制御され、このカウンタの状態が前記コンデ
   ンサ素子又は抵抗素子を選択するように有効なものとさ
   れていることを特徴とする特許請求の範囲第１項から前
   記までのいずれか１に記載の集積電気フィルタ。 ６、前記カウンタの状態がレジスタに記憶され、このレ
   ジスタの出力が前記フィルタコンデンサ素子又はフィル
   タ抵抗素子を選択するのに有効なものとされていること
   を特徴とする特許請求の範囲第５項記載の集積電気フィ
   ルタ。 ７、前記アップ／ダウンカウンタの出力が、交互カウン
   タクロックサイクルだけでレジスタに読込まれるように
   構成したことを特徴とする特許請求の範囲第６項記載の
   集積電気フィルタ。 ８、前記フィルタ抵抗及びフィルタコンデンサが、前記
   制御抵抗及び制御コンデンサと同一形態で構成されてい
   ることを特徴とする特許請求の範囲第１項から前項まで
   のいずれか１に記載の集積電気フィルタ。 ９、前記制御コンデンサ及びフィルタコンデンサが、固
   定コンデンサ及びバイナリに重み付けされた複数の関連
   コンデンサを有し、これら関連コンデンサの各々が固定
   コンデンサに並列に選択的に切換え可能にされているこ
   とを特徴とする特許請求の範囲第８項記載の集積電気フ
   ィルタ。 １０、前記制御抵抗及び制御コンデサが、下側に連続し
   て延在する導体層上に形成され、制御コンデサと導体層
   との間の寄生キャパシタンスが前記固定コンデサに並列
   に接続されていることを特徴とする特許請求の範囲第９
   項記載の集積電気フィルタ。 １１、制御抵抗と導体層との間の寄生キャパシタンスが
   固定コンデンサに並列に接続されていることを特徴とす
   る特許請求の範囲第１０項記載の集積電気フィルタ。 １２、フィルタが１又はそれ以上の抵抗−コンデンサ結
   合体に分割され、各抵抗−コンデンサ結合体が個別の連
   続する導体層上に形成され、コンデンサと導体層との間
   の寄生キャパシタンスが固定コンデンサに並列に接続さ
   れ、各導体層が基準電位又は作動増幅器の出力部のいず
   れかに接続されていることを特徴とする特許請求の範囲
   第９項記載の集積電気フィルタ。 １３、抵抗体と導体層との間の寄生キャパシタンスが固
   定コンデンサに並列に接続されていることを特徴とする
   特許請求の範囲第１２項記載の集積電気フィルタ。 １４、前記コンデンサが誘電体によって分離されている
   第１及び第２の導電層によって形成され、前記抵抗体が
   第２導電層の個別の領域を有し、第１導電層は別の誘電
   体層によって下側に延在する導体層から分離され、第２
   導電層の固定コンデンサの電極プレートを形成する部分
   が前記導体層に接続され、第２導電層の前記関連する複
   数のコンデンサの電極プレートを形成する部分が選択的
   に作動可能な選択スイッチによって下側導体層に接続さ
   れ、第２導電層の抵抗体を構成する部分が第１導電層に
   接続されていることを特徴とする特許請求の範囲第１０
   項から第１３項のいずれか１に記載の集積電気フィルタ
   。 １５、一連の抵抗体及び並列なコンデンサを有する抵抗
   −コンデンサのラダー回路網を有し、前記抵抗−コンデ
   ンサ結合体が、２個の順次の直列抵抗体の半分が、それ
   らの接続部が接続されているコンデンサと共に形成され
   るように構成したことを特徴とする特許請求の範囲第１
   ０項から第１４項のいずれか１に記載の集積電気フィル
   タ。