JPH04148562A - 集積回路 - Google Patents

集積回路

Info

Publication number
JPH04148562A
JPH04148562A JP2274174A JP27417490A JPH04148562A JP H04148562 A JPH04148562 A JP H04148562A JP 2274174 A JP2274174 A JP 2274174A JP 27417490 A JP27417490 A JP 27417490A JP H04148562 A JPH04148562 A JP H04148562A
Authority
JP
Japan
Prior art keywords
analog
circuit
digital
integrated circuit
change
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2274174A
Other languages
English (en)
Inventor
Norimitsu Sako
迫 則光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP2274174A priority Critical patent/JPH04148562A/ja
Priority to US07/773,220 priority patent/US5298806A/en
Priority to EP91117295A priority patent/EP0480423A1/en
Priority to CA002053322A priority patent/CA2053322C/en
Priority to KR1019910017992A priority patent/KR920009079A/ko
Publication of JPH04148562A publication Critical patent/JPH04148562A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/001Digital control of analog signals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G1/00Details of arrangements for controlling amplification
    • H03G1/0005Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Analogue/Digital Conversion (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Filters And Equalizers (AREA)
  • Networks Using Active Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】
本発明は、内部に定義された回路やデータに従って機能
する論理ゲートブロックを有する集積回路、又は、マス
タースライスにアプリケーションに応じて配線を施すゲ
ートアレイに係り、特に、アナログ・デジタル複合電子
回路の設計能率を向上させた集積回路に関する。
【従来の技術】
従来、ユーザが手元において任意の論理回路を実現可能
に構成された集積回路であるプログラマブル論理素子と
呼ばれる半導体集積回路(以後、P L D (oro
aranr<able toQic device )
と呼ぶ)が広く使われており、様々な種類のPLDがユ
ーザに提供されている。 このようなPLD内部の応用は各記憶素子や各論理素子
を、選択して接続し、論理回路をプログラムするなめに
用いられている手段(素子)としては、N−MOSトラ
ンジスタやP−MOSトランジスタがスイッチング素子
として用いられている。以後、このような選択して接続
し、論理回路をプログラムする手段を、S/S素子と呼
ぶ。 電子機器の集積回路化は、電子機器全体の大きさを小型
化することができるだけでなく、電子機器の信頼性の向
上や消費電力の低減等多くの利点を有している。従って
、多くのユーザは、このようなPLDを活用することに
より、集積回路の回路設計を容易化しながら、電子機器
の集積回路化を図っている。これに従って、様々な電子
機器の電子回路をターゲットとして様々な種類のPLD
が開発され提供されている。 一方、近年のデジタル信号処理技術の発達により、従来
アナログ回路技術により構成されていた電子回路がデジ
タル回路技術を用いた電子回路装置に置換えられている
。 近年、デジタル回路技術は、論理素子の実装密度の向上
や信号処理速度の向上という点で非常な進歩を遂げてい
る。これに件って、従来アナログ回路技術を用いていた
電子回路や電子回路装置がデジタル回路技術により構成
されるようになり、このような電子回路や電子回路装置
の小型化や消費電力の低減だけでなく、使用されている
電子回路部品の削減や訂正箇所(トリマ等)の減少によ
り製造能率の向上や電子回路全体の信頼性の向上を図る
ことができている。 更に、このようにアナログ回路がデジタル化されたデジ
タル回路と、このデジタル回路と共に構成される関連す
るアナログ回路とを同一の集積回路上に構成することが
、集積回路の微細化技術の進歩によって現実的となって
きている。このようなアナログ・デジタル複合電子回路
の集積回路の実現方法として次のような構成方法が提案
されている。 ■論理回路(デジタル回路)、メモリ、アナログ回路を
、それぞれマクロセルとして構成し、このマクロセルを
ワンチップに集積した集積回路(ビルディング・ブロッ
ク型スタンダードセル)。 ■論理回路(デジタル回路)、メモリ、アナログ回路を
、それぞれ独立して集積回路チップに構成し、この複数
の集積回路チップをポリイミドのパターン上やプログラ
マブルな配線を持つシリコン基板上に実装した集積回路
(マルチチップ・モジュール)。 ■論理回路(デジタル回路)、メモリ、アナログ回路に
よるシステムを、ウェハ全面に集積した集IF回路(ウ
ェハスケール・インテグレーション)6
【発明が達成しようとする課題】
しかしながら、以上述べたアナログ・デジタル複合電子
回路をワンチップに集積した集積回路は、このような集
積回路の開発に膨大な時間がかかるという問題や、膨大
な開発費がかかってしまうという問題等がある。 アナログ信号は連続的に変化する値(電圧や電流)自体
に意味がある信号であるので、このアナログ信号の制御
にあたっては、単なるオン・オフ制御のビット数よりは
るかに多いビット数のデジタル信号が必要となる。従っ
て、アナログ・デジタル複合電子回路をワンチップとし
た集積回路においては、アナログ信号を制御するデジタ
ル信号の多量の配線の本数という問題がある。 本発明は、前記従来の問題点を解決するべくなされたも
ので、内部に定義された回路やデータに従って機能する
論理ゲートブロックを有する集積回路において、アナロ
グ・デジタル複合電子回路をフンチップに構成すること
を可能とし、アナログ回路やデジタル回路のそれぞれあ
るいは相互の、機能や構成や配線の定義及び変更を容易
化し、これにより、開発期間や開発費を削減すると共に
、信頼性向上や消費電力低減、又、小型化や高性能化を
図ることのできる集積回路を提供することを第1の課題
とする。 又、本発明は、内部に定義された回路やデータに従って
機能する論理ゲートブロックを有する集積回路に°おい
て、前記第1の課題に加え、該集積回路内部における配
線(信号線)の本数を削減し、このような集積回路を用
いた電子回路の集積度及び設計の能率の向上を図り、開
発期間と開発費とを削減することのできる集積回路を提
供することを第2の課題とする。
【課題を達成するための手段】
本発明は、内部に定義された回路やデータに従って機能
する論理ゲートブロックを有する集積回路において、ア
ナログ信号を処理するアナログ回路と、該アナログ回路
の回路パラメータを変更することのできる受動的電子素
子アレーと、デジタル信号によりアナログ信号をスイッ
チングし、前記アナログ回路及び受動的電子素子アレー
の#続構成の定義・変更、あるいは、前記受動的電子素
子アレーにより回路パラメータを可変することのできる
アナログスイッチ素子と、を備え、回路構成及び回路特
性を定義・変更することのできるアナログ回路と、該定
義・変更の制御を行ない、論理を定義・変更することの
できるデジタル回路とを、一つのパッケージ内で実現す
ることのできる集積回路により、前記第1の課題を達成
するものである。 又、本発明は、前記アナログスイッチ素子が、該アナロ
グスイッチ素子に対応して備えられたデジタルメモリ素
子の記憶データに従ってアナログ信号をスイッチングす
ることにより、前記第1の課題を達成するものである。 又、本発明は、複数の前記各アナログスイッチ素子に対
応して備えられた複数の前記デジタルメモリ素子の該デ
ジタルメモリ素子数に対応したビットデータを、シリア
ルに書込むことにより、前記第2の課題を達成したもの
である。 又−本発明は、mxn個の前記各アナログスイッチ素子
に対応して備えられたmxn個の前記デジタルメモリ素
子が、ワード数1でワードあたりのビット数がnである
メモリとすることにより、前記第2の課題を達成したも
のである。 又、本発明は、複数のトランジスタからなる基本セルを
配列したマスタースライスに、アプリケーションに応じ
て配線を施すゲートアレイにおいて、アナログ信号を処
理するアナログ回路と、該アナログ回路の回路パラメー
タを変更することのできる受動的電子素子アレーと、デ
ジタル信号によりアナログ信号をスイッチングし、前記
アナログ回路及び受動的電子素子アレーの接続構成の定
義・変更、あるいは、前記受動的電子素子アレーにより
回路パラメータを可変することのできるアナログスイッ
チ素子と、を備え、回路構成及び回路特性を定義・変更
することのできるアナログ回路と、該定義・変更の制御
を行い、論理を定義・変更することのできるデジタル回
路とを、一つのパッケージ内で実現することにより、前
記第1の課題を達成するものである。 又、本発明は、前記アナログスイッチ素子が、該アナロ
グスイッチ素子に対応して備えられたデジタルメモリ素
子の記憶データ従ってアナログ信号をスイッチングする
ことにより、前記第1の課題を達成するものである。 又、本発明は、前記アナログ回路を、前記マスタースラ
イスの1個以上の基本セルによって構成することにより
、前記第1の課題を達成するものである。 又、本発明は、前記デジタルメモリ素子を前記マスター
スライスの複数の基本セルによって構成することにより
、前記第1の課題を達成するものである。 又、本発明は、複数の前記各アナログスイッチ素子に対
応して備えられた複数の前記デジタルメモリ素子の該デ
ジタルメモリ素子数に対応したビットデータを、シリア
ルに書込むことにより、前記第2の課題を達成したもの
である。 又、本発明は、IIXn個の前記各アナログスイッチ素
子に対応して伺えられたmxn個の前記デジタルメモリ
素子が、ワード数1でワードあたりのビット数がnであ
るメモリであることにより、前記第2の課題を達成した
ものである。
【作用】
本発明では、内部に定義された回路やデータに従って機
能する論理ゲートブロックを有する集積回路において、
即ち、従来PLD等と呼ばれた集積回路において、アナ
ログ信号を処理するアナログ回路をも備えるようにし、
このアナログ回路の構成や回路パラメータが、この集積
回路内部に定義された回路やデータに従って変更できる
ようにしている。 又、本発明では、論理ゲートブロックを構成する基本セ
ルを配列したマスタースライス方式集積口路において、
即ち、従来ゲートアレイ等と呼ばれた集積回路において
、アナログ信号を処理するアナログ回路をも備えるよう
にし、このアナログ回路の構成や回路パラメータが、こ
の集積回路内部に定義された回路やデータに従って変更
できるようにしている。 又、本発明では、アナログ回路によって構成されている
アナログ回路部分の構成や機能や特性を変更するための
配線接続の変更を、デジタル信号によりアナログ信号を
スイッチングすることのできるアナログスイッチを用い
容易に変更できるようにしている。 従って、アナログ回路、例えば、アナログ増幅器や、抵
抗アレー(以降、Rアレーと呼ぶ)やキャパシタンス容
量アレー(以降、Cアレーと呼ぶ)やインダクタンス容
量アレー(以降、Lアレーと呼ぶ)等の受動的電子素子
アレーの接続構成の定義・変更を極めて容易に行うこと
ができ、る。 更に、これらの受動的電子素子アレーのタップをアナロ
グスイッチ素子により切換えることにより、アナログ回
路の特性を可変することができる。 このような本発明の集積回路によれば、論理回路(デジ
タル回路)だけでなく、アナログ回路においても、回路
の構成や機能や特性を容易に定義・変更することができ
る。従って、アナログ・デジタル複合電子回路の開発期
間と開発費を削減することができる。 又、このような本発明の集積回路によれば、アナログ信
号をも扱う電子回路装置全体の小型化や高性能化を図る
ことができるだけでなく、信頼性向上や消費電力の低減
をも図ることができる。 更に、本発明の集積回路のアナログスイッチ素子におい
て、このアナログスイッチ素子のオン・オフ制御を、該
アナログスイッチ素子に対応して備えられたデジタルメ
モリ素子の記憶データに従って行うようにしている。 アナログ信号が伝達されている配線に接近しているデジ
タル信号が伝達される配線に、デジタル信号のオン・オ
フ信号が流れた場合には、このアナログ信号にデジタル
信号による誘導ノイズが重畳されてしまうという問題が
ある。 本発明においては、このようなノイズの問題を減少させ
るために、アナログ信号線の切替のために対応して配置
されるアナログスイッチ素子へのデジタル信号のオン・
オフの切替の頻度を低減あるいは無くすなめに、該アナ
ログスイッチ素子に対応してデジタルメモリ素子を配置
し、このデジタルメモリ素子の記憶データに従って該ア
ナログスイッチ素子のスイッチングを行うようにしてい
る。 このようなアナログスイッチ素子がアナログ回路の構成
、例えば、アナログ増幅器や受動的電子素子アレー等の
間の接続構成を定義するものである場合には、この定義
はこのアナログ回路の使用前に行われるものであり5通
常はこのアナログ回路の使用時に変更しないようにする
ことも可能である。従って、アナログ回路の使用時に該
アナログ回路の機能や構成等を再定義(変更)しない場
合には、アナログ信号に対するデジタル信号による誘導
ノイズを低減することができる。 又、このようにしてアナログスイッチ素子の切替のデジ
タル信号のオン・オフの頻度を低減した場合には、この
デジタル信号に関するデジタル処理を低減することも可
能である。更に、例えば、集積回路を電子回路ボード上
に実装する時に、アナログスイッチ素子及びデジタルメ
モリ素子によるアナログ回路の構成や機能や特性を定義
する場合には、即ち、この集積回路の使用前にアナログ
回路のこのよ、うな定義のためのデジタルメモリ素子へ
のデータ書込をする場合には、この集積回路や電子回路
ボード上にこの定義のためのユーザが作成する回路は全
く不要となる。 又、発明者は、アナログ回路部分の設計に際しては、ダ
イナミックレンジやフィルタ特性やオフセット電圧補正
等微妙な調整が多いことに着目している。 例えば、このようなアナログ回路部分の1箇所の微妙な
調整のために32ビツトのデジタル信号を設ける必要が
ある場合があり、更にアナログ増幅器でRアレーとCア
レーとを用いた特性を可変することのできるローパスフ
ィルタにおいては、増幅率を可変する抵抗値、オフセッ
ト電圧補正のための抵抗値、キャパシタ値、フィルタ段
数あるいはフィルタ特性等を調整しなければならず、非
常に多くのデジタル信号を必要とする。 発明者は、このようなデジタル信号が多くなるという問
題を解決するために、定義・変更の頻度の低いあるいは
定義・変更に高速性の要求されない、例えば、アナログ
回路の初期定義時のみに用いられるアナログスイッチ素
子を制御するデジタル信号は、これらアナログスイッチ
素子に対応して備えられた複数のデジタルメモリ素子か
ら出力すると共に、この複数のデジタルメモリ素子のビ
ットデータをシリアルに書込むようにしている。 従って、このようなアナログスイッチ素子の制御のため
の各デジタルメモリ素子へのデジタル信号の信号線の本
数を非常に減少させる゛ことができ、集積回路の集積度
の向上を図ることができる。又、これにより、デジタル
信号のアナログ信号へのノイズの影響を低減することも
できる。 又、例えば、キャパシタンス容量値等をアナログスイッ
チ素子により補正することにより特性を可変することの
できるローパスフィルタ等を多段数用いた場合には、こ
れら多段のローパスフィルタのためのアナログスイッチ
素子は、更に多く用いなければならない。 このような場合には、発明者は、+ixn個配列された
デジタルメモリ素子、即ち、1ワード当たりmビットで
nワードのSRAM (static rand。 n access memory )やE E P R
OM (electricaIy erasable 
and prograllmable read on
ly ne+gory〉等を用いることにより、これら
nxn個のアナログスイッチ素子のビットデータの書込
更新を、少ないデジタル信号線のみにより効率良く行う
ことができることを見出だしている。 例えば、32ビツトXIO@のアナログスイッチ素子の
オン・オフ制御のための信号線は従来320本用いられ
ていたが、前述のようにSRAM等を用いることにより
、例えば、デジタルデータ+*8本とアドレス[6本の
合計14本の該SRAM等への信号線のみで該アナログ
スイッチ素子の1IIn、即ち、このSRAM等へのデ
ータの書込みを行うことが可能である。即ち、この例の
場合、集積回路内部におけるデジタル信号のための配線
の本数を1/20以上減らすことができる。
【実施例] 以下、図を用いて本発明の実施例を詳細に説明する。 第1図は、本発明の第1実施例のブロック図である。 この第1図において、集積回路1は増幅率可変増幅器1
0と、−この増幅率可変増幅器10のスイッチング操作
104等を行う論理ゲートブロック50とにより構成さ
れている。 又、この増幅率可変増幅器10は、アナログ増幅器60
と、Rアレー30と、アナログスイッチ40とにより構
成されている。 この集積回路1の外部からのアナログ信号は、アナログ
信号入力端子AINから入力され、増幅率可変増幅器1
0へ入力される。この増幅率可変増幅器10から出力さ
れるアナログ信号は、アナログ信号出力端子AOUTか
ら集積回路1外部へと出力される。又、論理ゲートブロ
ック50の集積回路1の外部とのデジタル信号の入出力
は、デジタル信号入出力端子DI/Doにより行われる
。 このような本発明の第1実施例によれば、スイッチング
操作104とアナログスイッチ4oとRアレー30とに
より、アナログ増幅器6oの増幅率を容易に変更するこ
とができる。又、この増幅率を可変する論理回路を、論
理ゲートブロック50内部の回路やデータを定義するこ
とにより容易に定義・変更することができる。 第2図は、前記本発明の第1実施例の増幅率可変増幅器
10の一例の回路図である。 この第2図において、アナログ増幅器6oの帰還抵抗値
は、アナログスイッチ40により切換えられるRアレー
30の抵抗値により決定される。 従って、この第2図の増幅率可変増幅器10の一例にお
いては、アナログ増幅器60の増幅率は、抵抗R1との
比率により、Rアレー30をアナログスイッチ40で切
換えることにより可変することができる。 なお、この第2図において、符号AIN及びAOUTは
、前述の第1図の同符号のものと同一のものである。 第3図は、前述の本発明の第1実施例の増幅率可変増幅
器10の変形例の回路図である。 この第3図において、符号AIN及びAOUTは、前述
の第1図の同符号のものと同一のものである。又、符号
VDDは電源線であり、符号GNDはグランド線である
。 この第3図において、アナログ増幅器60は、比較器と
して構成されている。即ち、このアナログ増幅器60の
一人力にはアナログスイッチ40により切換えられるR
アレー30の電源電圧の分圧が入力されており、このア
ナログ増幅器60の一人力(マイナス入力)に入力され
ている電圧と、アナログ信号入力端子AINから入力さ
れこのアナログ増幅器60の十人力(プラス入力)に入
力されている電圧とが比較され、アナログ信号出力端子
AOUTに出力される。 この第3図の増幅率可変増幅器10の変形例によれば、
比較値を可変可能とした比較器を実現することができる
。 以上説明したように本発明の第1実施例によれば、増幅
率可変増幅器10の増幅率を容易に可変することができ
ると共に、この増幅率可変増幅器10の増@率を調節す
るためのスイッチング操作104等を行う論理ゲートブ
ロック50の論理回路をも容易に定義・変更することが
できる。従って、このような集積回路においては、所望
のアナログ増幅器を容易に得ることができる。 第4図は、本発明の第2実施例のブロック図である。 この第4図において、符号40.50.60、AIN、
AOUT、DI/Doは、前述の第1図の同符号のもの
と同一のものである。 この第4図において、特性可変ローパスフィルタ12は
、アナログスイッチ40と、CRネットワークアレー3
2と、アナログ増幅器60とにより構成されている。ス
、このCRネットワークアレー32は、アナログスイッ
チ40により切替られる複数のCアレーとRアレーとか
らなる。 この特性可変ローパスフィルタ12においては、カット
オフ周波数及び増幅率を、スイッチング操作108によ
り、論理ゲートブロック50が変更することができる。 従って、このような集積回路においては、所望のローパ
スフィルタを容易に得ることができる。 第5図は、前述の本発明の第2実施例の特性可変ローパ
スフィルタ12の一例の回路図である。 この第5図において、符号AIN、AOUTは、前述の
第4図の同符号のものと同一のものである。 この第5図において、アナログ増幅器60は、抵抗R2
、R3と、キャパシタンス容量C1と、アナログスイッ
チ40の切換えでキャパシタンス容量値が可変されるC
アレー34とにより、アクティブローパスフィルタが構
成されている。 このローパスフィルタのカットオフ周波数は、アナログ
スイッチ40を切換えることにより変更することができ
る。なお、この第5図のアナログスイッチ40は、前述
の第4図のアナログスイッチ40のように、論理ゲート
ブロックによりスイッチング操作を行うことができる。 以上説明したように、本発明の第2実施例によれば、所
望のローパスフィルタを容易に得ることができると共に
、このローパスフィルタのカットオフ周波数を可変する
こともできる。 第6図は、本発明の第3実施例のブロック図である。 この第6図の符号Aと符号Bとの間において、ローパス
フィルタ12とバイパスフィルタ14とは、論理ゲート
ブロックにより*J#されているアナログスイッチ素子
40a〜40eにより接続関係が変更できるようになっ
ている。 即ち、符号Aと符号Bとの間において、ローパスフィル
タ12のみを接続することや、バイパスフィルタ14の
みを接続することや、ローパスフィルタ12とバイパス
フィルタ14とを直列に接続することも、これらローパ
スフィルタ12とバイパスフィルタ14とをいずれも非
接続とすることも、選択して決定することができる。 従って、この本発明の第3実施例によれば、ローパスフ
ィルタやバイパスフィルタ等のアナログ回路の接続関係
を変更することができる0例えば、この本発明の第3実
施例を複数直列に#続しな場合には、フィルタの構成段
数を変更して、フィルタのカットオフ特性を可変にする
ことが可能である。 第7図は、本発明の第4実施例のブロック図である。 この第7図において、符号5o、60.AIN、AOU
T、D I/Doは、前述の第4図の同符号のものと同
一のものである。 この第7図の集積回路1の特性可変ローパスフィルタ1
2のCRネットワークアレー32は、Cアレー又はRア
レーが合計4個用いられて構成されている。これらのC
アレー又はRアレーは、それぞれ32ビツトのデジタル
信号により抵抗値又はキャパシタンス容jl値を、アナ
ログ回路・/チ40により幅広く可変できるものである
。従って、これらRアレーやCアレーの抵抗値やキャパ
シタンス容量値を可変するために、アナログスイッチ4
0のアナログスイッチ素子及びアナログ制御データメモ
リ70のメモリ素子は、それぞれ、合計32X4=12
8個用いられている。 このように、この本発明の第4実施例においては、論理
ゲートブロック50は、非常に多くのビット数のデータ
を、アナログ制御データメモリ70へ設定書込みしなけ
ればならない。 しかしながら、この本発明の第4実施例においては、論
理ゲートブロック50からアナログ制御データメモリ7
0へのビットデータの設定書込みをシリアルに行ってい
る。従って、この論理ゲートブロック50とアナログ制
御データメモリ70との間の配線数は非常に少なくなっ
ている。 従って、本発明の第4実施例によれば、きめ細かにカッ
トオフ周波数や増幅率等の特性を調整できると共に、こ
の調整のための論理ゲートブロック50とアナログ制御
データメモリ70との間の配線の本数は少なく抑えるこ
とができ、集積回路の集積度の向上を図ることができる
。 第8図は、本発明の第5実施例のブロック図である。 この第8図において、符号50.60、AIN、AOU
T、D I/Doは、前述の第4図の同符号のものと同
一のものである。 この第8図の集積回路1においては、アナログ信号入力
端子AINとアナログ信号出力端子AOUTとの間にお
いて、順に、特性可変ローパスフィルタ12と特性可変
バイパスフィルタ14とが直列に接続されている。これ
ら特性可変ローパスフィルタ12と特性可変バイパスフ
ィルタ14とにおいては、CRネットワークアレー32
により、Rアレー又はCアレーが合計n個用いられてい
る。 又、これらRアレー又はCアレーのそれぞれは、32ビ
ツトのデジタル信号により抵抗値又はキャパシタンス容
量値が可変されるものである。従って、これらRアレー
又はCアレーに対応して配置されているアナログスイッ
チ40のアナログスイッチ素子及びアナログ制御データ
メモリ70のメモリ素子は、それぞれ合計32×n個用
いられている。 従って、本発明の第5実施例においては、論理ゲートブ
ロック50からアナログ制御データメモリ70の各メモ
リ素子へのデジタルデータの書込みを行うビット数は非
常に多くなっている。 しかしながら、この本発明の第5実施例によれば、アド
レスデータ116及び8ビツトパラレルデータ118と
により、論理ゲートブロック5゜とアナログ制御データ
メモリ7oとの間の配線の本数を非常に少なくすること
ができる。 以上述べたように本発明の第4実施例及び第5実施例に
よれば、論理ゲートブロック5oとアナログ制御データ
メモリ70との間の配線の本数を減少できるだけでなく
、各Rアレー及びCアレーが32ビlyトの多ビットの
デジタルデータにより抵抗値又はキャパシタンス容量値
を幅広く可変することができる。従って、ダイナミック
レンジやフィルタ特性(力γトオフ周波数やカットオフ
特性)やオフセット電圧補正等、幅広いカット・and
・トライの調整が残ることが多いアナログ回路にあって
も、能率良く設計を行うことができ、開発期間と開発費
を大きく削減することができる。 第9図は、本発明の第6実施例のブロック図である。 コノ第9図におイテ、符号AIN、AOUT、DI/D
oは、前述の第1図の同符号のものと同一のものである
。 この第9図の集積回路1において、増幅率可変増幅器1
0は、前述の本発明の第1実施例の増幅率可変増幅器1
0である。又、この第9図の特性可変ローパスフィルタ
12は、前述の本発明の第4実施例の特性可変ローパス
フィルタ12である。 又、A/D変換器62は、アナログ信号をA/Dデータ
136に変換するA/D変換器である。 又、D/A変換器64は、D/Aデータ138をアナロ
グ信号に変換するD/A変換器である。 この第9図の集積回路1において、アナログ信号入力端
子AINから入力されたアナログ信号は、増幅率可変増
幅器10により所定の信号レベルのアナログ信号とされ
た後、特性可変ローパスフィルタ12に入力される。 この特性可変ローパスフィルタ12は、スイッチング操
作134によるA/D変換器62のサンブリング周波数
の変更等に従って、カットオフ周波数やカットオフ特性
をアナログ制御データ設定132により定義・変更する
。 特性可変ローパスフィルタ12から出力されたアナログ
信号は、A/D変換器62によりデジタルデータである
A/Dデータ136に変換され、論理ゲートブロック5
0内部のデジタルフィルタ部50aに入力される。 このデジタルフィルタ50aは、デジタルデータの加算
や乗算や所定時間の遅延等により、所望の伝達関数のフ
ィルタを実現するものである。このデジタルフィルタ部
50aから出力されたD/Aデータ138は、D/A変
換器64によりアナログ信号に変換された後、増幅率可
変増幅器10により所定の信号レベルのアナログ信号と
した後、アナログ信号出力端子AOUTから出力される
。 前述のスイッチング操作130.134.140及びア
ナログ制御データ設定132を行う論理ゲートブロック
50は、ユーザが任意の論理回路をプログラム可能な機
能を有するものである。又、この論理ゲートブロック5
0は、デジタル信号入出力端子DI/Doによる集積回
路1の外部とのデジタル信号の入出力を行いながら、こ
れらの処理を行う。 なお、この第9図に示される増幅率可変増幅器10や特
性可変ローパスフィルタ12やデジタルフィルタ部50
a J??A/D変換器62やD/A変換器64等の本
発明の第6実施例の構成は、前述の第6図の本発明の第
3実施例の如く、アナログスイッチ素子408でプログ
ラムして構成したものである。 しかしながら、このような構成の定義を、これら増幅率
可変増幅器10や特性可変ローパスフィルタ12やデジ
タルフィルタ部50aやA/D変換器62やD/A変換
器64等と共に、CアレーやRアレーが基本セルとして
登録されたセルライブラリを用い、集積回路レイアウト
設計時に定義してもよい。 このような全体構成の定義を集積回路レイアウト設計時
に行うことにより、アナログ信号経路上のアナログスイ
ッチ素子の数を減少することができ、S/N比の向上を
図ることができる。なお、この場合にも、細かい構成の
定義はアナログスイッチ素子により定義・変更できるよ
うにすれば、設計能率の向上を図ることができるだけで
なく、設計後の構成の定義・変更も可能とすることがで
きる。 以上説明したように本発明の第6実施例によれば、各フ
ィルタ処理等の要求処理速度や処理内容に従って、アナ
ログ電子回路でもデジタル電子回路でも、各フィルタ処
理等毎にワンチップの集積回路内部で選択して構成する
ことができ、又、この構成や特性や論理回路を容易にプ
ログラム(定義・変更)することを可能とし、開発期間
や開発費を低減しながら高性能のアナログ・デジタル複
合電子回路を設計することができる。 従って、この本発明の第6実施例によれば、画質の改善
を行うビデオ信号処理装置にあってもワンチップの集積
回路で構成することが可能である。 このようなビデオ信号処理装置の設計時にあっては、設
計が完成されていない暫定設計回路部分を含めて、装置
全体を速い時期に実際に稼働させ、順次試行B誤的に設
計を進めていくことが可能であり、実際に画像を表示し
て画像品質や戯答性等を確認しながら回路仕様を決定し
ていくことができ、設計作業を能率的に短期間に行うこ
とができる。 【発明の効果】 以上説明した通り、本発明によれば、アナログ・デジタ
ル複合電子回路の設計に際し、個々のアナログ回路やデ
ジタル回路のそれぞれあるいは相互の構成や機能や特性
の変更を容易に行うことができ、開発期間や開発費を削
減することができると共に、用いられる電子回路部品の
減少等により@照性の向上や消費電力の低減等を図るこ
とができ、更に小型化や高性能化を図ることができると
いう優れた効果を得ることができる。又、デジタル信号
によりアナログ信号をスイッチングし、アナログ回路及
び受動的電子素子アレーの接続構成の定義・変更等を行
うアナログスイッチ素子に対応して、該アナログスイッ
チ素子のスイッチング状態を決定するためにデジタルメ
モリ素子を備えた場合には、アナログ信号に対するデジ
タル信号によるノイズ低減という効果を得ることができ
る。 又、このデジタルメモリ素子へのビットデータの書込み
を、シリアルに、あるいは所定のビット数のワード単位
に行うようにした場合には、複数のアナログスイッチ素
子と複数のデジタルメモリ素子に対するデジタル回路か
らの信号線の本数を減少することができ、集積回路の集
積度を向上させることができるという優れた効果を有す
る。
【図面の簡単な説明】
第1図は、本発明の第1実施例のブロック図、第2図は
、前記本発明の第1実施例の増幅率可変増幅器の一例の
回路図、 第3図は、前記本発明の第1実施例の増幅率可変増幅器
の変形例の回路図、 第4図は、本発明の第2実施例のブロック図、第5図は
、前記本発明の第2実施例の特性可変ローパスフィルタ
の一例の回路図、 第6図は、本発明の第3実施例のブロック図、第7図は
、本発明の第4実施例のブロック図、第8図は、本発明
の第5実施例のブロック図、第9図は、本発明の第6実
施例のブロック図である。 1・・・集積回路、    10・・・増幅率可変増幅
器、12・・・特性可変ローパスフィルタ、14・・・
特性可変バイパスフィルタ、30・・・Rアレー 32・・・CRネットワークアレー 34・・・Cアレー 40・・・アナログスイッチ、 408〜40e・・・アナログスイッチ素子、44・・
・アナログ制御データメモリ、50・・・論理ゲートブ
ロック、 50a・・・デジタルフィルタ部、 60・・・アナログ増@器、 62・・・A/D変換器、 64・・・D/A変換器、 70・・・アナログ制御データメモリ、104.108
.130.134.140・・・スイッチング操作、 116・・・アドレスデータ、 118・・・8ビツトパラレルデータ、132・・・ア
ナログ制御データ設定、136・・・A/Dデータ、 138・・・D/A・・・データ AIN・・・アナログ信号入力端子、 AOUT・・・アナログ信号出力端子、DI/Do・・
・デジタル入出力端子。

Claims (10)

    【特許請求の範囲】
  1. (1)内部に定義された回路やデータに従って機能する
    論理ゲートブロックを有する集積回路において、 アナログ信号を処理するアナログ回路と、 該アナログ回路の回路パラメータを変更することのでき
    る受動的電子素子アレーと、 デジタル信号によりアナログ信号をスイッチングし、前
    記アナログ回路及び受動的電子素子アレーの接続構成の
    定義・変更、あるいは、前記受動的電子素子アレーによ
    り回路パラメータを可変することのできるアナログスイ
    ッチ素子と、 を備え、回路構成及び回路特性を定義・変更することの
    できるアナログ回路と、該定義・変更の制御を行ない、
    論理を定義・変更することのできるデジタル回路とを、
    一つのパッケージ内で実現することのできる集積回路。
  2. (2)請求項1において、 前記アナログスイッチ素子が、該アナログスイッチ素子
    に対応して備えられたデジタルメモリ素子の記憶データ
    に従ってアナログ信号をスイッチングすることを特徴と
    する集積回路。
  3. (3)請求項2において、 複数の前記各アナログスイッチ素子に対応して備えられ
    た複数の前記デジタルメモリ素子の該デジタルメモリ素
    子数に対応したビットデータを、シリアルに書込むこと
    を特徴とする集積回路。
  4. (4)請求項2において、 m×n個の前記各アナログスイッチ素子に対応して備え
    られたm×n個の前記デジタルメモリ素子が、ワード数
    mでワードあたりのビット数がnであるメモリであるこ
    とを特徴とする集積回路。
  5. (5)複数のトランジスタからなる基本セルを配列した
    マスタースライスに、アプリケーションに応じて配線を
    施すゲートアレイにおいて、 アナログ信号を処理するアナログ回路と、 該アナログ回路の回路パラメータを変更することのでき
    る受動的電子素子アレーと、 デジタル信号によりアナログ信号をスイッチングし、前
    記アナログ回路及び受動的電子素子アレーの接続構成の
    定義・変更、あるいは、前記受動的電子素子アレーによ
    り回路パラメータを可変することのできるアナログスイ
    ッチ素子と、 を備え、回路構成及び回路特性を定義・変更することの
    できるアナログ回路と、該定義・変更の制御を行い、論
    理を定義・変更することのできるデジタル回路とを、一
    つのパッケージ内で実現することのできる集積回路。
  6. (6)請求項5において、 前記アナログスイッチ素子が、該アナログスイッチ素子
    に対応して備えられたデジタルメモリ素子の記憶データ
    従ってアナログ信号をスイッチングすることを特徴とす
    る集積回路。
  7. (7)請求項5にいて、 前記アナログ回路を、前記マスタースライスの1個以上
    の基本セルによって構成することを特徴とする集積回路
  8. (8)請求項6において、 前記デジタルメモリ素子を前記マスタースライスの複数
    の基本セルによって構成することを特徴とする集積回路
  9. (9)請求項6において、 複数の前記各アナログスイッチ素子に対応して備えられ
    た複数の前記デジタルメモリ素子の該デジタルメモリ素
    子数に対応したビットデータを、シリアルに書込むこと
    を特徴とする集積回路。
  10. (10)請求項6において、 m×n個の前記各アナログスイッチ素子に対応して備え
    られたm×n個の前記デジタルメモリ素子が、ワード数
    mでワードあたりのビット数がnであるメモリであるこ
    とを特徴とする集積回路。
JP2274174A 1990-10-12 1990-10-12 集積回路 Pending JPH04148562A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2274174A JPH04148562A (ja) 1990-10-12 1990-10-12 集積回路
US07/773,220 US5298806A (en) 1990-10-12 1991-10-09 Integrated circuit and gate array
EP91117295A EP0480423A1 (en) 1990-10-12 1991-10-10 Integrated circuit and gate array
CA002053322A CA2053322C (en) 1990-10-12 1991-10-11 Integrated circuit and gate array
KR1019910017992A KR920009079A (ko) 1990-10-12 1991-10-12 집적회로 및 게이트 어레이

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2274174A JPH04148562A (ja) 1990-10-12 1990-10-12 集積回路

Publications (1)

Publication Number Publication Date
JPH04148562A true JPH04148562A (ja) 1992-05-21

Family

ID=17538067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2274174A Pending JPH04148562A (ja) 1990-10-12 1990-10-12 集積回路

Country Status (5)

Country Link
US (1) US5298806A (ja)
EP (1) EP0480423A1 (ja)
JP (1) JPH04148562A (ja)
KR (1) KR920009079A (ja)
CA (1) CA2053322C (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321509A (ja) * 1994-05-20 1995-12-08 Kokusai Electric Co Ltd 周波数帯域可変フィルタ
JP2016009709A (ja) * 2014-06-23 2016-01-18 東芝情報システム株式会社 半導体装置
JP2016096407A (ja) * 2014-11-13 2016-05-26 太陽誘電株式会社 再構成可能オペアンプ

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3043250B2 (ja) * 1993-12-27 2000-05-22 ヒュンダイ エレクトロニクス アメリカ ゲートアレイ用アナログ出力駆動回路
US5563526A (en) * 1994-01-03 1996-10-08 Texas Instruments Incorporated Programmable mixed-mode integrated circuit architecture
US5640460A (en) * 1995-04-03 1997-06-17 Motorola Inc. Amplitude adjust circuit and method thereof
US6020785A (en) * 1998-10-23 2000-02-01 Maxim Integrated Products, Inc. Fixed gain operational amplifiers
US6229227B1 (en) * 1998-12-28 2001-05-08 Kawasaki Steel Corporation Programmable-value on-chip passive components for integrated circuit (IC) chips, and systems utilizing same
US6246258B1 (en) 1999-06-21 2001-06-12 Xilinx, Inc. Realizing analog-to-digital converter on a digital programmable integrated circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61180450A (ja) * 1985-02-06 1986-08-13 Toshiba Corp 半導体集積回路
JPH01216623A (ja) * 1988-02-24 1989-08-30 Kawasaki Steel Corp 集積回路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2737466C2 (de) * 1977-08-19 1984-02-16 ANT Nachrichtentechnik GmbH, 7150 Backnang Schaltungsanordnung zur Steuerung einer steuerbaren Widerstandsschaltung oder eines steuerbaren Verstärkers
JPS5525209A (en) * 1978-08-11 1980-02-22 Hitachi Ltd Gain control circuit
JPS6094513A (ja) * 1983-10-28 1985-05-27 Victor Co Of Japan Ltd 音量調整装置
DE3339984A1 (de) * 1983-11-04 1985-05-23 Endress U. Hauser Gmbh U. Co, 7867 Maulburg Schall- bzw. ultraschall-entfernungsmessgeraet
DE3478730D1 (en) * 1983-12-15 1989-07-20 Matsushita Graphic Communic Logarithmically linearly controlled variable gain amplifier
US4542349A (en) * 1984-02-10 1985-09-17 Precision Monolithics, Inc. Digital controlled amplifier
GB2160038A (en) * 1984-05-30 1985-12-11 Stc Plc Gain control in integrated circuits
US4773088A (en) * 1986-02-18 1988-09-20 Tek Electronics Manufacturing Corporation Telephone amplifier with switchable gain control
GB2190255B (en) * 1986-04-30 1989-11-29 Philips Electronic Associated Electrical filter
US4792990A (en) * 1987-02-27 1988-12-20 Rca Licensing Corporation Audio amplifier with programmed volume control
US4815118A (en) * 1987-06-29 1989-03-21 General Electric Company Data converter for CT data acquisition system
GB8801750D0 (en) * 1988-01-27 1988-02-24 Gen Electric Co Plc Gain control circuit
US4857778A (en) * 1988-01-28 1989-08-15 Maxim Integrated Products Programmable universal active filter
JPH02174414A (ja) * 1988-12-27 1990-07-05 Hitachi Ltd 半導体集積回路装置
KR920008060B1 (ko) * 1990-02-06 1992-09-22 현대전자산업 주식회사 위성방송수신기의 영상변조도(Video Deviation) 조절회로
US5107146A (en) * 1991-02-13 1992-04-21 Actel Corporation Mixed mode analog/digital programmable interconnect architecture

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61180450A (ja) * 1985-02-06 1986-08-13 Toshiba Corp 半導体集積回路
JPH01216623A (ja) * 1988-02-24 1989-08-30 Kawasaki Steel Corp 集積回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321509A (ja) * 1994-05-20 1995-12-08 Kokusai Electric Co Ltd 周波数帯域可変フィルタ
JP2016009709A (ja) * 2014-06-23 2016-01-18 東芝情報システム株式会社 半導体装置
JP2016096407A (ja) * 2014-11-13 2016-05-26 太陽誘電株式会社 再構成可能オペアンプ

Also Published As

Publication number Publication date
KR920009079A (ko) 1992-05-28
CA2053322C (en) 1996-06-18
CA2053322A1 (en) 1992-04-13
EP0480423A1 (en) 1992-04-15
US5298806A (en) 1994-03-29

Similar Documents

Publication Publication Date Title
JP3120182B2 (ja) 半導体集積回路
US7307449B1 (en) Sub-cycle configurable hybrid logic/interconnect circuit
US8726213B2 (en) Method and apparatus for decomposing functions in a configurable IC
US8358150B1 (en) Programmable microcontroller architecture(mixed analog/digital)
US7224182B1 (en) Hybrid configurable circuit for a configurable IC
US5691664A (en) Programmable analog array and method for establishing a feedback loop therein
WO1995032481A1 (en) Integrated circuit having programmable analog modules with configurable interconnects between them
US7932742B2 (en) Configurable IC with interconnect circuits that have select lines driven by user signals
Hall et al. Field-programmable analog arrays: a floating—gate approach
JPH01137646A (ja) 集積回路
US4875020A (en) Analog integrated circuit having intrinsic topologies and characteristics selectable by a digital control
EP0047098B1 (en) Adjustable attenuator circuit
EP1442518A1 (en) Operational amplifier with chopped input transistor pair
JPH04148562A (ja) 集積回路
US5608348A (en) Binary programmable current mirror
JPH06303060A (ja) ゲインコントロールアンプ回路
Halonen et al. Programmable analog VLSI CNN chip with local digital logic
Embabi et al. A current-mode based field-programmable analog array for signal processing applications
Looby et al. A CMOS continuous-time field programmable analog array
JPS6387809A (ja) 演算増幅器
Yoon A CMOS digitally programmable slew-rate operational amplifier
US6657879B2 (en) Semiconductor integrated circuit device with noise filter
Pawłowski et al. Switched-capacitor finite impulse response rotator filter
Gaudet et al. Implementation issues for high-bandwidth field-programmable analog arrays
Lebel et al. Programmable monolithic Gm-C band-pass filter: design and experimental results