JPS62261245A - フレ−ム同期検出方法 - Google Patents

フレ−ム同期検出方法

Info

Publication number
JPS62261245A
JPS62261245A JP61104121A JP10412186A JPS62261245A JP S62261245 A JPS62261245 A JP S62261245A JP 61104121 A JP61104121 A JP 61104121A JP 10412186 A JP10412186 A JP 10412186A JP S62261245 A JPS62261245 A JP S62261245A
Authority
JP
Japan
Prior art keywords
pattern
frame synchronization
frame
detection
preamble
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61104121A
Other languages
English (en)
Inventor
Masayoshi Sugita
杉田 政義
Hideto Sato
秀人 佐藤
Masaki Akiyama
正樹 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP61104121A priority Critical patent/JPS62261245A/ja
Publication of JPS62261245A publication Critical patent/JPS62261245A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は双方向CATVシステム等に使用するフレーム
同期検出方法に関するものである。
従来の技術 従来、無線通信装置及び双方向CATVシステムでのデ
ータ通信においてモデムを用いた場合、第4図(2)の
データbでモデムのビット毎の同期抽出を目的として、
例えば、0101の繰返しのような固定のプリアンブル
パターン101を送出し、フレーム同期に関しては(1
)の搬送波aの検出後の最初の所定のフレーム同期パタ
ーン102を以ってフレームの先頭とすることによって
フレーム同期をとる様に構成されている。
第3図は上述の同期をとるだめの構成を示し、4はデー
タ信号すの入力端子、5は搬送波信号aの入力端子、6
はフレーム同期パターン検出部、7は搬送波検出部、8
は2人力の論理積をとるためのアンドゲート、9はデー
タ信号すの直並列変換部、10 はカウンタ一部である
上記構成で、搬送波検出部7で搬送波aの受信を監視し
、搬送波を検出すると、アンドゲート8をオンにし、プ
リアンブルパターン101の検出でビット同期を確立後
、フレーム同期パターン検出部6でフレーム同期パター
ン102の検出を行い、その情報をアンドゲート8を経
由してカウンタ一部10に伝える。以後カウンタ一部1
0を用いてデータ103のフレーム分割を行ない、また
直並列変換部9により直列データの並列変換を行って出
力する。
発明が解決しようとする問題点 しかしながら、上記従来のフレーム同期検出方法では搬
送波検出直後にモデムにより復調されたデータはモデム
の立上がり特性によりビット同期がとれず正しく復調さ
れないため、フレーム同期が正しく検出されず誤動作を
生じる場合があった。
また、モデムの立ち上りを無視する手法としての常時搬
送波が送出されているシステムでは、搬送波検出信号を
利用してフレームの先頭を検出することができないため
、フレーム同期パターンのビット数を増やすといった対
策が必要となるという問題があった。
本発明は、このような従来の問題点を解決するものであ
り、容易に、かつ確実にフレーム同期をとることができ
る優れたフレーム同期検出方法を提供するこきを目的と
するも・のである。
問題点を解決するための手段 本発明は、上記目的を達成するために、受信側モデムが
ビット同期をとるのに充分なビット数のプリアンブルパ
ターンを送出し、受信側でこれを検出するようにする。
更に、プリアンブルパターン検出後、所定のフレーム同
期パターンを検出する様にし、これを以ってフレームの
先頭の検出を行って、以後のフレーム分割を行なう様に
したものである。
作    用 したがって、本発明によれば、モデムで復調されたデー
タのみを監視、検索することによって、容易にフレーム
同期をとることができ、更にプリアンプル戸?ターンと
フレーム同期パターンさて2重の検索を行なうため、誤
ったフレーム同期を検出してし才う確率が非常に小さく
なるという効果を有する。
実施例 以下本発明の一実施例の構成を第1図、第2図と共に説
明する。第1図で、11はプリアンブルパターン検出部
、12はラッチであり、他の第3図と同様の符号は同一
の名称を表わすものとする。
受信4号は受信機を含む高周波ユニットでFSK信号に
復調され、さらにモデムで復号されてN112信号から
成るデータ信号Cとしてデータ信号の入力端子4に入力
される。データ信号Cは第2図に示すようにプリアンブ
ルパターン1、フレーム同期パターン2、データ3によ
り構成される。プリアンブルパターン検出部11は、プ
リアンブルパターン1の内でビット同期をとると共に部
分パターンをn回(n:整数)検出出来ると、検出確立
が出来たとしてこの情報をラッチ12 にラッチし、そ
の出力によりアンドゲート8をオンにする。このような
検出確立は、第2図イの不安定な期間には達成出来ず、
後半の安定な期間に到ってモデムの立上りが済むと成立
する。次にフレーム同期パターン2がフレーム同期パタ
ーン検出部6により成されると、この情報がアンドゲー
ト8を経由してカウンタ一部10に送られ以後従来例同
様にフレームの分割が行われる。なお、ラッチ12のリ
セットはフレーム同期パターン2の検出またはタイマー
によって行われる。タイマーを用いた場合、プリアンブ
ルパターン検出後、一定時間以内に検出されるフレーム
同期パターンのみを有効とすることができるため、フレ
ーム同期の信頼性は一層向上する。
なお、上記説明で、フレーム同期パターン検出部よりラ
ッチ12に致る各部がハード回路で構成の場合について
説明したが、同様な効果はマイクロコンピュータ−を用
いて容易にソフト的に置換出来る。即ち上記の「部」は
「手段」き読み代えることが出来る。
発明の効果 以上実施例により説明したように本発明によれば、プリ
アンブルパターン照合とフレーム同期パターン照合の両
方の照合を行うため、誤ったフレーム同期を検出してし
才う確率が非常に小さくなり、さらに下記のような幾つ
かの効果を有する。
(1)  本来、モデムのビット同期をとる目的で送出
されるプリアンブルパターンを利用するため、フレーム
同期をとる目的で有効なデータ領域を無駄にすることが
ない。
(2)受信したデータのみを監視しているので、常時搬
送波が送出されているシステムでも実施できる。
(3)  プリアンブルパターン及びフレーム同期パタ
ーンの2重の検索を行なっているため、フレーム同期の
誤デコードを防ぐことができる。
【図面の簡単な説明】
第1図は本発明の一実施例におけるフレーム同期検出方
法に適用する通信装置の要部ブロック図、第2図は同方
法のデータ信号構成を説明するため説明図、第3図は従
来のフレーム同期検出方法での要部ブロック図、第4図
は同方法での搬送波信号とデータ信号の関係を示す説明
図である。 4・・・データ信号入力端子、6・・・フレーム同期パ
ターン検出部、8・・・アンドゲート、9・・・カウン
タ一部、11・・・プリアンブルパターン検出部、12
・・・ラッチ。 代理人の氏名 弁理士 中 尾 敏 男 はか1名−へ

Claims (1)

    【特許請求の範囲】
  1. 送信側からのプリアンブルパターン及びフレーム同期パ
    ターンを含むデータ信号を受信し、前記プリアンブルパ
    ターンをプリアンブルパターン検出部で検出してラッチ
    すると共に、引続きフレーム同期パターンをフレーム同
    期パターン検出部で検出し、両者の論理積出力により、
    前記データ信号のフレーム分割を行うようにしたフレー
    ム同期検出方法。
JP61104121A 1986-05-07 1986-05-07 フレ−ム同期検出方法 Pending JPS62261245A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61104121A JPS62261245A (ja) 1986-05-07 1986-05-07 フレ−ム同期検出方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61104121A JPS62261245A (ja) 1986-05-07 1986-05-07 フレ−ム同期検出方法

Publications (1)

Publication Number Publication Date
JPS62261245A true JPS62261245A (ja) 1987-11-13

Family

ID=14372289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61104121A Pending JPS62261245A (ja) 1986-05-07 1986-05-07 フレ−ム同期検出方法

Country Status (1)

Country Link
JP (1) JPS62261245A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05207008A (ja) * 1992-01-24 1993-08-13 Nec Corp フレーム同期回路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5631250A (en) * 1979-08-22 1981-03-30 Mitsubishi Electric Corp Synchronizing unit
JPS5940786A (ja) * 1982-04-30 1984-03-06 ゼネラル・インスツルメント・コ−ポレ−シヨン Catv通信システム
JPS6039990A (ja) * 1983-07-18 1985-03-02 ザ ボート オブ トラステイーズ オブ ザ ユニバーシテイ オブ イリノイ Catv逆チヤンネルの多重呼出通信方法および装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5631250A (en) * 1979-08-22 1981-03-30 Mitsubishi Electric Corp Synchronizing unit
JPS5940786A (ja) * 1982-04-30 1984-03-06 ゼネラル・インスツルメント・コ−ポレ−シヨン Catv通信システム
JPS6039990A (ja) * 1983-07-18 1985-03-02 ザ ボート オブ トラステイーズ オブ ザ ユニバーシテイ オブ イリノイ Catv逆チヤンネルの多重呼出通信方法および装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05207008A (ja) * 1992-01-24 1993-08-13 Nec Corp フレーム同期回路

Similar Documents

Publication Publication Date Title
US4961073A (en) Battery saving apparatus and method providing optimum synchronization codeword detection
EP0071425B1 (en) Synchronization of digital radio pager
US4837854A (en) Paging receiver having a noise-immune verification circuit for disabling battery saving operation
US5099477A (en) Phase matching circuit
JPH06509931A (ja) ビット・クロック同期およびフレーム同期の同時復元のための回路
US3808367A (en) Method and circuit for timing signal derivation from received data
JPH08237326A (ja) ディジタル高周波信号の復調方法及び装置
JPH01500954A (ja) モデムおよびデータ通信システム
US4716578A (en) Circuit and method for the recovery of data from a digital data stream
JPS62261245A (ja) フレ−ム同期検出方法
JP2730463B2 (ja) 無線選択呼出受信機
JPH11122234A (ja) 受信データ処理回路
JPH08186473A (ja) 復調器制御方式
JP2848229B2 (ja) 受信回路
JPH098671A (ja) バス伝送システム
JP3290331B2 (ja) ブロック同期処理回路
JPH0229258B2 (ja)
JP2969868B2 (ja) 定間隔短固定長データ伝送方式
JP2778378B2 (ja) 通信システム
JP2640909B2 (ja) デジタル情報伝送路の異常検出方式
JPS6339229A (ja) 暗号同期装置
JPH06101718B2 (ja) Tdmaフレ−ム同期方法
JPS6336587B2 (ja)
JPS61263326A (ja) フレ−ム同期検出方法
JPH06284121A (ja) 同期ワード検出方式