JPH01500954A - モデムおよびデータ通信システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 モデムおよびデータ通信システム λ旦 本発明は、モデムおよびデータ通信システムに間し、特に（ＨＦ）伝送媒体で使 用するように考えられているが、高周波媒体で作動するようにも非常によく適し ているモデムおよびデータ通信システムに関する。

１孔豊上１ 一般に、空気のような指向性のない媒体におけるデータ通信は比較的短い距離に わたって、比較的高速にかつ比較的高周波で行われる。空気中で使用されるデー タ通信チャンネルの形態はマイクロ波リンク等におけるように伝送し得る距離を 通常現示界線に制限する傾向がある。より大きな通信距離は例えば超短波（ＶＨ Ｆ）のような低い周波数通信チャンネルを使用して達成されている。

典型的には、従来のモデムはＶＨＦまたは極超短波（ＵＨＦ）またはマイクロ波 周波数で作動したり、または電話および同軸ケーブルのような誘導媒体を介して 作動するように設計されている。このような従来のモデムは主に良好な伝送速度 を達成するように設計されていた。従来のモデムで使用される電磁媒体の電気的 状態および特性はほぼ一定である。

これに対して、ＨＦ媒体による通信は絶えず変化し、信頼性のない電気的状態お よび特性によって悪化させられている。これらの悪化状態にはバーストノイズ、 不連続に発生するフェーディング、周波数ドリフト、遅延ひずみまたは多重経路 および他の従来の媒体よりも一般に大きなレベルの雑音が含まれている。このよ うなノイズには伝播波の成ＭＷｉ擾乱、受信機人力の熱処理および中間周波数熱 処理によって主に発生する相間間係のないランダムな雑音が含まれている。この 雑音は帯域制限ホワイトノイズに類似している。また、雑音には空中擾乱、隣接 するチャンネルからのクロストーク、イグニッションノイズ等から発生する相間 間係のあるランダムなノイズも含まれている。このノイズは強くバースト風に発 生することによって特徴付けられ、信号の上に重畳される短く強い周期の雑音と して現れる。

一般に、従来のモデルの設計はＨＦ媒体の複雑さを補償することができず、その 結果通常のモデムをＨＦ用に変更しようとしても、概してうまくいかなかった。

ＨＦ媒体を使用したモデムの設計の利点は、データが基地と遠隔端末装置または 移ｖｊ端末装置との閏で長い距離（１０，ＯＯＯｋｍｓ以上）にわたって、他の 媒体に比較してかなりの価格的な利点をもって伝送することができるということ にある。ＨＦ媒体の他の利点は設置価格が少なく、通信帯域が混んでいないこと である。しかしながら、現在までの問題は送信データの回復およびこのようなデ ータのプライバシーにある。

１１立１１ 本発明は、高周波チャンネルで使用でき、比較的長い距離にわたってデータ通信 を行うことができるモデムおよびデータ通信システムを提供する０本発明の一態 様によると、データ通信システム用のモデムが提供されている。データ通信装置 用のモデムは無線トランシーバのような帯域制限可聴周波論理源とホストコンピ ュータとの閏を接続するように構成され、該モデムは、 Ａ）次の構成要素を有するデータ受信機と、ａ）入力が帯域制限可聴周波論理源 に接続されるように構成されている帯域フィルタ、 ｂ）前記帯域フィルタの出力に接続され、急速なゼロ交差を有する複数のサイク ルを有する実質的な矩形波信号を発生する矩形化回路であって、前記サイクルは 高レベル論理値および低レベル論理恒量で状態が変化するデータ論理ビットを構 成し、該データ論理と・フトはデータ論理バイトを構成している前記矩形化回路 、Ｃ）前記矩形化回路の出力に接続され、同じ方向において連続してゼロを交差 する点間の遅延時間を示す計数値を算出するように構成されている可聴周波周期 タイマ、 ｄ）前記可聴周波周期タイマからの計数値を受信し、計数値をフィルタするよう に構成されている帯域幅ウィンドウ、 ｅ）データビットが高論理レベルから低論理レベルにまたはその逆に変化する状 態変化の一つにある場合を予測するために別の計数値を算出し、割り込み信号を 発生するように構成されているビット速度タイマ、ｆ）前記データビットの状態 の変化に応答するとともに、ビット同期通信を設定するために、前記状態の変化 が発生した予測時点が実際の状態の変化に一致しない場合ビット速度タイマを変 更するように構成されているビット速度同期手段、 ｇ）特定のビット列に応答し、バイト同期通信を設定するバイト同期手段、 ｈ）前記ビットおよびバイトにおけるエラーを検出し、この検出したエラーに対 してエラーコードを付けてフラグをたてるように構成されているエラー検出手段 、Ｂ）次の構成要業を有するデータ送信機と、ａ）前記データビット用の前記サ イクルを発生する発生手段、および ｂ）前記発生手段からのサイクルを受信し、該発生サイクルから高周波成分をフ ィルタして除去するように接続され、帯域制限可聴周波論理信号を発生するロー パスフィルタを有することにおいて特徴付けられて１する。

本発明の別の態様によると、トランシーバ、コンピュータ手段および両者閏に接 続されたモデムを有することによって特徴付けられているデータ通信システムが 提供されており、前記モデムはデータ通信装置用のモデムであって、無線トラン シーバのような帯域制限可聴周波論理源と、ホストコンピュータとの間を接続す るように構成されるとともに、前記モデムは、Ａ）次の構成要素を有するデータ 受信機と、ａ）人力が帯域制限可聴周波論理源に接続されるように構成されてい る帯域フィルタ、 ｂ）前記帯域フィルタの出力に接続され、急速なゼロ交差を有する複数のサイク ルを有する実質的な矩形波信号を発生する矩形化回路であって、前記サイクルは 高レベル論理値および低レベル論理値間で状態が変化するデータ論理ビットを構 成し、該データ論理ビットはデータ論理バイトを構成している前記矩形化回路、 Ｃ）前記矩形化回路の出力に接続され、同じ方向において連続してゼロを交差す る点部の遅延時閉を示す計数値を算出するように構成されている可聴周波周期タ イマ、 ｄ）前記可聴周波周期タイマからの計数値を受信し、計数値をフィルタするよう に構成されている帯域幅ウィンドウ、 ｅ）データビットが高論理レベルから低論理レベルにまたはその逆に変化する状 態変化の一つにある場合を予測するために別の計数値を算出し、割り込み信号を 発生するように構成されているビット速度タイマ、ｆ）前記データビットの状態 の変化に応答するとともに、ビット同期通信を設定するために、前記状態の変化 が発生した予測時点が実際の状態の変化に一致しない場合ビット速度タイマを変 更するように構成されているビット速度同期手段、 ｇ）特定のビット列に応答し、バイト同期通信を設定するバイト同期手段、 ｈ）前記ビットおよびバイトにおけるエラーを検出し、この検出したエラーに対 してエラーコードを付けてフラグを立てるように構成されているエラー検出手段 、Ｂ）次の構成要素を有するデータ送信機と、ａ）前記データビット用の前記サ イクルを発生する発生手段、および ｂ）前記発生手段からのサイクルを受信し、該発生サイクルから高周波成分をフ ィルタして除去するように接続され、帯域制限可聴周波論理信号を発生するロー パスフィルタを有することにおいて特徴付けられている。

本発明は、以下ＳＳＢ　ＨＦ通信およびチャンネルについて特に説明するが、他 にも使用できるものであることを理解されたい。

のユ　な 次に、本発明は一例として以下に説明する添付図面を参照して説明する。

第１図は本発明の別の態様によるモデムを有する本発明の一態様によるデータ通 信システムのブロック図である。

第２図は第１図のデータ通信システムの典型的な構成図である。

第３図は第１図のモデムとともに使用される好適なデータプロトコルである。

第４図は第１図のモデムのデータ受信機のブロック図である。

第５図は第４図のデータ受信機の可聴周波蓄積スタックを示す図である。

第６図は第４図のデータ受信機のソフトウェアによるディジタル可聴周波帯域幅 ウィンドウおよびクロック抽出手段を示す図である。

第７図は第４図のデータ受信機のビット速度同期手段および論理データデコーダ を示す図である。

第８図は第４図のデータ受信機の受信機周波数オフセットエラー補正手段を示す 図である。

第９図は第７図のビット速度同期手段に対するビット速度同期動作を示す図であ って、受信した論理ビ・ントでロックされた高速領域および低速領域を示し、縦 軸には位相エラーおよび横軸には時閉が３　ｍ　ｓの分割で示されている。

第１Ｏ図は第４図のデータ受信機に対するビットおよびバイト同期処理を示す典 型的なタイミング図である。

第１１図は第４図のデータ受信機用のタスクサービス動作を示す動作を示すタイ ミング図である。

第１２図は第１図のモデムのデータ送信機のブロック図である。

第１３図は第１２図のデータ送信機の可聴周波論理データ発生手段を示す図であ る。

第１４図は第１２図のデータ送信機の可聴周波論理データ符号器を示す図である 。

第１５図は第４図のデータ受信機用であって第５図および第６図に対応するビッ ト同期およびビット再構成動作を示すフローチャートである。

第１６図は第４図のデータ受信機用であって第７図に対応するバイト再構成また は論理データデコード動作を示すフローチャートである。

第１７図は第４図のデータ受信機用のバイト同期動作を示すフローチャートであ る。

第１８図および第１９図は第４図のデータ受信機による受信および送信ブロック のフローチャートである。

１１夏ＩＩ 第１図には、信号を収集および放射するアンテナ１４を有するデータ通信システ ム１０が示されている。

アンテナ１４は信号を受信および送信する篇線トランシーバ１６に接続されてい る。また、データ通信システム１０はモデム１８を有し、このモデムは無線受信 機１６をホストコンピュータ２０などにインタフェースしている。

本実施例においては、アンテナ１４は高周波（ＨＦ）無線信号を例えば空気のよ うなＨＦ通信チャンネルを介して収集および放射するように構成されている。無 線トランシーバ１６は本実施例においてはＨＦ）ランシーバとして構成され、Ｈ Ｆ帯域の周波数に実質的に同調し得るようになっている。好ましくは、無線トラ ンシーバ１６は音声チャンネルで通信できる単信単側波帯（Ｓ　Ｓ　Ｂ）型の通 常のトランシーバである。

本発明のモデム１８はＨＦ通信チャンネルを介した特に困難なデータの送受信を 補償するように設計されていることを理解されたい、従フて、モデム１８は例え ば振幅変調（ＡＭ）を有するＨＦ市民バンド（ＣＢ）無線、または周波数変調（ ＨＦ）を有するＶＨＦまたはＵＨＦまたは陸線等のような他の通信媒体との使用 に容易に適用することができる。

モデム１８はデータ受信Ｉｔ　１８　ａおよびデータ送信機１８ｂを有している 。データ受信機１８ａはアンテナ１４で受信されたＨＦ信号を復調したトランシ ーバ１６の出力１６ａから発生する可聴周波信号を供給される。データ受信機１ ８ａは例えばＲ９２３２直列入力ボートまたはＳＤＴコンピュータバススタンダ ードボートまたはＩＢＭコンピュータバススタンダードボート等のような入出力 （Ｉ　１０）ボート２０ａを介してホストコンピュータ２０に接続されている。

ホストコンピュータ２０は人出力ボート２０ａを介して）ＨＦ信号から得られた データを受信する。

ホストコンピュータ２０はＩＯボート２０ａを介してデータ送信機１８ｂに接続 され、これによりデータをデータ送信機１８ｂに転送する。データ送信機１８ｂ はトランシーバ１６の入力１６ｂに接続され、　トランシーバ１６によって送信 するために符号化データを送出する。出力１６ａおよび入力１６ｂに現れる信号 は受信した可聴周波論理データおよび送信する可聴周波論理データにそれぞれ対 応する音声周波数可聴周波論理データ信号である。

好ましくは、可聴周波論理データ信号は周波数が無線トランシーバ１６の可聴周 波帯域幅の約半分、すなわち約１５００Ｈｚである。

データの高レベル論理ビットは約１５８５１Ｈｚの可聴周波数で示され、低レベ ル論理ビットは約１４１５Ｈｚの可聴周波数で示されることが都合がよい、高レ ベルおよび低レベルの論理ビットの周波数は約１７０Ｈｚ離れている。このよう な周波数は通常の無線トランシーバの性能内で良好であるように選択されている 。

他の周波数を使用することができることも理解されたい。

本実施例の場合には、データの各ビット長は約３ｍｓであり、複数のサイクルの 可聴周波数を有している。

例えば、高レベル論理ビットは５サイクルの１５８５Ｈｚの可聴周波数（約３． １５ｍ５）で表され、低レベル論理ビットは４サイクルの１４１５Ｈｚの可聴周 波数（約２．８３ｍ５）で表されることが好都合である。高レベルおよび低レベ ルの論理ビットに対する２つの周波数は両輪理ビットに対して同等なエラー免疫 性を与えるように１５００Ｈｚの公称値に対して均等な間隔を設けるように選択 されることが重要である。

ここにおいて、この間隔は８５Ｈｚに選択されている。

データの論理ビットに対する３　ｍ　ｓの継続時間はビット速度とビット回復性 の妥協の結果として選択されている。短い継続時間は高速化のために好ましいし 、長い継続時間は信頼性のあるビット回復を行うために好ましいものである。デ ータの論理ビットのために他の継続時間を使用することもできる。更に、本実施 例の場合には、１バイトのデータは７ビツトのデータと３ビツトのパリティで構 成されている。３ビツトのパリティの計算は以下に説明する。第２図には、複数 のトランシーバ１６およびモデム１８を有するデータ通信ネットワーク２２が示 されている。無線トランシーバ１６のそれぞれはモデム１８のそれぞれに接続さ れ、更に種々の形式のホストコンピュータ２０に接続されている。このホストコ ンピュータ２０の形式にはパーソナルタイプのホストコンピュータ２４、データ ロガ−２６、移動型または携帯型ホストコンピュータ２８・メインフレイム型ホ ストコンピュータ３０等が含まれは無線データ送信／制御ユニット、移動プリン タユニット、インテリジェント型ハンドベルトメツセージキーバッド／ディスプ レイユニット等を有している。

データ通信ネットワーク２２においては、データは大陸閏距離のような比較的長 い距離にわたって、かつネットワーク２２内のデータ通信装置ｌＯ閏において伝 送される。

モデム１８は５ＥＬＣＡＬＬポイント−ツーポイントコンタクト（すなわちあな たはそこの状態にいるか）、短いメツセージテキスト（急速伝送）を有する５Ｕ ＬＣＡＬＬ＋ＴＥＸＴおよび自由な長さのＭＥＳＳＡＧＥ−ＴＥＸＴを有する伝 送フォーマットで作動するように設計されている。ＨＦ通信媒体はデータ通信用 に困難な環境にあるので伝送ブロックＴＢ用に好適なデータプロトコルが開発さ れている。このデータプロトコルは第３図に示すようにプリアンプルＰＡ、第１ のスタートバイトＳＴＩ、第１のブロックヘツダノてイ）ＨＤＩ、第２のスター トバイトＳＴ２、データｌ＜ケラトＤＰおよび第２のブロックヘッダバイトＨＤ ２から構成されている。また、データプロトコルは送信用に無線トランシーバ１ ６の付勢に続いて先頭の遅延時間ＬＤＹを有している。

典型的には、データプロトコルの各構成要業は次に示すタイミング範囲を有して いる。

最小　平均　最大（＋ｍ５） ｔＬＤＹ−先頭の遅延時ｍ　５０　１５０　５００ｔＰＡ−プリアンプルの期間 　１８０ ｔｓＴ１−第１のスタート３０ バイト期間 ｔＨＤｌ−第１のブロック　２１０ ヘッダ期閏 ｔＳＴ２−第２のスタート　３０ バイト期間 ｔｏｐ−データパケット期間　０　３８４０　７６５０ｔＨＤ２−第２のブロッ ク　２１０ ヘッダ期閏 モデム１８はショート伝送ブロックおよびロング伝送ブロックにおけるデータを 使用している。前者は発呼ブロックおよび確認信号ブロックとして使用され、零 のデータパケット長を有し、後者は可変データ情報（メツセージテキストまたは ５ＥＬＣＡＬテキスト）の伝送用に使用される。

プリアンプルＰＡは１０１０１０１から成る６バイトのデータおよび０１０にな るように計算されるパリティを有していることが好ましい、このようなプリアン プルＰＡの構造は以下に説明するようにモデム１８に対するビット同期を援助す るために高レベルから低レベルへの変化の数を最大にして好ましいものである。

このような変化の数が最大の数よりも少ない場合には、モデム１８がビット同期 を達成する速度はそれに応じて低減する。

第１のスタートバイトＳＴＩは例えばショートブロックに対しては１６進でＯｌ 、ロングブロックに対しては１６進で０３のような独自のバイトを有している。

第１のスタートバイトＳＴＩは入受信データ用のバイト同期を援助するためにモ デム１８によって使用される。第１のブロックヘッダバイトＨＤＩは２バイトの 発信元識別コードＳＩＤ、２バイトの宛先識別コードＤ　Ｉ　Ｄ、単一状態バイ ト５ＴＡＴ、データチェックサムバイトＤ−ＣＨＫおよびヘッダチェックサムバ イトＨ−ＣＨＫから成る７バイトのデータを有していることが好都合である。

好ましいことには、ブロックヘッダＭＤＩおよびＨＤ２におけるバイトはそれら のビットパターンがスタートバイトＳＴＩおよびＳＴ２と衝突しないように１の 補数がとられている。

発信元識別コードＳＩＤは送信しているモデム１８を識別している０発信元識別 コードＳＩＤは２バイトのフリートコードを有し、同じフリートコードを有する モデム１８のみが通信するように考えられている。

宛先識別コードＤＩＤはデータが送信されるように望まれているモデム１８を識 別している。宛先識別コードＤＩＤは複数のモデム１８が伝送されるべく望まれ ているように２ビツトのグループコードを有してもよいと考えられている。状態 バイト５ＴＡＴは送信されようとしている送信ブロックＴＢのタイプを識別する ビットを有している０例えば、送信ブロックＴＢはメツセージ呼のスタートであ るか、またはメツセージ確認のスタートであるかまたはメツセージ呼の終わりで あるか、またはメツセージ確認の終わりであるか、または５ＥＬＣＡＬＬ呼ブロ ツクであるか、または５ＥＣＡＬＬ確認であるか、またはエンドコマンドである か、または代わりのデータブロックＩＤ状態であるか、またはデータパケット有 効確認であるか等である。

データチェックサムＤ−ＣＨＫは送信ブロックＴＢのデータパケットＤＰにおけ るデータの７ビツトの回転する排他的論理和チェックサムである。送信ブロック ＴＢがショートブロックの場合には、データはなく、データチェックサムＤ−Ｃ ＨＫは０００の値を有する。

単一バイトのデータのみが送信されようとする場合には、ショートブロックのデ ータチェックサムＤ−ＣＨＫバイトに設けられる。ヘッダチェックサムＨ−ＣＨ Ｋは同様に７ビツトの回転する排他的論理和チェックサムであるが、現在の送信 ブロック用のヘッダＨＤ１に含まれている全てのバイトに対するものである。

第２のスタートバイトＳＴ２は第１のスタートバイ）ＳＴＩと区別し得るように ショートブロックは１６進の０２で指定され、ロングブロックは１６進の０４で 指定されることを除いて第１のスタートバイトＳＴｌに類似している。第１のス タートバイトＳＴＩが受信されない場合には、第１のブロックヘッダＨＤＩも受 信されない、第２のスタートバイトＳＴ２はブロックヘッダＭＤＩが適当に受信 されなかったことを示すように第１のスタートバイトＳＴＩに対して異なって指 定されるバイトを使用する。

データパケットＤＰはロングブロックにのみ現れる。

好ましくは、データパケットＤＰは例えば１２８バイトのような固定の長さを有 しているが、他の長さ例えば２バイトと２５５バイトの間の長さのものを使用す ることもできる。

第２のブロックヘッダ）（Ｄ２は第１のブロックヘッダＨＤＩに同じであり、モ デム１８が誤りなく有効なブロックヘッダを受信するように２回の機会を与えて いる。有効なブロックヘッダが受信されない場合には、送信ブロックＴＢは当該 モデム１８によって受信されるようになっていないので、該送信ブロックＴＢは 放棄されなければならない。

データプロトコルにおいては、各バイトは３ビツトのパリティを有し、個々のバ イトがエラーチェックされ、エラーが検出された場合には、フラグをたてるよう になっている。これは本発明のデータ通信システム］０ｆｆｌ（Ｄ第ルベルのエ ラー検出を示している。パリティビットはバイトの他の７ビツト内の全ての論理 ｌビットのタリーから決定される。

また、プロトコルは宛先モデム１８に発信元モデム１８のクロック周波数に関す る情報を供給する。この情報は高レベルの論理から低レベルの論理へのデータの 変化を測定することによって形成される。従って、通常のパリティピットととも に発生するような連続した一連の一方の論理値を有することは好ましくない。

本発明は前述したようにパリティピットを有し、ｏ。

ｏｏｏｏｏビットを有するバイトは例えば００１のような０００以外のパリティ ピットを有するように所定の値によって補足される。また、この補足はデータを 発生する。データおよびヘッダチェックサムＤ−ＣＨＫおよびＨ−ＣＨＫはまた 補足値を有している。

しかしながら、データバイトパリティはノイズ状態の下において約８８％の信頼 性を有しているのみである。従って、モデム１８は以下に説明するダイナミック グループ長データバイトエラーマーキングのような別のエラー検出手段を有して いる。

本発明のデータプロトコルは受信モデム１８が各データビットおよび各データバ イトの位置付けを予測する（後述する）ようにモデム１８閑において同期データ バイト伝送を可能にしている。これは個々のバイトの回復を行い、送信ブロック ＴＢ内の変形したバイトの位置に関する情報を提供する。

データプロトコルにはこのようなエラー検出機構が要求され、信号フェーディン グおよび信号干渉およびノイズのようなＨＦ媒体で遭遇する障害に対抗するよう に試みている。

第１図に示す受信機１８ａは出力１６ａに接続されている帯域フィルタ４０を有 している。このフィルタ４０は１４１５Ｈｚ以下の周波数および１５８５Ｈｚ以 上の周波数を除去するように構成された４次アクティブフィルタであることが都 合がよい、このように除去された周波数にはノイズ成分や多重路によって生ずる 変調などが含まれている。フィルタ４０の出力４２は低レベル論理データに対応 する約１５１５Ｈｚの可聴周波バーストおよび高レベル論理データに対応する約 １５８５Ｈｚの可聴周波バーストから成る可聴周波電圧信号を有している。また 、出力４２はこれらの所定の周波数から数百Ｈｚまで外れた周波数の可聴周波数 バーストを有してもよい。

出力４２はゼロボルトを通過する可聴周波信号の変化点を検出するように構成さ れているゼロ交差検出器のような矩形化回路４４に接続されている。この変化は 正から負への電圧変化であってもよいし、または負から正への電圧変化であ）て もよい、矩形化回路４４の出力４６は高レベル、低レベルおよびディジタルデー タのサイクルに対応する高レベルと低レベルの簡の変化を有するディジタル電圧 信号を有している。

出力４６は受信したディジタルデータサイクルをフィルタし、デコードし、およ び再構成するようにプログラムされている通常のマイクロプロセッサ５０に接続 されている０本実施例においては、マイクロプロセッサ５０は出力４６のディジ タルデータサイクルの立下がりエツジによって作動するようになっている。

また、受信＠　１８　ａは可聴周波周期タイマ５２を有し、このタイマ５２の入 力５４は矩形化回路４４の出力４６に接続されている。可聴周波周期タイマ５２ の出力５６はマイクロプロセッサ５０に接続されている。

可聴周波周期タイマ５２はディジタルデータサイクルの連続する立下がりエツジ 閏を一定速度で計数する。

このように計数された計数値はディジタルデータサイクルの１つの周期を表し、 従フて周波数を表している。

例えば、計数値とディジタルデータサイクルの周期との関係は次式の通りである 。

サイクルの周期ｆ　＝　２００００００／可聴周波周期タイマの計数値　Ｈｚ マイクロプロセッサ５０は本実施例においては２ＭＨｚの周波数を有し、可聴周 波周期タイマ５２の計数値をサイクルの周波数に関連付けているタイミング用水 晶振動子を有している。

また、受信機１８ａはマイクロプロセッサ５０に出力５７ａを介して接続されて いるビット速度タイマ５７を有している。このビット速度タイマ５７は最大計数 値を有するダウンカウンタであって、計数値が０になったときにマイクロプロセ ッサに割り込みを送出するように構成されている０本実施例においては、このよ うな割り込み閏の周期は以下に説明するように約３ｍｓである。

ビット速度タイマ５７の最大計数値（またはスタート計数値）はマイクロプロセ ッサ５０によって調整可能になっていて、データ受信機１８ａのビット速度にお ける偏差を公称値で約３　ｍ　ｓビット速度まで考慮するようになっている。

マイクロプロセッサ５０は第５図に示すように可聴周波蓄積スタック５８を有す るようにプログラムされている。可聴周波蓄積スタック５８はスタックの１６の レベル６０を有する１６のレジスタまたはマイクロプロセッサ５０のメモリロケ ーションで構成される。

スタック５８の各レベル６０は周期のデータおよび出力４６におけるディジタル 論理データのサイクルの論理状態を受けるように構成されている９周期は可聴周 波周期タイマ５２によって測定される。可聴周波周期スタック５８は１６の現在 のレベル６０を有するエンドレススタック５８であるように巻き込んで構成され ている。ディジタル論理データの各立下がりエツジはマイクロプロセッサ５０に 割り込みをかけ、タスク１と称するタスクを間始させる。このタスクｌはマイク ロプロセッサ５０にディジタル論理データの前のサイクルを表す可聴周波周期タ イマ５２の計数値を読み込むように指示する。タスクｌの下ではマイクロプロセ ッサ５０は可聴周波周期タイマ５２をリセットして計数を開始させ、別の立下が りエツジが発生し、別の割り込みが送出されるまでディジタル論理データの次に 続くサイクルの周期を洞室する。

また、マイクロプロセッサ５０は第６図に示すように帯域幅ウィンドウ６２を有 するようにプログラムされている。帯域幅ウィンドウ６２は４つの期関しきい［ Ｔ１、Ｔ２、Ｔ３およびＴ４を有し、これらはそれぞれ低論理レベルであるサイ クルの可聴周波周期タイマ５２の最小計数値、低論理レベルであるサイクルの可 聴周波周期タイマ５２の最大計数値、高論理レベルであるサイクルの可聴周波周 期タイマ５２の最小計数値および高論理レベルであるサイクルの可聴周波周期タ イマ５２の最大計数値を表している。

可聴周波周期タイマ５２のサイクルの計数値がしきい［Ｔ１以下である場合、し きい値Ｔ２とＴ３の閏の場合、しきい値１４以上の場合には、サイクルはノイズ などによって崩壊された４６　であって不確定と見なされ、不確定（第５図にお いてＵＤ）とラベル付けされる。サイクルの計数値がしきい［Ｔ１とＴ２の間に ある場合には、サイクルは低論理レベルであるとマイクロプロセッサ５０によっ て決定される。サイクルの計数値がしきい値Ｔ３とＴ４の間にある場合には５、 サイクルは高論理レベルと決定される。

既に記載したように、サイクルの計数した周期と周波数とは比例する。従って、 そのようにすることが更に良い場合には、帯域幅フィルタ６２のしきい値Ｔ　１ ゜Ｔ２、Ｔ３およびＴ４は周波数に関連付けられる。

帯域幅ウィンドウ６２によって決定されるような出力４６におけるサイクルの論 理レベルは出力６３を介してレベル６０の可聴周波スタック５８にサイクルの周 期とともに蓄積される。また、マイクロプロセッサ５０はクロック抽出手段６４ を有するようにプログラムされている。クロック抽出手段６４は蓄積レジスタ６ ６を有し、この蓄積レジスタ６６は可聴周波スタック５８からディジタル論理デ ータの最後のサイクルの論理状態のコピーを有するように構成されている。また 、クロック抽出手段は比較器６８を有し、この比較器６８の一方の入力は蓄積レ ジスタ６６に接続され、他の入力は帯域幅ウィンドウ６２の出力６３に接続され ている。比較器６８はスタック６８にちょうど蓄積されたサイクルとレジスタ６ ６に蓄積された最後のサイクルの論理値との類似性を決定する。現在のサイクル が不確定である場合には、クロック抽出手段６４は比較を中断し、出カフ０を発 生する。比較器６８はスタック５８あ最後のサイクルとレジスタ６６の最後のサ イクルとが同じであると判断した場合には、出カフ２を発生し、マイクロプロセ ッサ５０に出力５７ａを介してビット速度タイマ５７を読み込むように指示し、 スタック５８の最後のサイクルの終わりにおけるビット速度タイマ５７の計数値 を決定し、これをレジスタＬＳＴＴ　ＩＭに蓄積する。

ビット速度タイマ５７の３　ｍ　ｓの継続期間は低レベル論理ディジタルデータ の約４サイクルの閏および高レベル論理ディジタルデータの５サイクルの閏継続 する。比較器６８はスタック５８の最後のサイクルおよびレジスタ６６のサイク ルが同じであると判断した場合には、出力４６の論理データサイクルはまだ論理 ビットの終り内にまたは終りにある。そして、レジスタＬＳＴＴ　ＩＭの時間は データビットの途中のサイクルが発生した時間、または最後のサイクルの時間、 すなわちデータビットが完了した時間を表している。これは出力４７の次のサイ クルがスタック５８にロードされるまで決定できない。

また、比較器６８はスタック５８の最後のサイクルとレジスタ６６の最後のサイ クルとが異なる場合を識別した場合には、出カフ４を発生するように設定する。

この出カフ４は高レベル論理ビットから倣レベルビットへの変化または低レベル ビットから高レベルビットへの変化が前のサイクルの終りにおいてレジスタＬＳ ＴＴＩＭに蓄積された計数値に発生したことを示す。

また、出カフ４は新しい論理値をレジスタ６６に供給するために使用される。サ イクルに差が検出されず、レジスタ６６を更新する必要がないことに注意された い。

この変化は論理データを伝送したモデム１８のビット速度またはクロックに間す る情報を提供する。送信ブロックＴＢのプロトコルから抽出されたビット速度は 一定でないが、変化が低論理レベルから高論理レベルであったかまたは高論理レ ベルから低論理レベルにあったかに依存して変化することに注意しなければなら ない、従って、位相エラーはビット速度タイマ５７から発生する割り込みおよび クロック抽出手段６４によって抽出されたビット速度の間に存在する。また、マ イクロコンピュータ５０は第７図に示すようにビット同期手段７６を有するよう にプログラムされている。

ビット同期手段７６はビット速度タイマ５７からの割り込み信号を受信したとき 作動するように出力５７Ａ　゛に接続されている。

ビット同期手段７６はレジスタＬＳＴＴ　ＩＭを読み込み、その中の値を割り込 み時間と比較する。すなわち、ビット同期手段７６は送信ブロックＴＢから抽出 された実際のビット速度とビット速度タイマ５７によって予想されたビット速度 との閏の位相エラーを判定する。ビット速度の予測はビット同期を得るために必 要とされ、ビットデータの回復を補助している０位相エラーがある場合には、ビ ット同期手段７６は信号を出力５７Ａを介してビット速度タイマ５７に送出し、 その最大計数値を比較的小さな値増減し、ビット速度タイマ５７の周期をクロッ ク抽出手段６４によって抽出された実際の速度に増減する。

プリアンプルＴＡがデータ受信機１８Ａによって受信される場合には、ビット同 期手段７６はビット速度タイマ５７からの計数値を上述したものよりも１０倍大 きい値に加算および減算し、プリアンプルＴＡの１８０　ｍ　ｓＯ間適度に近接 したビット同期を達成するように試みる。

ビット速度タイマ５７および抽出されたビット速度間の位相エラーの変化の可変 速度はデータが受信されたとき抽出されたビット速度におけるエラーが位相エラ ーをあまり相殺しないようになっている。これは第９図に示されている。第９図 において横軸には時間が３　ｍ　ｓの間隔で示され、縦軸には位相エラーＰＥが 示されている。急速な補正またはロックアツプがプリアンプルＰＡの問必要とさ れ、遅いロックアツプがデータ受信の問必要とされる。

この意味において、ビット同期手段７６は一定速度の位相ロックループ（ＰＬＬ ）として作動する０位相エラーの符号に対する動作（すなわち、進みまたは遅れ ）は位相エラーの値ではない、この動作は送信ブロックＴＢからビット速度を間 違フて抽出したことからの誤りに対するビット同期手段７６に対する免疫性の程 度を形成するように要求される。

ビット速度タイマ５７の計数値は抽出されたビット速度と同じにされるべきでは ないことに注意されたい。

これは抽出されたビット速度が誤りであるかもしれないし、このような動作がエ ラーを増大させることがあるからである。

不確定なサイクルＵＤよりも多くの有効なサイクルが受信された場合には、ビッ ト同期が維持されることがわがフでいる。

また、マイクロプロセッサ５０は論理データデコーダ７８を有するようにプログ ラムされている。この論理データデコーダ７８は入力８０を介してビット同期手 段７６に接続されている。論理データデコーダ７８はサイクル蓄積手段８２を有 し、このサイクル蓄積手段８２はスタック５８から出力４７における論理データ の最後の４つのサイクルに対する論理値を読み込むように構成されている。スタ ック５８からの最後の４つのサイクルの論理値はちょうど受信したデータのビッ トの論理値を定めるように機能している０例えば雑音によって余分なサイクルが 形成された場合には、４つ以上のサイクルがスタック５８に存在し、現在のビッ トに開運していることに注意されたい。

雑音問題等に起因してスタック５８の最後の４つのレベル６０が高レベルおよび 低レベルの論理値を有し不確定なＵＤ論理レベルが無視される。また、論理デー タデコーダ７８は論理レベル判定手段８４を有し、この論理レベル判定手段８４ は入力８６を介してサイクル蓄積手段７２に接続されている。論理レベル判定手 段８４はサイクル蓄積手段８２によってスタック５８から読み込まれる高レベル 論理値および低レベル論理値の発生を合計し、４サイクルの内どれが最も頻繁で あるかを判定するように構成されている。最も頻繁に発生するものが受信したデ ータビットの論理レベルであるものとして論理レベル判定手段８４によフて使用 される。

本発明においては、論理レベル判定手段８４が最後の論理データビットに聞達し ているスタック５８からの４サイクルを読み込むことができるようにビット同期 を有することは本質的なことである。論理レベル判定手段８４は出力８８を有し 、この出力８８を介してデータビットの判定された論理値を１０ビツトシフトレ ジスタ９０に供給している。

出力４７における論理データの連続するサイクルはサイクル蓄積手段８２によっ て蓄積され、その結果のデータビットがｌＯビットシフトレジスタ９０に蓄積さ れる。１０ビツトシフトレジスタ９０に蓄積される最後の３ビツトはデータバイ トのパリティビットを示している。また、論理データデコーダ７８は１０ビツト シフトレジスタ９０に接続されたパリティ計算手段９２を有し、　ｌＯビットシ フトレジスタ９０の７．ビットのデータに対して３ビツトのパリティを計算して いる。比較器９４はパリティ計算器９２からの計算されたパリティビットをシフ トレジスタ９０のデータバイトのパリティビットと比較し、パリティビットの一 致または相違を示す出力９６を発生する。

フラグコード発生器９８が出力９６に接続され、パリティビットが一致しないデ ータバイトを人力９９を介して１６道でＢＰのようなエラーコードと置き換える 。一致したパリティビットを有する入力９９における有効なデータバイトはフラ グコード発生器９８によって影響されない。

フラグコード発生５９８の出力１００は受信ｌ１１８ａによる別の処理用の蓄積 手段１０２に接続されている。

この処理はエラーバイトの発生する割合を監視している。データ受信機１８ａは レジスタにエラー計数値を保持している。このエラー計数値はエラーバイトの発 生で増大し、有効バイトによって低減する。エラー計数値が例えば５０のような 設定値を越えた場合には、全ての受信したバイトは放棄される。また、この処理 は蓄積手段１０２に接続されたダイナミックグループ長データバイトエラーマス キング手段１０４による処理を含んでいる。エラーマスキング手段１０４は蓄積 手段１０２の送信ブロックＴＢの隣接するデータバイトを比較し、エラーコード を有するバイトの発生位置を記憶するように構成されている。エラーコードバイ トに続き、別のエラーコードバイトに先立つ隣接する有効なデータバイトの数は エラーマスキング手段１０４によって比較される。エラーコードバイトの数が有 効なバイトの数を越えた場合には、有効なバイトはエラーであると見なされ、エ ラーマスキング手段１０４によってエラーバイトとしてフラグが立てられる０例 えば、フラグが立てられた２つのエラーバイトに続いて１つの有効なバイトと１ つのエラーコードバイトがある場合には有効なバイトは可能性の高いエラーバイ トとして問題にされ、フラグが立てられる。このように、エラーマスキング手段 １０４は送信ブロックＴＢの受信したデータ内に広がるエラーを予測するのに使 用される。

（以下余白） また、この処理はデータパケット画像オーバーレイ手段１０６を有している。こ の手段１０６はエラーコードバイトを有する第１の送信ブロックのデータパケッ トＤＰをエラーコードバイトを有する同じ送信ブロックの第２および別の再送信 の第２および別の（例えば８までの）データパケットＤＰでオーバーレイするよ うに構成されている。

画像オーバーレイ手段１０６は前述したデータパケットＤＰの全てから有効なデ ータバイトをとり、全てのこのようなデータパケットＤＰから有効なバイトを有 する新しいデータパケットＤＰをマイクロプロセッサ５０のデータパケット画像 蓄積部に形成する。このようにして、１つのデータパケットＤＰのエラーバイト としてコード化された特定のバイトは他のデータパケットＤＰの１つによって供 給される。

この処理はオーバーレイと呼ばれ、再送信によって受信されたデータを完全にす るようになっている。

データパケット画像オーバーレイ手段１０６は受信機の出力２０ａに接続され、 エラー補正されたデータパケットＤＰをホストコンピュータ２０に送出する。

また、最終のデータパケットＤＰはここに説明するように受信機１８ａによって 使用されてもよい、マイクロプロセッサは第８図に示すように受信機周波数オフ セットエラー補正手段ｌｌＯを有するようにプログラムされている。

周波数オフセットエラー補正手段１１０はスタック５８の１６サイクルのデータ に対して周波数分析を行うように構成されている周波数分析手段を有している。

この分析は送信ブロックＴＨのプリアンプルＰＡの間に行われる。

周波数分析手段はスタック５８に含まれている周期を読み取り、最初の周期の継 続期間を他の全てのサイクルと比較する。この比較においては周波数分析手段は 例えばサイクルの周期の約０．４％（周波数で約５Ｈｚ）のような狭い帯域幅の ウィンドウを最初の周期の周りに加える。それから、周波数分析手段はウィンド ウ内に周期を有するスタック５８上の他のサイクルの数を計数する。この計数は スタック５８の１６サイクルの全てについて行われる。２つの周波数、すなわち １４１５Ｈｚおよび１５８５Ｈｚが使用されるので、異なる周期測定結果を有す る２つのサイクルが一般に最も高い計数値を有して現れる０周波数分析手段は最 も高い計数値を有する２つのサイクルの周期が低論理レベルおよび高論理レベル 用の実際の周期であるとする。この周期は前述したように高論理レベルおよび低 論理レベルのサイクルの周波数に関連している。最も高い計数値を有する２つの サイクルの周波数カ月０ＯＨｚ以上離れている場合、または最も高い計数値が例 えば可能な８の内の４のような設定値以上である場合、エラー補正手段１１０は 有効とみなし、２つのトーンデータ通信が設定される。

トランシーバ１６のドリフトのために、実際に受信した周波数が１４１５Ｈｚお よび１５８５Ｈｚの公称値に正確に等しくないことがある。この逸脱がドリフト エラーＤＥであり、周波数の偏りを補正する０周波数分析手段は実際に受信した ２つの周波数に中心が設けられるように帯域幅ウィンドウ６２を調整する。

計数値が第６図のしきい値Ｔ１、Ｔ２、Ｔ３およびＴ４に対応する可聴周波周期 タイマ５２の計数値の限界は次のように計算される。

可聴周波周期＝ＸＴＡＬ タイマ制限　Ｔｉ−Ｄｅ ここにおいて、Ｔｉは帯域幅ウィンドウ６２の公称制限値である。すなわち、Ｔ １＝最大１３５０の低論理レベル Ｔ２＝最小１４８０の低論理レベル Ｔ３＝最大１５２０の高論理レベル Ｔ４＝最小１６５０の高論理レベル ＸＴＡＬはマイクロプロセッサ５０の水晶振動子の周波数である。

ＤＥは周波数オフセットエラーに等価な計数値である。

周波数オフセットエラーは高論理レベルおよび低論理レベルのサイクルの両者に 対して同じであると相定される。帯域幅ウィンドウ６２は周波数エラーオフセッ ト補正手段によって調整されるので、高論理レベルおよび低論理レベルのサイク ル閘の周波数差の半分以上の周波数エラーオフセットを有するデータが受信され 、補正される０本実施例においては＋／−２００Ｈ２までの周波数エラーオフセ ットの補正が送信ブロックＴＢのプリアンプルの間で可能であると考えられる。

更に、データブロックの受信の間の４０Ｈｚまでの周波数ドリフトも可能である 。モデム１８のデータ送信１１１１８ｂはマイクロプロセッサ５０をデータ受信 機１．８　ａと共有する。また、データ送信機１８ｂの出力１２０は例えば２極 アクテイブローパスフイルタのようなローパスフィルタ１２２に接続されている 。出力１２０はデータ受信機１８ａの出力４７で受信されるデータに類似したデ ィジタル可聴周波データを伝送する。

フィルタ１２２は高次の調波をディジタルオーディオデータから取り除き、出力 １２４に帯域制限ディジタル可聴周波数を発生する。出力１２４はレベル増幅器 １２６に接続され、フィルタ１２２からの信号を増幅している。

可聴周波分離およびインピーダンス監視変成器１２８が入力１３０を介して増幅 器１２６に接続されている。変成器１２Ｂはトランシーバ１６に変換される出力 １６ｂに接続されている。変成器１２８はトランシーバ１６に対する平衡接続、 アース接続または不平衡接続を考慮している。

送信されるデータは出力２０ｂを介してホストコンピュータ２０によって蓄積手 段１０２（第７図）にバイトで設定される。

マイクロブロセッ５０は第１４図に示すように可聴周波論理データ符号器１４２ を有するようにプログラムされている。符号器１４２は３　ｍ　ｓの周期で作動 するように設定されているビット速度タイマ５７からの割り込みによって作動さ れるように接続されている。

符号器１４２は蓄積手段１２０から次のバイトの７ビツトを読み出す手段１４４ を有している。この７ビツトは並列−直列コンバータとして作動する１０ビツト シフトレジスタ１４６にロードされる。パリティ発生器１４Ｂはレジスタ１４６ にロードされる３ビツトパリテイを計算する。

ビットチェック１５０がレジスタ１４６にその出力１５２を介して接続されてい る。ビットチェック手段１５０は低論理レベルサイクル用の周期を発生する手段 １５Ｂに接続された出力１５４と高論理レベルサイクル用のｆｆ　ＦＪＴを発生 する手段１６０に接続された出力１５Ｂとを有している。レジスタ１Ｂ２が手段 １５６および１６０に接続され、後で使用するためにサイクルの周期を蓄積する ように構成されている。また、マイクロプロセッサ１５０は第１３図に示すよう に可聴周波論理データ発生手段１６４を有するようにプログラムされている。デ ータ発生手段１６４はレジスタ手段１６２から次の半サイクルの周期を読み出す 手段１６６および計数値を可聴周波周期タイマ５２に設定す発生手段１３２は手 段１６８に接続されたサイクル発生器１７０を有している。サイクル発生８１７ ０の出力は各半サイクル毎に反転する。好ましいことには、本実施例においては 、低論理レベルデータ用に４つの完全なサイクルが発生し、高論理レベルデータ 用に５つの完全なサイクルが発生する。出力１４０はマイクロプロセッサ５０の 出力１２０に接続されている。

ビット速度タイマ５７から各割り込みが発生すると、別のビットが符号化され、 対応する数のサイクルが出力１７２に発生する。

ビットの最後のサイクルが出力１７２に発生しつつある場合には、ビット速度タ イマ５７の割り込みはそのビットデータ用のサイクルを発生するのにデータ発生 手段１６４で使用するために次のビットの周期計数値をレジスタ１６２に供給す る。

レジスタ１４６からの全てのビットが送信されると別のバイトのデータがレジス タ１４６にロードされる。

データ発生手段１６４によって発生し送信されるビットは位相が一致し、各々は １４１５Ｈｚおよび１５８５Ｈｚのそれぞれ４サイクルまたは５サイクルのディ ジタル可聴周波数を有している０位相の一致はデータビット間の歪を低減し、ビ ット変移を予測することによってデータ受信機によるデータからのビット速度の 抽出を補助するために本質的なものである。モデム１８はウォチドッグタイマ回 路を有し、このウォッチドッグタイマ回路は（正しい動作を示すために）マイク ロプロセッサ５０によって周期的に発生するパルスを受信し、パルスが設定時閉 以内に受信されない場合にマイクロプロセッサ５０をリセットするように構成さ れている。これはマイクロプロセッサ５０が不十分な電力によってロックされた 場合の値である。

使用においては、本発明のデータ通信システムｌＯは、単信事例波帯（ＳＳＢ） ＩＦ）ランシーバ１６を有するＨＦ通信チャンネルを介して大陸部距離のような 比較的長い距離にわたってデータを送信および受信するために使用される。第２ 図に示すようにデータはパーソナルコンピュータ２４、データロガ−２６、移動 ユニット２８またはメインフレーム３０等閑で送受信されてもよい。

次に、第１５図ないし第１９図を参照してバイトの受信およびデコードにおける データ受信機１８ａの動作について説明する。第１５図には受信した送信ブロッ クからビットを復調する処理が示されている。この処理は機能ブロック１８０な いし１８Ｂから構成されている０機能ブロック１８０においては、データ受信機 １８ａは主に２つの周波数についてのサイクルを有するフィルタされ矩形化され たディジタル可聴周波論環データを受信する（第４図および第８図）、可聴周波 周期タイマ５２は受信時サイクルの各々の周期を測定し、この周期を表す計数値 を形成する。

機能ブロック１８２においては、各サイクルの論理値が帯域幅フィルタ６２（第 ６図）によって決定され、可聴周波スタック５８（第５図）のレベル６０の１つ に蓄積される。

同時に、機能ブロック１８４においては、周波数エラー補正手段８がスタック５ ８の１６のレベル６０を読み取り、簡単な周波数分析を行い、高論理レベルのサ イクルおよび低論理レベルのサイクルの適切な周波数を決定する０機能ブロック １８４においては、スタ　□ツクのデータは送信ブロックＴＢのプリアンプルＰ Ａ（第３図）のデータである。

上述したように適切な周波数が決定されると、これらの周波数は低レベルおよび 高レベル論理サイクル用の１４１５Ｈｚおよび１５８５Ｈ２の公称周波数とそれ ぞれ比較され、ドリフトエラーＤＥが計算される。

ドリフトエラーＤＥは機能ブロック１８２で使用され、帯域幅ウィンドウ６２（ 第６図）のしきい値ＴＩ、Ｔ２、Ｔ３およびＴ４を調整する。

同時に、機能ブロック１８Ｂにおいては、クロック抽出手段６４が論理レベルの 一方のビットから他方のビットへの変化を検出する。変化の発生時が記憶され、 ビット速度タイマ５７の最大計数値が調整される。

ビット速度タイマ５７が抽出されたビット速度より優先している計数値の場合に は僅かに増大するように調整が行われる。送信ブロックＴＢのプリアンプルＰＡ の区分においては、抽出されたビット速度とタイマ５７のビット速度との間の位 相エラーがかなり異なることがある。抽出された速度にビット速度タイマ５７を 比較的迅速に固定するには、より大きな変化がビット速度タイマ５７の最大計数 値に行われる。

ビット同期が近接し達成されると、計数値の変化する大きさは低減し、誤った論 理変化に対しても良好な免疫性を有する遅いロックアツプが与えられる（第９□ 　図）。

機能ブロック１８８においては、サイクル蓄積器８２がスタック５８から最後の ４つのサイクルを読み取り、論理レベル判定手段８４がサイクルからデータビッ トの論理値を決定する（第７図）。不確定サイクルは無視され、高レベルおよび 低レベル論理サイクルの数が同じ場合、ビットは高論理レベルにされる。データ のビットは第５図の処理によって受信され、変調される。

第１６図には、データのバイトを同期しながらデコードする処理が示されている 。この処理は機能ブロック１９０ないし１９Ｂを有する。

機能ブロック１９０においては、第１５図の処理の結果からの間接データビット が逐次シフトレジスタ９０に蓄積される。このビットは７ビツトのデータおよび ３ビツトのパリティを有する０機能ブロック１９２においては、パリティ発生手 段９２は７ビツトのデータに対するパリティビットを計算する。この計算された パリティビットは１０道したパリティビットと比較され、パリティビットに差が ある場合には、機能ブロック１９４はバイトにエラーバイトとしてのフラグを立 てる。

それから、バイトエラーの速度が機能ブロック１９６でチェックされ、速度が早 すぎる場合には、機能ブロック１９６はデータ受信機１８ａに受信データバイト を無視させるように指示する。７ビツトの受信データバイトは別の処理用に蓄積 手段１０２に設定される。

第１７図には、バイト同期処理が示されている。この処理は機能ブロック２００ ないし２０６を有する。

機能ブロック２００においては、データ受信機１８ａは蓄積手段１０２を監視し 、第１のスタートバイトＳＴＩを捜して、次に続くデータバイトを同期させる。

機能ブロック２０２においては、スタートバイトの値がチェックされ、第１のス タートバイトＳＴＩであるかまたは第２のスタートバイトＳＴ２であるかを決定 する。それから、機能ブロック２０４は第１のブロックヘッダＨＤＩの受信を待 機する０機能ブロック２０６は第１のスタートバイトＳＴＩが受信されない場合 第１のブロックヘッダＭＤＩに不受信としてフラグを立てる。

第１８図には、伝送ブロックＴＢの受信処理が示されている。この処理は機能ブ ロック２０８ないし２１４を有する。

機能ブロック２０８においては、スタートバイトＳＴｌまたはＳｒ１がデータ受 信機１８ａによってチェックされ、伝送ブロックＴＢがショートブロック（Ｓ７ １＝１６道の０１，５Ｔ２＝１６進の０２）であるかまたはロングブロック（Ｓ Ｔ１＝１６道の０３．５Ｔ２＝１６進の０４）であるかを決定し、すなわちデー タパケットＤＰがＯバイトであるかまたは１２８バイトであるかを示す。

機能ブロック２２０においては、１２８バイトのデータバイト）ＤＰは蓄積手段 １０２に蓄積される０機能ブロック２１２においては、ヘッダＭＤＩのデータチ ェックサムバイトが読み込まれ、５ＥＬＣＡＬＬコマンドのようなデータが送信 されたかどうかが調べられる０機能ブロック２１４においては、第２のヘッダＨ Ｄ２が別のエラー補正用にヘッダＭＤＩと比較される。

第１９図においては、蓄積手段１０２の受信データの別の処理が示され、この処 理は機能ブロック２１６および２１８で構成されている０機能ブロック２１６に おいては、２つのヘッダＨＤＩおよびＨＤ２がエラーバイトを除去するためにオ ーバーレイされている。

宛先識別バイトＤＩＤがチェックされ、受信したデータが特定のモデム１８用の ものであるかどうか判定される。

機能ブロック２１８においては、送信ブロックＴＨのデータバイト（エラーバイ トを除く）がエラーのない送信ブロックを形成するために同じ送信ブロックＴＢ の再送信用のブロックとオーバーレイされる。

第１０図には、上述した種々の処理の典型的な継続期間が示されており、この図 において波形ＡはプリアンプルＰＡを検出するための時間を示し、波形Ｂは周波 数エラーオフセットの判定および帯域幅ウィンドウ６２の調整用の時間を示し、 波形Ｃは急速ビット同期用の時間を示し、波形りはスタートバイトを検出する時 間を示し、波形Ｅは送信ブロックＴＢの検索用の時間を示している。

第１図には本発明の典型的なタイミング図が示されており、この図において波形 Ｆは３　ｍ　ｓ間隔のリアルタイムを示し、波形Ｇは受信した可聴周波論理デー タを示し、波形Ｈは受信した可聴周波論理データの実際の周波数を示し、波形Ｉ は出力４７における矩形の可聴周波信号を示し、波形Ｊは第１５図の処理による サイクルを処理するように波形Ｉの立ち下がりエツジから取り出した割り込み信 号を示し、波形にはデータの論理状態における変化を予測するビット速度タイマ ５７からとられた割り込みを示し、波形りは他のタスクを実行するマイクロプロ セッサ５０に有効な時間を示している０本発明を使用することにより、データは ＨＦ無線波の大陸前距離にわたって送信され、エラーは補正される。

本発明の装置１０　！！　ＨＦ媒体において動作することができるので、一般に 障害が少ないＶＨＦまたはＵＨＦのような他の無線媒体においても有効に動作す ることができる。

当業者にとって明らかであるような変更および変形は本発明の範囲内に入るもの と考えられる。

ｈ　５ 国際調査報告 ＵＳ４５９６０２２　ｕｓ　４６２７０７８

Claims (12)

【特許請求の範囲】
1. １．無線トランシーバのような帯域制限可聴周波論理源とホストコンピュータと の間を接続するように構成されるデータ通信装置用のモデムであって、Ａ）次の 構成要素を有するデータ受信機と、ａ）入力が帯域制限可聴周波論理源に接続さ れるように構成されている帯域フィルタ、 ｂ）前記帯域フィルタの出力に接続され、急速なゼロ交差を有する複数のサイク ルを有する実質的な矩形波信号を発生する距形化回路であって、前記サイクルは 高レベル論理値および低レベル論理値間で状態が変化するデータ論理ビットを構 成し、該データ論理ビットはデータ論理バイトを構成している前記矩形化回路、 ｃ）前記距形化回路の出力に接続され、同じ方向において連続してゼロを交差す る点間の遅延時間を示す計数値を算出するように構成されている可聴周波周期タ イマ、 ｄ）前記可聴周波周期タイマからの計数値を受信し、計数値をフィルタするよう に構成されている帯域幅ウインドウ、 ｅ）データビットが高論理レベルから低論理レベルにまたはその逆に変化する状 態変化の一つにある場合を予測するために別の計数値を算出し、割り込み信号を 発生するように構成されているビット速度タイマ、ｆ）前記データビットの状態 の変化に応答するとともに、ビット同期通信を設定するために、前記状態の変化 が発生した予測時点が突際の状態の変化に一致しない場合ビット速度タイマを変 更するように構成されているビット速度同期手段、 ｇ）特定のビット列に応答し、バイト同期通信を設定するバイト同期手段、およ び ｈ）前記ビットおよびバイトにおけるエラーを検出し、この検出したエラーに対 してエラーコードを付けてフラグをたてるように構成されているエラー検出手段 、Ｂ）次の構成要素を有するデータ送信機と、ａ）前記データビット用の前記サ イクルを発生する発生手段、および ｂ）前記発生手段からのサイクルを受信し、該発生サイクルから高周波成分をフ ィルタして除去するように接続され、帯域制限可聴周波論理信号を発生するロー バスフィルタ、 を有することを特徴とするデータ通信装置用のモデム。
2. ２．前記帯域幅ウィンドウは、２つの帯域を定める４つの計数しきい値を有し、 前記２つの帯域内において前記計数値は高レベル論理値のサイクルまたは低レベ ル論理値のサイクルの１つに関連しており、前記２つの帯域外において前記計数 値は前記サイクル用の不確定な論理値に関連していることを特徴とする請求の範 囲第１項記載のモデム。
3. ３．前記データ受信機は複数のレベルを有する可聴周波スタックを有し、前記可 聴周波スタックは前記計数値および前記レベルの各々にサイクルの１つの前記論 理値の対応する値を記憶するように構成され、前記可聴周波スタックは隣接する レベルが隣接するサイクルの計数値および論理値を有するようにエンドレスルー プに形成されていることを特徴とする請求の範囲第１項記載のモデム。
4. ４．前記データ受信機の前記ビット速度同期手段は、比較器、第１のデータレジ スタおよび第２のデータレジスタを有し、前記第１のデータレジスタは可聴周波 スタックに蓄積された最も新しいサイクル用の論理値を表す蓄積値を有し、前記 比較器は第１のレジスタの論理値を現在のサイクル用の帯域幅ウィンドウから出 力される論理値と比較するように接続され、前記論理値に応答して、論理値が同 じである場合、前記現在のサイクル用のビット速度タイマの別の計数値を前記第 ２のレジスタにロードし、前記論理値に応答して、該論理値が異なる場合、可聴 周波スタックからの前記最も新しいサイクル用の計数値を前記第２のレジスタに ロードし、データビット用の論理状態の前記変化の一つを示すことを特徴とする 請求の範囲第１項、第２項または第３項記載のモデム。
5. ５．前記ビット速度同期手段はビット同期手段を有し、該ビット同期手段は位相 エラーを判定するように前記第２のレジスタの計数値をビット速度タイマの別の 計数値と比較する手段と、ビット速度タイマを前記データビットに同期させるよ うにビット速度タイマを位相エラーの絶対値に対して一定値変更する別の手段と を有することを特徴とする請求の範囲第４項記載のモデム。
6. ６．前記データ受信機は可聴周波スタックから全ての計数値を読み取るように構 成されている周波数オフセットエラー補正手段を有し、該周波数オフセットエラ ー補正手段は一方の計数値が高論理レベル値のサイクル用の最も有効な計数値に 関連し、他の計数値が低レベル論理値のサイクルの最も有効な計数値に関連して いる２つの計数値を測定するように構成されている周波数分析手段を有し、前記 周波数オフセットエラー補正手段は前記２つの計数値を２つの欠陥計数値と比較 して、エラー値を判定するように構成され、前記周波数オフセットエラー補正手 段は更に計数値のしきい値をエラー値にほぼ等しい値変更して帯域幅ウィンドウ をサイクルに調整するように構成されていることを特徴とする請求の範囲第３項 ないし第５項のいづれかに記載のモデム。
7. ７．前記周波数分析手段は前記計数値の各々について比較的狭い時間ウィンドウ を発生するように構成され、また前記周波数分析手段は前記時間ウィンドウの各 々内に他の計数値がいくつ発生したかを判定するように構成され、更に前記周波 数分析手段は他の計数幅が最も多く発生したタイムウィンドウが高レベルおよび 低レベル論理値のサイクル用の最も有効な計数値であると判定するように構成さ れていることを特徴とする請求の範囲第６項記載のモデム。
8. ８．前記データ受信機は前記ビット速度タイマからの割り込み信号に応答すると ともに、所望の数の最も新しいサイクル用の論理値を可聴周波スタックから読み 出すように構成されているサイクル蓄積手段と、前記論理値を比較し、２つの論 理値のいづれが優勢であるかを決定するように構成されている論理レベル決定手 段とを有し、この優勢な論理値は前記最も新しいサイクルが関連しているデータ ビット用の論理値であると判定されることを特徴とする請求の範囲第２項ないし 第７項のいづれかに記載のモデム。
9. ９．低レベル論理値ビットは４サイクルで構成され、高レベル論理値ビットは５ サイクルで構成され、低レベル値ビット用のサイクルの周期は高レベル値ビット 用のサイクルの周期よりも大きいことを特徴とする請求の範囲第８項記載のモデ ム。
10. １０．前記ビット速度同期手段はプリアンブル型のデータビットに応答して、前 記位相エラーを複償するようにビット速度タイマが変えられる量が前記プリアン ブルの間にビット同期通信を達成する速度を増大するようにデータビットの他の 形式のものよりも実質的に大きいことを特徴とする請求の範囲第５項記載のモデ ム。
11. １１．トランシーバ、コンピュータ手段および両者間に接続されたモデムを有し 、該モデムは先行する特許請求の範囲のいずれかに従って特徴付けられているも のであることを特徴とするデータ通信システム。
12. １２．前記トランシーバは高周波単側波帯型のものであることを特徴とする請求 の範囲第１１項記載のデータ通信システム。