KR960013301B1 - 데이터 통신장치용 모뎀 및 데이터 통신 시스템 - Google Patents

Abstract

내용 없음.

Description

[발명의 명칭]

데이터 통신장치용 모뎀 및 데이터 통신 시스템

[도면의 간단한 설명]

제1도는 본 발명의 양태에 따른 모뎀을 구비한 본 발명의 양태에 따른 데이터 통신 시스템의 블록선도.

제2도는 제1도의 데이터 통신 시스템의 대표적인 배열도.

제3도는 제1도 모뎀과 함께 사용하기 위한 구체적인 데이터 프로토콜(protocol)의 도면.

제4도는 제1도의 모뎀의 데이터 수신기의 블록선도.

제5도는 제4도 데이터 수신기의 오디오 선도.

제6도는 제4도의 데이터 수신기의 디지틀 오디오 소프트웨어 대역폭 윈도우와 클럭 발생수단의 선도.

제7도는 제4도 데이터 수신기의 비트속도 동기수단과 논리데이터 데코우더의 선도.

제8도는 제4도 데이터 수신기의 수신기 주파수 오프세트 오차 고정수단의 선도.

제9도는 수신 논리 비트에 의한 자기보유(lockup)의 빠르고 느린 영역을 나타내고, 위상오차가 종축상에 나타나며 3밀리초 구획에서 시간이 횡축상에 나타나게한 제7도의 비트속도 동기 수단의 비트속도 동기 그래프.

제10도는 제4도의 데이터 수신기를 위한 대표적인 비트와 비이트 동기 처리를 나타내는 타이밍 선도.

제11도는 제4도 데이터 수신기를 위한 타스크의 타이밍 선도.

제12도는 제1도 모뎀의 데이터 송신기의 블록선도.

제13도는 제12도 데이터 송신기의 오디오 논리데이터 발생수단의 선도.

제14도는 제12도 데이터 송신기의 오디오 논리데이터 엔코우더의 선도.

제15도는 제4도 데이터 수신기의 비트동기와 비트 재축조의 플로우챠트.

제16도는 제4도 데이터 수신기를 위하여 제7도에 해당하는 바이트 재축조 또는 논리데이터 데코우딩의 플로우챠아트.

제17도는 제4도의 데이터 수신기의 비이트 동기의 플로우챠트.

제18도 및 제19도는 제4도의 데이터 수신기에 의하여 전송블록을 수신하는 것에 대한 플로우챠트이다.

[발명의 상세한 설명]

본 발명은 데이터 통신 장치용 모뎀 및 데이터 통신 시스템에 관한 것으로, 특히 훨씬 더 높은 주파수매체에서 작동하기에 매우 적합한 것일지라도 고주파 통신매체에서 사용하기 위한 데이터 통신 시스템용 모뎀 및 데이터 통신 시스템에 관한 것이다.

[발명의 분야]

일반적으로 공기와 같은 비지향성 매체에서 데이터 통신은 비교적 짧은 거리범위에서 비교적 높은 속도와 비교적 고주파로 수행된다. 대기중에서 사용된 데이터 통신 채널방식은 거리를 마이크로파 링크에서 처럼 통상 시선이 미치는 데까지 제한한다. 비교적 먼거리의 통신은 실예를 들면 초단파와 같은 비교적 낮은 주파수 통신채널에 의하여 달성되었다.

통상적으로 종래 모뎀은 초단파(VHF) 또는 극초단파(UHF) 또는 마이크로파 주파수에서 작동하거나 전화기 및 동축 케이블과 같은 유도매체 상에서 작동하도록 설계되었다. 이러한 종래 모뎀은 기본적으로 양호한 전송속도를 갖도록 설계되었다. 종래 기술의 모뎀에 의하여 사용된 전자기적 매체의 전기적 조건과 특성은 실제로 일정하다. 비교하건데 고주파(HF) 매체상에서 통신은 자주 변하고 신뢰성 없는 전기적 조건과 특성에 의하여 복잡해진다. 이러한 복잡성은 버어스트 잡음, 플러터 훼이딩(flutter fading) 주파수 드리프트, 지연왜곡 또는 멀티패싱(multipathing) 및 다른 종래 매체보다 일반적으로 큰 잡음레벨을 포함한다. 이러한 잡음은 전파파(傳播波)의 성층권 교란, 수신기 입력의 열작용과 중간 주파수의 열작용에서 주로 기인되는 상호 관련없는 불규칙 잡음이다. 이 잡음은 대역제한된 백색 잡음과 유사하다. 잡음 또한 대기교란, 인접채널의 크로스토오크, 이그니션 잡음등에 의해 발생하는 상호 관련된 불규칙 잡음이기도 하다. 이 잡음은 신호에 부가되는 짧고 강한 주기의 잡음 형태로 그 자제가 강력한 버어스트식 발생과 표시로 특징지워진다.

종래 모뎀의 설계는 일반적으로 고주파 매체의 복잡성을 보상할 수 없었고 그 결과 종래 모뎀을 고주파 사용을 하도록 수정을 하는 시도가 성공하지 못하였다.

고주파 매체에 대한 모뎀 설계의 매력은 데이터가 먼거리(수만 km)에 걸쳐 베이스와 원격지 또는 이동 단말기 사이에서 전송될 수 있고 다른 매체에 비하여 상당한 경제적인 장점이 있다는 것이다.

고주파 매체의 다른 매력은 비교적 적은 비용의 설비와 비교적 복잡하지 않은 통신대역이다. 그러나 오늘날 문제되는 것은 전송데이터의 복귀와 이러한 데이터의 비밀 유지에 있다.

[발명의 요약]

본 발명은 비교적 먼 거리에 걸쳐 데이터 통신을 하기 위해 고주파채널로 사용가능한 모뎀과 데이터 통신시스템을 제공한다. 본 발명의 한가지 양태에 따르면, 데이터 통신 시스템용 모뎀이 제공되는데, 데이터 통신 장치용 모뎀은 무선 송수신기와 같은 대역(band)이 제한된 오디오 논리의 소오스와 호스트 컴퓨터 사이를 연결을 하도록 배설된다.

이 모뎀은 데이터 수신기와 데이터 송신기로 구성되며, 데이터 수신기는 (a) 대역제한된 오디오 논리의 소오스(source)에 접속되도록 배설된 입력을 가진 대역통과 필터를 포함하고; (b) 신속한 제로교차(crossing)를 가지는 다수의 싸이클을 포함하는 구형파 신호를 발생시키기 위해 대역통과 필터의 출력에 연결된 구형파 회로를 포함하되 상기 싸이클은 논리고값과 논리저값 사이의 상태변화에 따라 데이터의 논리비트를 형성하고 또한 이 데이터의 논리비트는 데이터의 논리바이트를 형성하며; (c) 구형파 회로의 출력에 접속되고 동일 방향으로 연속적인 제로 교차 사이에 시간지연을 나타내는 카운트 신호를 발생시키도록한 오디오 주기 타이머를 포함하고; (d) 오디오 주기 타이머로부터 카운트 신호를 수신하고 이 카운트 신호를 필터링하도록 구성된 대역 폭 윈도우(window)를 포함하고; (e) 다른 카운트 신호를 발생시키고 또한 데이터의 비트가 논리고에서 논리저 또는 그 반대의 상태의 변화중 어느 한가지 상태의 변화를 언제 가지는가를 예상할 수 있도록 인터럽트 신호를 발생시키도록 구성된 비트율 타이머를 포함하고; (f) 데이터 비트의 상태 변화에 감응하고 또한 비트 동기 통신을 달성하기 위하여 상태 변화가 발생하는 예상된 시간이 실질적인 상태 변화와 일치되지 않을때 비트율 타이머를 변경시키도록 구성된 비트율 동기수단을 포함하고; (g) 비이트동기 통신을 달성하도록 특정 열의 비트에 응답하는 바이트 동기 수단을 포함하고; (h) 상기 비트와 바이트에서 오류를 검출하고 이렇게 검출된 오류를 오류 코우드 또는 코우드들로 플래그 시키도록 구성된 오류검출 수단들을 포함하며, 데이터 송신기는 (a) 데이터 비트의 상기 싸이클을 발생시키는 발생기 수단; (b) 발생기 수단으로부터 싸이클 신호르 수신하여 발생된 싸이클 신호로부터 고주파 성분을 필터링하여 대역 제한된 오디오 주파수의 논리신호를 발생시키도록 접속된 비교적 낮은 대역통과 필터수단들을 포함한다.

본 발명은 또다른 양태에 따르면, 송수신기, 컴퓨터 수단과 그들 사이에 접속된 모뎀으로 이루어진 데이터 통신 시스템을 제공한다. 모뎀은 데이터 통신 장치용 모뎀 으로 구성되며, 이 모뎀은 무선 송수신기와 같은 대역제한된 오디오 논리의 소오스와 호스트 컴퓨터 사이를 연결하도록 배설된다.

이 모뎀은 데이터 수신기와 데이터 송신기로 이루어지는데, 데이터 수신기는 a) 대역제한된 오디오 논리의 소오스와 접속되도록 배설된 입력을 가진 대역통과 필터를 포함하고; b) 신속한 제로교차를 가지는 다수의 싸이클을 포함하는 구형파 신호를 발생시키기 위해 대역통과 필터의 출력에 연결된 구형파 회로를 포함하되 상기 싸이클은 논리고값과 논리저값 사이의 상태변화에 따라 데이터의 논리비트를 형성하고 또한 이 데이터의 비트논리는 데이터의 논리바이트를 형성하며; c) 구형파 회로의 출력단에 접속되고 동일방향으로 연속적인 제로교차 사이에 시간지연을 나타내는 카운트 신호를 발생시키도록 구성된 오디오 주기 타이머를 포함하고; d) 오디오주기 타이머로부터 카운트 신호를 수신하고 이 카운트 신호를 필터링하도록 구성된 대역폭 윈도우를 포함하고; e) 다른 카운트 신호를 발생시키고 또한 데이터의 비트가 논리고에서 논리저 또는 그 반대의 상태의 변화중 어느 한가지 상태의 변화를 언제 가지는가를 예상할 수 있게 인터럽트 신호를 발생시키도록 구성된 비트율 타이머를 포함하고; f) 데이터 비트의 상태변화에 감응하고 또한 비트동기 통신을 달성하기 위하여 상태 변화가 발생하는 예상된 시간이 실질적인 상태변화와 일치되지 않을때 비트율 타이머를 변경시키도록 구성된 비트율 동기수단을 포함하고; g) 바이트 동기 통신을 달성하도록 특정열의 비트에 응답하는 바이트 동기 수단과; h) 비트와 바이트에서 오류를 검출하여 이러한 검출오류를 오류 코우드 또는 코우드들로 플래그시키도록 구성된 오류검출 수단들을 포함하며, 데이터 송신기는 a) 데이터 비트의 싸이클을 발생시키도록한 발생기 수단; b) 발생기 수단으로부터 싸이클을 수신하여 발생된 싸이클로부터 고주파 성분을 필터링하여 대역제한된 음성 주파수 논리신호를 발생시키도록 접속된 비교적 낮은 대역통과 필터 수단을 포함한다. 본 발명은 다른 통신기기가 사용될 수 있음이 이해되지만 SSB 고주파 통신과 채널을 특별히 참고하여 이후 기술된다.

[본 발명의 상세한 설명]

제1도에서, 데이터 통신 시스템(10)은 신호를 수신하고 방송하는 안테나(14)가 신호를 수신하고 전송하는 송수신기(16)에 접속되고, 모뎀(18)이 무선 송수신기(16)를 호스트 컴퓨터(20) 등과 인터페이스하도록 설치되어 있다. 본 실시예에서, 안테나(14)는 예컨대 대기(공기)와 같은 고주파 통신 채널을 통해 고주파(HF) 무선신호를 수신하고 방송하도록 구성된다. 바람직한 실시예에서 무선 송수신기(16)는 고주파 송수신기의 형태여서 충분히 고주파수 대역의 주파수로 전환될 수 있다. 바람직하게 무선 송수신기(16)는 음성채널을 통한 통신용의 간단한 단측파대(SSB)형의 통상적인 송수신기이다.

본 발명의 모뎀(18)은 고주파 통신채널을 통한 특히 어려운 데이터의 송신 및 수신을 보상하도록 설계된 것이다. 따라서 모뎀(18)은 다른 통신매체, 예컨대 진폭변조(AM)에 의한 고주파 시티즌 밴드(CB), 무선 또는 주파수 변조(FM)에 의한 초단파 또는 극초단파이거나 지상통신선(land line)과 같은 다른 통신매체에 사용하는데 쉽게 응용될 수 있다.

모뎀(18)은 데이터 수신기(18a)와 송신기(18b)로 이루어진다. 데이터 수신기(18a)는 안테나(14)에 의하여 수신된 고주파 신호의 복조에 의하여 송수신기(16)의 출력단(16a)에서 발생된 오디오 신호를 수신한다. 데이터 수신기(18a)는 입출력(I/O)포오트(20a), 예컨대 RS232 직렬 입력 포오트 또는 STD(표준) 컴퓨터 표준포오트이거나 IBM 컴퓨터 버스 표준 포오트 등을 경유하여 호스트 컴퓨터(20)에 접속되며, 이 포오트(20a)를 통하여 컴퓨터(20)는 고주파 신호로부터 유도된 데이터를 수신한다. 호스트 컴퓨터(20)는 I/O 포오트(20b)에 의하여 데이터 송신기(18b)에 접속되고 그에 의하여 데이터 송신기(18b)에 데이터를 전송한다. 데이터 송신기(18b)는 송수신기(16)의 입력단(16b)에 접속되어 송수신기(16)가 송출하게 되는 엔코우드된 데이터를 전송한다. 출력단(16a) 과 입력단(16b)에 나타내는 신호는 각기 수신 오디오 논리데이터와 송신 오디오 논리데이터에 해당하는 음성 주파수 오디오 논리데이타 신호이다.

바람직하기로는 오디오 논리데이터 신호는 무선 송수신기(16)의 오디오 대역폭의 1/2 주파수 실예를 들면 약 1500Hz의 주파수를 가진다. 편리하게, 데이터의 논리적 고레벨 비트는 약 1585Hz의 가청 주파수로 표시되고, 데이터의 논리적 저레벨 비트는 약 1415Hz의 가청 주파수로 표시된다. 논리 고 및 저레벨 비트의 주파수 표시는 약 170Hz의 차이가 있다. 이 주파수는 종래 무선 송수신기의 작동 능력범위내에서 양호하게 작동하도록 선택되었다. 잘 알 수 있듯이 다른 주파수 표시가 사용될 수도 있다.

본 실시예의 내용에서, 데이터의 각 비트는 약 3밀리초의 지속시간을 가지며 다수의 오디오 주파수의 싸이클로 이루어진다. 실예를 들면 논리고 비트는 통상 1585Hz 오디오 주파수의 5싸이클(약 3.15밀리초의 지속기간)로써 표시되고 반면에 논리적 비트는 4싸이클의 1415Hz 오디오 주파수(약 2.83밀리초의 지속시간)로 표시된다. 두 논리 비트에 대하여 동일한 오류 면역성(immunity)을 부여하기 위해 논리고 및 논리저 비트에 대한 각 주파수가 1500Hz에 대해 일정한 간격을 두게 선택되는 것이 중요하다. 여기서 그 간격은 85Hz가 되도록 선택되었다.

논리데이터 비트에 대한 3밀리초의 지속기간은 비트속도와 비트복귀 사이에 평형을 유지시키도록 선택되었다. 빠른 속도를 위해서는 보다 짧은 지속시간이 필요하고 그리고 보다 신뢰성 있는 비트복귀를 위해서는 보다 긴 지속시간이 필요하다. 논리데이터 비트를 위한 다른 지속시간이 사용될 수 있다. 또한 본 실시예의 내용에서 데이터 바이트는 7데이터 비트와 3패리티 비트로 이루어진다. 3패리티 비트의 계산은 이후 논의된다.

제2도에서 데이터 통신 회로망(22)은 다수의 송수신기(16)와 모뎀(18)들로 이루어진다. 각 무선 송수신기(16)는 모뎀(18)중 각 하나에 개별적으로 접속되어 그에 의하여 여러 가지 유형의 호스트 컴퓨터에 접속된다. 이러한 유형의 호스트 컴퓨터(20)는 PC형 호스트 컴퓨터, 데이터 로거(logger)(26), 이동 또는 휴대가능한 호스트 컴퓨터(28), 메인프레임형(mainframe type) 호스트 컴퓨터(30)등으로 이루어진다. 이동 또는 휴대용 호스트 컴퓨터(28)는 무선 데이터 전송/ 제어 유니트, 이동 프린터 유니트, 지능손 보유 메시지 키패드/표시 유니트 등으로 구성된다.

데이터 통신망(22)에서 데이터는 대륙간 거리와 같이 비교적 먼거리에 걸쳐 또한 통신망(22)내 데이터 통신 장치(10)중 어느 장치 사이에서라도 전송될 수 있다. 모뎀(18)은 2지점간 접촉인 SELCALL(예컨대 현재 상태 표시), 짧은 메시지 택스트를 포함하는 SELCALL+TEXT(신속한 전송)과 어떤 길이의 MESSAGE TEXT를 포함하는 전송포맷에서 작동하도록 설계된다. 고주파 통신방법이 데이터의 통신을 하기에 어려운 환경이므로, 전송 블록(TB)에 대한 바람직한 데이터 프로토콜이 개발되었다. 이 데이터 프로토콜은 제3도에 도시와 같이 PRE-AMBLE(PA), 이어서 FIRST START 바이트(ST1) 그다음 FIRST BLOCK HEADER 바이트(HD1), 그다음 SECOND START 바이트(ST2), 그다음 DATA PACKET(DP)와 SECOND BLOCK HEADER 바이트(HD2)들로 이루어진다. 데이터 프로토콜은 또한 전송을 위하여 무선 송수신기(16)의 다음과 같은 것을 가능하게 하는 선행지연부(LDY)를 포함한다. 통상 데이터 프로토콜의 성분은 다음의 시간 범위를 가진다.

모뎀(18)은 SHORT 전송블록과 LONG 전송블록내의 데이터를 사용한다. 전자의 SHORT 전송블록은 호출블록과 확인신호블록으로 사용되고 제로의 데이터 패킷길이를 가지며 반면에 LONG 전송블록은 가변 데이터 정보(MESSAGE TEXT와 SELCAL TEXT)의 전송을 위해 사용된다. PRE-AMBLE(PA)은 바람직하기로 010이 되도록 산출되는 패리티를 가진 1010101 형태의 바이트 데이터로 이루어진다. 이러한 PRE-AMBLE(PA) 구조는 이후 기술되는 바와같이 모뎀(18)의 비트 동기화를 조력하도록 논리고에서 논리저되는 변환점의 수를 최대로 하도록 하는 것이 바람직하다. 이러한 변환점의 수가 최대보다 다소 적을 경우 모뎀(18)의 비트 동기화가 달성되는 속도는 다소 줄어든다. 제1기동바이트(ST1)는 실예를 들면 SHORT BLOCK에 대한 01hex과 LONG BLOCK에 대한 03hex와 같은 단일 바이트를 포함한다. 제1기동바이트(ST1)는 모뎀(18)에 의하여 사용되어 도입되는 수신데이터를 바이트 동기화하는데 조력한다. 바이트의 제1블록 헤더(HD1)는 두 바이트의 발신기확인 코우드(SID), 두 바이트의 수신지 식별 코우드(DID), 하나의 상태 바이트(STAT), 데이터 합계검사 바이트(D-CHK)와 헤더 합계검사 바이트(H-CHK)를 포함하는 7바이트의 데이터를 포함한다. 바람직하게도 블록헤더(HD1와 HD2)내의 바이트는 그들의 비트 패턴이 기동바이트(ST1과 ST2)와 상층되지 않도록 1±S로 보수화 된다. 발신기 식별 코우드(SID)는 전송중인 모뎀(18)을식별한다. 이는 발신기 식별 코우드(SID)가 두 비트의 플리이트(fleet) 코우드로 이루어져 동일 플리이트 코우드를 가진 모뎀(18)만이 통신할 수 있음을 알 수 있다.

수신지 식별 코우드(DID)는 데이터가 전송되어야 하는 모뎀(18)을 식별한다. 이는 수신지 식별 코우드(DID)가 두 비트의 그룹 코우드를 가져 다수의 모뎀(18)의 데이터를 전송받고자 함을 원하고 있음을 알게한다. 상태 바이트(STAT)는 전송되게 되는 전송 블록(TB)의 유형을 식별하기 위하여 여러개의 비트를 포함하고 있다. 실예를 들면, 전송 블록(TB)는 메시지 호출 또는 메시지 확인의 시작 또는 메시지 호출 또는 메시지 확인의 종료 또는 SELCALL 호출 블록 또는 SELCALL 확인 또는 END 명령 또는 또다른 데이터 블록 ID 상태 또는 데이터 패킷 유효확인이다.

데이터 합계검사(D-CHK)는 전송블록(TB)의 데이터 패킷(DP)내 데이터의 7비트의 회전된 배타적 논리합(OR)의 합계검사이다. 전송블록(TB)이 SHORT BLOCK일 경우 데이터가 없게되고 데이터 합계검사(D-CHK)는 000의 값을 갖는다.

단일 바이트의 데이터를 전송하고자 할 경우 단일 바이트의 데이터는 SHORT 블럭의 데이터 합계검사(D-CHK) 바이트내에 삽입될 수 있다. 헤더 합계검사(H-CHK)는 마찬가지로 현재의 전송블록을 위한 헤더(DH1)에 포함된 모든 바이트의 7비트 회전된 배타적 논리합(OR) 합계검사이다. 제2기동 바이트(ST2)는 제1기동 바이트(ST1)와 유사하나 SHORT 블록이 통상 02hex으로 지정되고 LONG 블록이 04hex으로 지정되어 제1기동바이트(ST1)와 구별될 수 있도록 한 것이 다르다.

제1기동바이트(ST1)가 수신되지 않는 경우 제1블록 헤더(HD1)도 수신되지 않는다. 블록 헤더(HD1)가 적절히 수신되지 않았음을 나타내기 위하여 제2기동바이트(ST2)는 제1바이트(ST)와 상이한 지정 바이트를 사용한다.

데이터 패킷(DP)은 LONG 블록에서만 나타난다. 바람직한 데이터 패킷(DP)는 예컨대 2와 255바이트 사이의 다른 길이가 사용될 수 있으나 여기서는 128바이트의 고정길이를 가진다.

제2블록헤더(HD2)는 제1블록헤더(HD1)와 동일하여 모뎀(18)이 오류없는 타당한 블록헤더를 수신하도록 두 번의 기회를 부여한다. 타당한 블록헤더가 수신되지 않은 경우 전송블록(TB)은 해당 모뎀(18)에 의하여 수신되게 되지 않았기 때문에 무시된다.

데이터 프로토콜에서, 각 바이트는 3비트의 패리티를 가져 각 바이트가 오류 점검되고 오류가 검출된 경우 플래그되도록 한다. 이는 본 발명 데이터 통신 시스템(10)을 위한 첫번째 레벨의 오류검출이다. 패리티 비트는 바이트의 7개의 다른 비트에서 모든 논리 1비트의 탤리(tally)에 의하여 결정된다.

프로토콜을 또한 소오스 모뎀(18)의 클록주파수에 대한 정보를 수신지 모뎀(18)에 제공한다. 이러한 정보는 논리고에서 논리저로 되는 데이터에서 트랜지스터의 측정으로부터 제공된다. 따라서 종래의 패리티 비트들로 발생될 수 있는한 논리값의 연속적인 열을 가지는 것이 바람직하지 못한다. 본 발명은 상기와 같이 사전설정된 값으로 오프세트된 패리티 비트를 가져 0000000비트를 가지는 바이트가 000 이외의 패리티 비트실예를 들면 001을 가지게 된다. 이러한 오프세트는 또한 데이터의 발생을 일으킨다. 데이터와 헤더 합계검사(D-CHK 및 H-CHK)는 또한 오프세트값을 가질 수 있다.

그러나 데이터 바이트 패리티는 잡음 상태하에서 단지 약 88%의 신뢰성 밖에 없다. 그러므로 모뎀(18)은 이후 기술되는 동적인(Dynamic) 그룹 길이 데이터 바이트 오류 표시와 같은 오류검출 수단을 구비한다.

본 발명의 데이터 프로토콜은 모뎀(18)들간에 동기데이터 바이트 전송을 하게 하여 수신모뎀(18)이 모든 데이터 비트와 모든 데이터 바이트의 예상 위치(이후 기술됨)을 지시할 수 있다. 이는 개별적인 바이트 검색을 제공하고 또한 전송블록(TB)에서 잘못된 바이트의 위치에 대한 정보를 제공한다.

이러한 오류검출 매카니즘은 신호페이딩, 신호간섭 및 잡음과 같은 고주파 매체에서 당면되는 어려움을 제거하도록 시도되는 데이터 프로토콜에서 필요하다.

제1도에 도시된 수신기(18a)는 출력단(16a)에 접속된 대역통과 필터(40)를 포함한다. 이 필터(40)는 1415Hz 이하와 1585Hz 이상의 주파수를 필터링하도록 구성된 바이-콰드(bi-quad) 능동 필터이다. 이렇게 필터링된 주파수는 멀티패싱등에 의해 발생되는 약간의 잡음성분과 변조를 포함한다.

필터(40)는 논리저 데이터에 해당하는 약 1415Hz 오디오 버어스트와 논리고 데이터에 해당하는 약 1585Hz 오디오 버어스트로 이루어진 오디오 전압신호를 가진 출력단(42)을 가진다. 출력단(42)은 사전결정된 주파수로부터 수백 Hz 이상 벗어난 주파수의 오디오 버어스트 신호를 가질 수 있다.

출력단(42)은 오디오 신호에서 0볼트를 통과하는 변환을 검출하도록 구성된 제로 크로싱 검출기와 같은 구형파 회로(44)에 접속된다. 변환은 정에서 부의 전압 변환이거나 부에서 정 전압 변환중 어느 것일 수도 있다. 구형파 회로(44)는 디지틀 속성의 전압신호 즉 디지틀 싸이클에 해당하는 고레벨, 저레벨 및 고레벨과 저레벨 그들 사이의 변환점을 가진 전압신호를 가지는 출력단(46)을 포함하고 있다.

이 출력단(46)은 수신된 디지틀 데이터 싸이클을 필터링하고, 해독하고, 복원하도록 프로그램된 종래 유형의 마이크로프로세서(50)에 접속된다.

본 실시예에서 출력단(46)에서 디지틀 데이터 싸이클의 하강 변부는 마이크로프로세서(50)에 의하여 작용된다.

수신기(18a)는 또한 구형파 회로(44)의 출력단(46)에 접속된 입력단(54)을 가진 오디오 주기 타이머(52)를 구비한다.

오디오 주기 타이머(52)는 그의 출력단(56)이 마이크로프로세서(50)에 접속된다. 오디오 주기 타이머(52)는 디지틀 데이터 싸이클의 연속적인 하강변부 사이를 고정된 속도로 카운트한다. 이렇게 수행된 계수는 각 디지틀 데이터 싸이클의 주기를 나타내게 되므로 결국 그 자체의 주파수를 나타낸다. 실예를 들면 디지틀 데이터 싸이클의 계수와 주파수 사이의 관계는 다음과 같다.

본 실시예에서, 마이크로프로세서(50)는 2MHz의 주파수를 가지며 또한 오디오 주기 타이머(52)의 계수를 싸이클 주파수에 결부시키는 타이밍 수정발진기(timing crystal)를 갖추고 있다.

수신기(18a)는 또한 그 자신의 출력단(57a)을 통하여 마이크로프로세서(50)에 접속된 비트율 타이머(57)를 구비한다.

비트율 타이머(57)는 최대수를 가진 다운카운터이며 제로계수에 도달하자마자 마이크로프로세서에 인터럽트신호를 전송하도록 구성된다. 본 실시예에서 이러한 인터럽트신호 사이의 주기는 상기와 같이 약 3밀리초이다.

비트율 타이머(57)의 최대계수(또는 초기계수)는 데이터 수신기(18a)의 비트율에서 편차를 명목상 약 3밀리초 비트속도로 허용하도록 마이크로프로세서(50)에 의하여 조절될 수 있다.

마이크로프로세서(50)는 제5도에 도시한 바와같이 오디오 기억스택(58)을 구비하도록 프로그램된다. 오디오 기억스택(58)은 16레벨(60)의 스택을 제공하는 마이크로프로세서(50)의 16레지스터 또는 메모리 위치로 이루어진다.

스택(58)의 각 레벨(60)은 출력단(46)에서의 디지틀 논리데이터 싸이클의 주기와 논리상태를 나타내는 데이터를 수신하도록 구성된다. 오디오 기억스택(58)은 16가지 전류레벨(60)을 가진 무한 스택(58)이 되도록 둥글게 감싼 모양으로 결합된다.

디지틀 논리데이터에서 각각의 하강변부는 마이크로프로세서(50)를 인터럽트되게 하여 TASK1로써 인용된 타스크를 수행하게 되는데, TASK1은 디지틀 논리데이터의 이전 싸이클을 나타내는 오디오기간 타이머(52)내 계수를 판독하도록 마이크로프로세서(50)를 통제하는 것이다. 그 다음 TASK1하에서 마이크로프로세서(50)는 다른 하강변부가 발생하여 다른 인터럽트신호가 전송되기 전까지 디지틀 논리데이터의 그 다음 싸이클의 주기를 결정하도록 카운팅을 재시도시키기 위하여 오디어주기 타이머(52)를 리세트한다.

또한 마이크로프로세서는 제6도에 도시한 바와같이 대역폭 윈도우(62)를 구비하도록 프로그램된다. 대역폭 윈도우(62)는 각기 논리저로 되는 싸이클의 최소 오디오 주기 타이머(52) 계수, 논리저로 되는 싸이클의 최대 오디오 주기 타이머(52) 계수, 논리고로 되는 싸이클의 최소 오디오 주기 타이머(52) 계수와 논리고로 되는 싸이클의 최대 오디오 주기 타이머(52) 계수를 나타내는 4회의 시간주기 한계(threshold)(T1,T2,T3 및 T4)를 포함한다.

싸이클의 오디오 주기 타이머(52) 계수가 한계(T1) 이하, 한계(T2 및 T3)사이 또는 한계(T4) 이상일 경우, 싸이클은 잡음으로 불순화되는 것처럼 불확정한 것으로 여겨져 불확정으로 분류된다(제5도에서 UD). 싸이클의 계수가 한계(T1 및 T2) 사이에 있게 될 경우 싸이클은 마이크로프로세서(50)에 의하여 논리저로 판단된다. 싸이클의 계수가 한계(T3 및 T4) 사이에 있게 되는 경우 싸이클은 논리고로 판단된다.

상기와 같이 싸이클의 계수 주기와 주파수는 비례한다. 따라서, 대역폭 필터(62)의 한계(T1,T2,T3,T4)가 주파수에 관계되는 것이 보다 도움을 주게 된다.

대역폭 윈도우(62)에 의하여 결정된 바와같은 출력단(46)에서의 싸이클의 논리레벨은 출력단(63)을 통하여 싸이클의 주기와 더불어 오디오 스택(58)상의 레벨(60)에 기억된다. 마이크로프로세서(50)는 또한 클럭추출수단(64)을 구비하도록 프로그램된다. 클럭추출수단(64)은 오디오 스택(58)으로부터의 디지틀 논리데이터의 마지막(가장 최근) 싸이클에 대한 논리 상태의 복사를 갖도록 구성된 제1레지스터인 기억레지스터(66)를 구비한다. 또한 클럭추출수단은 한 입력이 기억레지스터(66)에 접속되고 다른 입력단이 대역폭 윈도우(62)의 출력단(63)에 접속되게 한 비교기(68)를 구비한다.

이 비교기(68)는 스택(58)상에 방금 기억된 싸이클과 레지스터(66)내에 기억된 바로전의 싸이클의 논리값 사이의 동일성을 판단한다. 현재 싸이클이 불확정하다면 클럭추출수단(64)은 비교를 포기하고 출력(70)을 활성화시킨다. 비교기(68)가 스택(58)상의 마지막 싸이클과 레지스터(66)의 마지막 싸이클을 동일한 것으로 판단한 경우 출력(72)을 활성화시켜 마이크로프로세서(50)에 출력(57a)을 통하여 비트율 타이머(57)를 판독하도록 지시하여 스택(58)상에 마지막 싸이클의 말단에서 비트율 타이머(57)의 계수를 결정하고 제2레지스터인 스터 LSTT1M에 이 계수를 기억시킨다.

비트속도 타이머(57)의 3밀리초 지속기 같은 논리저 디지틀 데이터의 약 4싸이클과 논리고 디지틀 데이터의 약 5싸이클 동안 계속된다. 비교기(68)가 스택(58)상의 마지막 싸이클과 레지스터(66)내의 싸이클을 동일한 것으로 판단한 경우 출력단(46)에서의 논리데이터 싸이클은 논리비트내 또는 종단에 있게 된다. 따라서 레지스터 LSTT1M에서의 시간은 데이터 비트의 중간 싸이클이 발생된 시간이거나 데이터 비트의 완료를 나타내는 마지막 싸이클의 시간을 나타낸다. 이는 출력단(47)에서의 다음 싸이클이 스택(58)에 적재될때 까지 종결될 수 없다.

비교기(68)는 또한 스택(58)상의 마지막 싸이클과 레지스터(66)내에 마지막 싸이클이 상이한가를 결정하고 출력단(74)을 활성상태로 만든다. 활성출력단(74)은 논리고 비트에서 논리저 비트 또는 논리저 비트에서 논리고 비트로 되는 변환이 앞 싸이클의 종료시에 레지스터 LSTT1M에 기억된 계수에서 발생되었음을 나타낸다. 또한 활성 출력단(74)은 새로운 논리값이 레지스터(66)에 입력되게 하는데 이용된다. 이로써 싸이클에서 검출차가 없는한 레지스터(66)를 갱신시킬 필요가 없음을 주목해야 한다.

이러한 변환작용은 논리데이타를 전송한 모뎀(18)의 비트율 또는 클럭에 대한 정보를 제공한다. 전송블록(TB)의 프로토콜로부터 추출된 비트율이 일정하지 않게되지만 변환작동이 논리저에서 논리고로 되거나 논리고에서 논리저로 되었는가에 따라 변화되게 된다는 것을 명심해야 한다. 따라서 위상오차가 비트율 타이머(57)에 의하여 발생된 인터럽트와 클럭추출수단(64)에 의하여 추출된 비트율 사이에 존재하게 된다. 마이크로프로세서(50)는 또한 제7도에 도시된 바와 같은 비트동기수단(76)을 포함한다. 비트동기수단(76)은 비트율 타이머(57)로부터 인터럽트 신호를 수신할때 활성화되도록 출력단(57a)에 접속된다.

비트동기수단(76)은 레지스터 LSTT1M을 판독하여 인터럽트의 시간과 레지스터 내부에 저장된 값을 비교한다. 즉, 비트동기수단(76)은 전송블록(TB)으로부터 추출된 실질적인 비트율과 비트율 타이머(57)에 의하여 예상된 비트율 사이의 위상오차를 결정한다.

그러한 비트율의 예상은 데이터 비트의 검색에 조력하는 비트 동기를 얻기 위해 필요하다. 위상 오차가 있게 되는 경우 비트동기수단(76)은 클럭추출수단(64)에 의해 추출된 실제율에 대해 비트율 타이머(57)의 주기를 증가시키거나 감소시키기 위하여 비트율 타아머내의 최대 계수를 작은 양으로 증가 또는 감소시키도록 출력(57a)을 통해 비트율 타이머(57)에 신호를 전송한다.

프리앰블(PA)이 데이터 수신기(18a)에 의하여 수신되는 동안 비트동기수단(76)은 프리앰블(PA)의 180밀리초 동안 상당히 밀접함 비트 동기를 달성하도록 상기 값보다 10배의 값으로 비트율 타이머(57)로부터 계수를 가감한다.

비트율 타이머(57)와 추출된 비트율 사이에 위상 오차의 다양한 변경율을 갖도록 함으로써, 데이터가 수신될때 추출 비트율에서 오차가 위상 오차를 크게 벗어나지 않게 된다.

제9도에는 횡축상에 3밀리초 간격의 기간이 도시되고 종축상에는 위상오차(PE)가 도시된다. 프리앰블(PA)기간동안 신속한 교정과 고정(lockup)작동이 요구되고 데이터 수신동안 느린 고정작동이 요구된다.

이러한 의미에서 비트동기수단(76)은 고정속도의 위상동기 루우프(phase locked loop)로써 작용한다. 위상에러의 부호(예컨대 선도 또는 지연)에 작용하고 위상에러의 값에는 작용하지 않는다. 그러한 작용은 전송블럭(TB)으로부터의 비트 속도의 잘못된 발생에 의한 오차에 대하여 비트동기수단(76)을 위한 일정한 면역을 부여하도록 하는데 필요하다.

발생된 비트율이 오류일 수가 있고 또한 그러한 작용이 추출 오류를 배가시키기 때문에 비트율 타이머(57)내 계수가 추출된 비트율과 같게되면 안된다는 것을 명심해야 한다.

만일 더욱 유효한 싸이클이 정의되지 않은 싸이클(UD)로써 수신된다하더라도 비트동기가 유지될 수 있다는 것이 판명되었다.

마이크로프로세서(50)는 입력(80)에 의하여 비트동기수단(76)에 접속된 논리데어터 해독기(78)를 포함하도록 프로그램된다. 논리데어터 해독기(78)는 출력단(47)에서 논리데이터의 마지막 4싸이클에 대한 논리값을 스택(58)으로부터 판독하도록 구성된 싸이클 누산기(82)를 구비한다. 스택(58)으로부터 마지막 4싸이클의 논리값은 방금 수신된 데이터의 비트 논리값을 규정하도록 작용한다. 주의해야할 것은 4싸이클 이상이 트랙(58)상에 존재할 수 있고 현재의 비트에 관련된다는 것이다. 실예를 들면 잡음이 다른 싸이클을 발생시키는 경우이다.

잡음문제 등으로 인하여 스택(58)의 마지막 4레벨(60)은 논리고와 논리저의 논리값을 가지며 정의되지 않은 싸이클(UD) 논리레벨은 무시된다. 논리데이터 해독기(78)는 또한 싸이클 누산기(82)에 입력단(86)에 의하여 연결된 논리레벨 결정수단(84)을 구비한다. 논리레벨 결정수단(84)은 싸이클 누산기수단(82)에 의하여 스택(58)으로부터 판독된 논리고 값과 논리저 값을 합산하고 4싸이클 내에서 가장 빈번한 값을 결정하도록 구성된다. 가장 빈도가 많은 발생 횟수는 수신데이터 비트의 논리레벨로서 논리레벨 결정수단(84)에 의하여 이용된다.

본 발명에서 논리레벨 결정수단(84)이 스택(58)으로부터 마지막 논리데이터 비트에 관련되는 4싸이클은 판독할 수 있게 하도록 비트동기를 갖도록 하는 것이 필수적이다.

논리레벨 결정수단(84)은 데이터 비트의 결정된 논리값을 10비트 시프트레지스터(90)에 인가하는 출력단(88)을 가진다. 출력단(47)에서 논리데이터의 연속적인 싸이클은 싸이클 누산기(82)에 의하여 누산되고 최종 데이터 비트는 10비트 시프트레지스터(90)에 기억된다.

10비트 시프트레지스터(90)에 기억되게 되는 마지막 3비트는 데이터의 바이트를 위한 패리티 비트를 타나낸다.

논리데이터 해독기(78)는 또한 10비트 시프트레지스터(90)에 접속된 패리티 계산기(92)를 구비하여 10비트 시프트레지스터(90)내 데이터의 7비트에 대한 3패리티 비트를 계산한다. 비교기(94)는 패리티 계산기(92)로부터 계산된 패리티 비트들을 시프트레지스터(92)내 데이터 바이트의 패리티 비트와 비교하고 그리고 각각의 패리티 비트에서 일치 또는 상이함을 표시하도록 출력단(96)을 활성화시킨다.

플래그 코우드 발생기(98)는 출력단(96)에 접속되어 입력단(99)을 통하여 패리티 비트가 일치하지 않은 데이터 바이트를 BF hex와 같은 오류코우드와 교체시키도록 한다. 입력단(99)에서 일치 패리티 비트를 가진 데이터의 유효바이트는 플래그 코우드 발생기(98)에 의하여 영향을 받지 않는다.

플래그 코우드 발생기(98)는 그의 출력(100)이 수신기(18a)에 의한 또다른 처리를 위해 기억수단(102)에 접속되어 있다.

그러한 처리는 오류바이트의 발생율을 모니터링하는 것을 포함한다. 데이터 수신기(18a)는 레지스터내에 오류계수를 보유하는데, 오류계수는 오류바이트의 발생시 증분되고 유효바이트에서 감소되게 한다. 오류계수가 예를 들면 50과 같은 설정값 이상 초과할 경우 수신된 모든 바이트들은 폐기된다. 그러한 처리는 또한 기억수단(102)에 접속된 다이나믹 그룹 길이 데이터 바이트 오류선별(Masking)수단(104)에 의한 처리를 포함한다.

오류선별수단(104)은 기억수단(102)내 전송블럭의 데이터의 인접바이트들을 비교하고 오류코드를 가진 바이트 발생위치를 기호화하도록 구성된다. 다수의 오류코우드화된 바이트를 수행하고 그리고 오류코드화된 다른 바이트들을 선행하는 인접하는 유효데이터 바이트의 숫자가 오류선별수단(104)에 의하여 비교된다. 오류코우드화된 바이트의 수가 유효바이트의 수를 초과할 경우 유효바이트는 오류상태에 있는 것으로 추정되어 오류바이트로써 오류선별수단(104)에 의하여 플래그된다. 실예를 들면, 하나의 유효바이트와 하나의 오류코우드화된 바이트가 두개의 오류플래그된 바이트 다음에 발생된 경우, 유효바이트는 유망한 오류바이트로써 의문이 있는 것으로 가정되어 플래그된다. 이러한 방식으로 오류선별수단(104)은 전송블럭(TB)의 수신데이터 범위내에 분포되는 오류를 예측하는데 이용된다.

그러한 처리는 또한 데이터 패킷 영상 오우버레이(영역겸분:ovelay)수단(106)을 포함하며, 이 수단(106)은 오류코우드화된 바이트를 포함하는 제1전송블럭의 데이터 패킷(DP)을 오류코우드화된 바이트를 또한 포함할 수 있는 동일 전송블록의 제2 및 다른 재전송의 제2 및 다른(8까지) 데이터 패킷(DP)으로 오우버레이 시키도록 구성된다. 영상 오우버레이수단(106)은 상기 데이터 패킷(DP) 모두로부터 유효데이터 바이트를 얻고 새로운 데이터 패킷(DP)을 마이크로프로세서(50)의 데이터 패킷 영상기억부내에서 발생시키는데, 새로운 데이터 패킷(DP)은 모든 데이터 패킷(DP)으로부터의 유효바이트를 포함한다. 이러한 방식으로 오류바이트로써 코우드화된 특정바이트는 다른 데이터 패킷(DP)중의 어느 하나에 의하여 공급될 수 있다. 이러한 처리는 오우버레이라 칭하여지며, 재전송을 통하여 수신된 데이터의 완전한 상태가 되도록 한다.

데이터 패킷 영상 오우버레이수단(106)은 수신기 출력(20a)에 접속되어 오류 교정된 데이터 패킷(DP)을 호스트컴퓨터(20)에 전송한다. 최종 데이터 패킷(DP)은 또한 여기서 기술된 바와 같이 수신기(18a)에 의하여 사용될 수 있다. 마이크로프로세서는 또한 제8도에 개략적으로 도시된 수신기 주파수 오프세트 오차교정 수단(110)을 구비하도록 프로그램된다.

주파수 오프세트 오차교정수단(110)은 스택(58)내 데이터의 16싸이클에 대한 주파수 분석을 수행하도록 구성된 주파수 분석수단을 구비한다. 이러한 분석의 전송블록(TB)의 프리앰블(PA)동안 수행된다. 주파수 분석수단은 스택(58)상에 포함된 주기를 판독하고 모든 다른 싸이클에 대해 최초 싸이클의 기간을 비교한다. 이러한 비교에서 주파수 분석수단은 실예를 들면 싸이클 주기의 0.4%(주파수로 약 5Hz)와 같은, 협소한 대역폭 윈도우를 최초 싸이클 주위에 첨가한다. 그런후, 주파수 분석수단은 윈도우내에 주기를 가진 스택(58)상의 다른 싸이클의 수를 계수한다. 이러한 계수작동은 스택(58)상의 16싸이클 모두에 대하여 행하여 진다. 두가지 주파수가 사용되므로, 즉 1415Hz와 1585Hz가 사용되므로 상이한 주기의 측정치를 가진 두 싸이클은 일반적으로 가장 높은 계수를 갖는 것으로 나타난다. 이때 주파수 분석수단은 가장 높은 카운트를 가지는 두 싸이클의 주기가 논리저 및 논리고에 대한 실질적인 주기가 되는 것으로 추정한다. 이 주기는 이미 기술된 바와 같이 논리고와 논리저 싸이클의 주파수에 관계된다.

가장 높은 계수를 가진 두 싸이클의 주파수가 100Hz 이상 차이나고 또는 가장 높은 계수가 설정값 이상, 즉 가능한 8중 4이상일 경우 오차교정수단(110)은 유효한 두가지 토운 데이통신이 달성된 것으로 가정한다.

송수신기(16)에서 드리프트로 인하여, 수신된 실질적인 주파수는 1415Hz 및 1585Hz의 공칭값과 정확히 동일하지 않을 수 있다. 이 차이는 드리프트 오차(DE)로써 주파수 오프세트의 교정을 필요로 한다. 주파수 분석수단은 대역폭 윈도우(62)를 조정하여 수신된 두 주파수에 중심이 있도록 한다.

제6도의 한계(T1,T2,T3 및 T4)에 계수가 일치하게한 오디오주기 타이머(52)의 계수제한치는 다음과 같이 계산된다.

여기서 Ti는 대역폭 윈도우(62)의 공칭제한치, 즉

T1=1350 최대논리저

T2=1480 최소논리저

T3=1520 최대논리고

T4=1650 최소논리고

XTAL은 마이크로프로세서(50)의 발진 주파수

DE는 주파수 오프세트 오차의 계수 등가치

주파수 오프세트 오차는 논리고와 논리저 싸이클 둘다에 대하여 동일한 것으로 가정한다. 대역폭 윈도우(62)가 주파수 오차 오프세트 교정수단에 의하여 조정되기 때문에 논리고와 논리저 싸이클간에 주파수 차이의 절반 보다도 큰 주파수 오차 오프세트를 가진 데이터는 수신되어 교정될 수 있다. 본 실시예에서 ±200Hz까지의 주파수 오차 오프세트에 대한 교정이 전송블록(TB)의 프리앰블 동안 가능한 것을 알수 있다. 더구나 데이터블록에서 수신하는 중에 40Hz까지의 주파수 드리프트가 또한 가능하다. 모뎀(18)의 데이터 송신기(18b)는 마이크로프로세서(50)를 데이터 수신기(18a)와 공유할 수 있다.

데이터 송신기(18b)는 또한 그 출력(120)이 실예를 들면 두 개의 페일(pale)능동 저역 통과 필터와 같은 저역 통과 필터(122)에 접속된다. 출력단(120)은 데이터 수신기(18a)에서 출력단(47)에 수신된 데이터와 비슷한 디지틀 오디오 데이터를 반송시킨다. 필터(122)는 디지틀 오디오 데이터로부터 높은 고조파를 제거하여 출력단(124)에서 대역제한된 디지틀 오디오를 발생시킨다. 출력단(124)은 필터(122)로부터 신호를 증폭하도록 레벨증폭기(126)에 결합된다.

오디오 분리 및 임피이던스 정합 트랜스포머(128)는 입력단(130)에 의하여 증폭기(126)에 접속된다. 트랜스포머(128)는 송수신기(16)로 전환된 출력단(16b)에 접속된다. 전송하고자하는 데이터는 호스트컴퓨터(20)에 의하여 기억수단(102)(제7도)내에 바이트단위로 출력단(20b)을 경유하여 기억된다.

마이크로프로세서(50)는 제14도에 도시한 바와같이 오디오 논리데이터 부호기(142)를 구비하도록 프로그램된다. 부호기(142)는 3밀리초의 주기로 작동하도록된 비트율 타이머(57)로부터의 인터럽트 신호에 의하여 활성화 되도록 접속된다.

부호기(142)는 기억수단(102)으로부터 7비트의 다음 바이트를 판독하기 위한 수단(144)을 구비한다. 이때 7비트는 병렬/직렬 컨버터로 작동하는 10비트 시프트레지스터(146)내로 적재된다. 패리티 발성기(148)는 레지스터(146)내로 적재되는 3비트 패리티를 계산한다.

비트검사수단(150)은 출력단(152)에 의하여 레지스터(146)에 접속된다. 비트 검사수단(150)은 그의 출력단(154)이 논리저 싸이클을 위한 주기를 발생시키기 위한 수단(156)에 접속되고 그리고 그의 출력단(158)이 논리고 싸이클을 위한 주기를 발생시키기 위한 수단(160)에 접속된다.

레지스터(162)는 수단(156 및 160)에 접속되고 이후 사용하기 위해 싸이클의 주기를 기억하도록 구성된다. 마이크로프로세서(50)는 또한 제13도에 도시된 바와 같이 오디오 논리데이터 발생수단(164)을 구비하도록 프로그램된다. 데이터 발생수단(164)은 레지스터수단(162)로부터 다음 반 싸이클의 기간을 판독하기 위한 수단(166)과 이러한 계수를 오디오 주기 타이머(52)내에 배치시키는 다른 수단(168)을 포함한다. 오디오 논리데이터 발생수단(164)은 수단(168)에 접속된 싸이클 발생기(170)를 구비한다.

싸이클 발생기(170)는 매 반 싸이클에서 토글되는 출력단(172)을 가진다. 바람직하게도 본 실시예에서 4개의 완전한 싸이클이 논리저 데이터를 위해 발생되고 5개의 완전한 싸이클이 논리고 데이터를 위해 발생된다. 출력단(172)은 마이크로프로세서(50)의 출력단(120)에 접속된다.

비트율 타이머(57)로부터 각 인터럽트될때마다 다른 비트가 부호화되고 해당수의 싸이클이 출력단(172)에서 발생된다. 비트의 마지막 싸이클이 출력단(172)에서 발생되는 동안 비트율 타이머(57)의 인터럽트는 데이터 발생수단(164)으로 데이터의 다음 비트의 싸이클을 발생시키는데 사용하기 위하여 다음 비트에 대한 주기 계수를 레지스터(162)내로 보낸다.

레지스터(146)로부터 모든 비트가 전송된 경우, 데이터의 다른 바이트가 레지스터(146)내로 적재된다.

데이터 발생수단(164)에 의하여 발생되고 전송된 비트는 위상 간섭을 일으키고 각각은 1415Hz과 1585Hz에서의 4 또는 5싸이클의 디지탈 오디오를 가진다. 위상간섭은 데이터의 비트간에 왜곡을 감소시키고 또한 비트 변환을 예상하므로 데이터 수신기로 데이터로부터 비트율을 추출하는데 조력하기 위해 필수적이다.

모뎀(18)이 마이크로프로세서(50)에 의하여 주기적으로 발생된 펄스를 수신하고(정확한 작동을 나타내기 위해) 그리고 이 펄스가 설정 시간내에 수신되지 않는 경우 마이크로프로세서(50)를 리세트 하도록 배설된 감시타이머(watchdog timer)를 구비하도록 계획되었다. 이는 마이크로프로세서(50)가 불충분한 전기전원으로 인하여 동작되지 않을 때 가치가 있다.

사용시 본 발명의 데이터통신 시스템(10)은 간단한 단측파대(SSB) 고주파 송수신기(16)를 사용해 고주파 통신채널로 대륙간 거리와 같은 비교적 먼거리에 걸쳐 데이터를 송신하고 수신하도록 사용된다. 제2도에 도시한 바와같이 데이터는 PC 컴퓨터(24), 데이터로커(26), 차량유니트(28) 또는 중앙처리기(메인프레임)(30)등간에 송수신될 수 있다.

제15도 내지 제19도를 참고하여 바이트를 수신하여 해독하는 데이터 수신기(18)의 작동이 기술된다. 제15도에서 수신된 전송블록으로부터 비트 복조를 위한 방법이 도시되며, 이 방법은 기능블록(180 내지 188)으로 이루어진다. 기능블록(180)에서 데이터 수신기(18a)는 두 주파수 근처의 우세한 싸이클을 가진 필터링되고 구형파로된 디지틀 오디오 논리데이터를 수신한다(제4도 및 제8도). 오디오 주기 타이머(52)는 수신시 각 싸이클의 주기를 측정하고 그 주기를 나타내는 계수를 발생시킨다. 기능블록(182)에서 각 싸이클의 논리값은 대역폭 윈도우(62)에 의하여 결정되고(제6도) 오디오 스택(58)상의 레벨(60)중 어느 하나에 기억된다(제5도). 동시에 기능블록(184)에서 주파수 오차교정수단(110)은 스택(58)의 16레벨(60)을 판독하고 논리고 싸이클과 논리저 싸이클의 유망한 주파수를 결정하도록 간단한 주파수 분석을 수행한다. 기능블록(184)에서 스택(58)상의 데이터는 전송블록(TB)의 프리엠블(PA)의 데이터다, 상기와 같이 유망한 주파수가 결정된 경우 그들 주파수는 논리저 및 논리고 싸이클에 대한 1415Hz와 1585Hz의 공칭 주파수와 개별적으로 비교되고 드리프트 오차(DE)가 계산된다. 드리프트 오차(DE)는 기능블록(182)에서 대역폭 윈도우(62)의 한계(T1,T2,T3 및 T4)를 조정하도록 사용된다(제6도).

동시에 기능블록(186)에서 클수록 추출수단(64)은 대향 논리값중 한 비트가 다른 비트로 변환하는 것을 검색한다. 변환발생 시간은 기록되고, 비트율 타이머(57)의 최대 계수값은 조정된다. 이 조정은 비트율 타이머(57)가 추출된 비트율을 앞설때 계수에서 약간의 증가가 있고 비트율 타이머(59)가 늦을 때 그 반대이다. 전송블록(TB)의 프리앰블(PA) 세그먼트에서 추출비트율과 타이머(57)의 비트율 사이의 위상오차는 상당히 상이할 수 있다. 추출된 비트율에 비트율 타이머(57)의 비교적 빠른 고정(lock-up)을 이루기 위하여 비트율 타이머(57)의 최대 계수에 비교적 큰 변화가 만들어진다.

비트동기가 달성하고자 하는 선 가까이 이루어졌을 경우 계수 변경치의 크기는 감소되어 상당한 논리변환에 대하여 양호한 면역을 갖는 비교적 느린 위상고정(제9도)을 하게 된다.

그 다음 기능블록(188)에서 싸이클 누산기(82)는 스택(58)으로부터 마지막 4싸이클을 판독하고, 논리레벨 결정수단(84)은 싸이클로부터 데이터 비트의 논리값을 결정한다(제7도). 정의되지 않은 싸이클은 무시되고 논리고 및 논리저 싸이클의 수가 동일한 경우 비트는 논리고인 것으로 추정된다. 데이터 비트는 제15도의 순서에 의하여 수신되고 복조된다.

제16도에는 데이터 바이트의 동기 해독 순서가 도시되며, 이 순서는 기능블록(190 내지 198)으로 이루어진다.

기능블록(190)에서 제15도 방법의 결과로부터의 부차적인 데이터 비트는 차례로 스프트레지스터(90)에 기억되고, 이 비트는 7데이터 비트와 3패리티 비트를 포함한다.

기능블록(192)에서 패리티 발생수단(92)은 7데이터 비트에 대한 패리티 비트를 계산한다. 계산된 패리티비트는 수신된 패리티 비트와 비교되고 패리티 비트에서 차이가 있을 경우 기능블록(194)은 오류 바이트로서 바이트를 플래그한다.

그런후 바이트 오류율이 기능블록(196)에서 검사되며 이 율이 너무 높은 경우 기능블록(196)은 데이터 수신기(18a)가 수신한 데이터 바이트를 무시하도록 한다. 7비트의 수신된 데이터 바이트는 다른 처리를 위하여 기억수단(102)에 기억된다.

제17도에는 바이트 동기를 위한 순서가 도시되며, 이 순서는 기능블록(200 내지 206)을 포함한다. 기능블록(200)에서 데이터 수신기(18a)는 후속하는 데이터의 바이트를 동기시키기 위하여 제1기동바이트(ST1)를 찾고있는 기억수단(102)을 감시한다. 기능블록(202)에서 기동바이트의 값은 제1기동바이트(ST1) 또는 제2기동바이트(ST2)인지를 결정하기 위해 검사된다. 다음에 기능블록(204)은 제1블록헤더(HD1)의 수신을 기다린다.

기능블록(206)은 제1기동바이트(ST1)가 수신되지 않을 경우에 수신되지 않은 것으로서 제1블록헤더(HD1)를 플래그한다.

제18도에는 전송블록(TB)의 수신을 위한 순서가 도시되며, 이 순서는 기능블록(208 내지 214)을 포함한다. 기능블록(208)에서 기동바이트(ST1 또는 ST2)는 데이터 수신기(18a)에 의하여 검사되어, 전송블럭(TB)이 SHORT 블록(ST=01hex, ST=02hex)인지 LONG 블록(ST=03hex, ST2=04hex)인지를 결정하므로, 데이터 패킷(DP)이 0바이트 또는 128바이트를 가지고 있는가를 표시한다. 기능블록(220)에서 128바이트의 데이터 패킷(DP)은 기억수단(102)에 기억된다. 기능블록(212)에서 헤더(HD1)내 데이터 합계검사 바이트는 데이터, 즉, SELCALL 명령이 그 내부에 전송되었는지를 확인하기 위해 판독된다. 기능블록(214)에서 제2헤더(HD2)는 다른 오류교정을 위하여 헤더(HD1)와 비교된다.

제19도에는 기억수단(102)에서 수신데이터의 다른 처리를 위한 순서가 도시되며 이 순서는 기능블록(216 및 216)을 포함한다. 기능블록(216)에서 두 헤더(HD1 및 HD2)는 오류 바이트를 제거하도록 시도하기 위하여 오우버레이 된다. 수신지식별(DID) 바이트가 수신데이터가 특정모뎀(18)을 위한 것인지 결정하도록 검사된다.

기능블록(218)에서 전송블록(TB)내 데이터 바이트는 오류없는 전송블록을 형성하기 위하여 동일전송블록(TB)의 버전 또는 재전송된 버전(version)으로 오우버레이 된다.

제10도에서 여러 가지 상기 순서에 대한 전형적인 주기가 도시되어 있다. 여기서 파형 A는 프리앰블(PA)을 찾는데 소요되는 시간을 나타내며, 파형 B는 주파수오차 오프세트의 결정과 대역폭 윈도우(62)의 조정을 위한 시간을 나타내고, 파형 C는 빠른율의 비트동기를 위하여 걸리는 시간을 나타내며, 파형 D는 기동바이트를 찾는데 걸리는 시간을 나타내고, 파형 E는 전송블록(TB)을 검색을 하는데 걸리는 시간을 나타낸다.

제11도에서는 본 발명의 전형적인 시간선도가 도시되어 있다. 파형 F는 3밀리초 간격의 리얼타임을 나타내고, 파형 G는 오디오 논리데이터를 나타내며, 파형 H는 수신 오디오 논리데이터의 실제의 주파수를 나타내고, 파형 I는 출력단(47)에서의 구형파 오디오 신호를 나타내며, 파형 J는 제15도의 순서에 따른 싸이클을 처리하기 위해 파형 I의 하강변부로부터 얻어지는 인터럽트를 나타내며 파형 K는 데이터의 논리상태에서 변화를 예보하는 비트율 타이머(57)로부터 얻어진 인터럽트를 나타내고, 파형 L은 다른 타스크를 수행하도록 마이크로프로세서(50)에 이용가능한 시간을 나타낸다.

본 발명을 사용하므로 데이터는 고주파 무선파의 대륙간 거리에 전송되고 오차교정된다. 본 발명의 시스템(10)이 고주파 매체에서 작동가능하기 때문에 일반적으로 덜 간섭받는 초단파와 극초단파와 같이 다른 무선매체에서 효과적으로 작동할 수 있다.

Claims (12)

1. 대역 제한된 오디오 논리의 소오스와 호스트컴퓨터 사이의 접속을 위해 배설되는 데이터 통신 장치용 모뎀에 있어서, 모뎀(18)은 a) 대역제한된 오디오 논리의 소오스에 접속되도록 배설된 입력부를 구비한 대역통과 필터(40); b) 논리고와 논리저 값 사이의 상태변화로 데이터의 논리바이트를 형성하는 데이터의 논리비트를 형성하는, 빠른 제로 크로싱을 가지는 다수의 싸이클을 포함하는 구형파를 발생시키기 위해 대역통과 필터(40)의 출력에 연결된 구형파 회로(44); c) 이 구형파 회로(44)의 출력에 접속되고 동일방향으로 연속적인 제로 크로싱 사이의 시간지연을 나타내는 계수를 발생시키도록 구성된 오디오 주기타이머(52); d) 오디오 주기타이머로부터의 계수를 수신하고 또한 데이터 비트가 논리고로부터 논리저로 상태변환 및 그 반대변환중 한 상태변환을 언제 가지는가를 검출하기 위해 계수를 필터링하도록 구성된 대역폭 윈도우(62); e) 다른 계수를 발생시키고 또한 데이터 비트가 논리고에서 논리저로의 상태변환 또는 그 반대변환중 한 변환을 언제 가지는가를 예보하기 위한 인터럽트 신호를 발생시키도록 구성된 비트율 타이머(57); f) 데이터 비트의 상기 상태변환에 감응하고 또한 상기 상태변환이 발생되는 예상된 시간이 실제 상태변환과 일치되지 않을때 비트동기통신을 확립하기 위하여 비트율 타이머를 변경시키도록 구성된 비트율동기수단(76)들을 포함하는 데이터 수신기(18a); 및 a) 데이터 비트를 위한 싸이클을 발생시키는 발생기수단(164) 및 b) 대역제한된 오디오 주파수 논리 신호를 발생시키도록 발생된 싸이클로부터 고주파수 성분을 필터하기 위해서 발생기수단으로부터 싸이클을 수신하도록 연결된 저역통과 필터(122)를 포함하는 데이터 송신기(18b)를 포함하는 것이 특징인 데이터 통신장치용 모뎀.
2. 제1항에 있어서, 대역폭 윈도우(52)가 두개의 대역(T1과 T2사이, T3와 T4 사이)을 형성하는 4개의 계수한계(T1,T2,T3,T4)를 포함하고, 이 두개의 대역내에서 계수 신호는 논리고레벨의 싸이클중 하나 또는 논리저 싸이클중 하나에 관련되고, 대역범위 밖에서 계수 신호는 싸이클에 대해 정의되지 않은 논리값에 관계되는 것이 특징인 데이터 통신장치용 모뎀.
3. 제1항에 있어서, 데이터 수신기가 다수의 레벨(60)을 가진 오디오 스택(58)을 포함하며, 이 오디오 스택은 각 레벨에 계수 신호중 하나와 그리고 싸이클중 하나에 대한 논리값중 대응하는 논리값을 기억하도록 구성되고 또한 오디오 스택은 무한 루우프로 형성되어 레벨중 인접한 레벨들은 싸이클중 인접한 싸이클에 대한 계수와 논리값을 포함하는 것이 특징인 데이터 통신장치용 모뎀.
4. 제3항에 있어서, 데이터 수신기(18a)의 비트율 동기수단(76)이 비교기(68), 제1데이터 레지스터(66)와 제2데이터 레지스터(LSTTIM)를 포함하되, 제1데이터 레지스터(66)는 오디오 스택(58)상에 저장되는 가장 최근의 싸이클에 대한 논리값을 나타내는 기억을 가지고, 비교기(66)는 제1레지스터(66)내의 논리값을 현재 싸이클에 대한 대역폭 윈도우(62)로부터의 논리값과 비교하도록 연결되어, 논리값들이 동일한 경우 현재의 싸이클에 대한 비트율 타이머(57)의 다른 계수를 제2레지스터(LSTTIM)에 기억시키고 또한 논리값들이 상이할 경우 오디오 스택(58)으로부터 가장 최근의 싸이클에 대한 계수를 제1데이터 레지스터(66)에 적재시켜 데이터 비트의 논리상태 변환들중 한 변환을 나타내도록 그러한 논리값에 감응하는 것이 특징인 데이터 통신장치용 모뎀.
5. 제3항에 있어서, 데이터 수신기(18a)의 비트율 동기수단(76)이 비교기(68), 제1데이터 레지스터(66)와 제2데이터 레지스터(LSTTIM)들을 포함하되, 제1데이터 레지스터(66)는 오디오 스택(58)상에 저장된 가장 최근의 싸이클에 대한 논리값을 나타내는 기억을 가지고, 비교기(68)는 제1데이터 레지스터(66)내의 논리값을 현재 싸이클에 대한 대역폭 윈도우(62)로부터의 논리값과 비교하도록 연결되어 논리값들이 동일한 경우 현재 싸이클에 대한 비트율 타이머(57)의 다른 계수를 제2데이터 레지스터(LSTTIM)에 기억시키고, 또한 논리값들이 상이할 경우 오디오 스택(58)으로부터 가장 최근의 싸이클에 대한 계수를 제1데이터 레지스터(66)에 기억시켜 데이터 비트의 논리상태변환중 한 변환을 나타내도록 논리값에 감응하며, 또한 비트율 동기수단(76)은 위상오차를 결정하기 위하여 제2데이터 레지스터(LSTTIM)내 계수를 비트율 타이머의 다른 계수와 비교하는 수단과 비트율 타이머를 데이터 비트들에 동기시키기 위하여 절대위상 오차에 대한 고정량으로 비트율 타이머를 변경시켜 수단을 포함하는 것이 특징인 데이터 통신장치용 모뎀.
6. 제3항에 있어서, 데이터 수신기(18a)가 오디오 스택(58)으로부터 모든 계수를 판독하도록 구성된 주파수 오프세트 오차교정수단(110)을 포함하고, 이 주파수 오프세트 오차교정수단은 두가지 계수, 논리고값의 싸이클중 하나에 대한 가장 유망한 게수에 관계되는 한 계수와 논리저 값의 싸이클중 하나에 대한 가장 유망한 계수에 관한 다른 계수를 결정하도록 구성된 주파수 분석수단을 포함하되 주파수 오프세트 교정수단은 두가지 디폴트(default) 계수에 대하여 상기 두가지 계수를 비교하여 그에 대한 오차값을 결정하고 대역폭 윈도우를 싸이클과 동조시키기 위해 오차값과 동일한 양으로 계수한계를 변경시키도록 구성된 것이 특징인 데이터 통신장치용 모뎀.
7. 제6항에 있어서, 주파수 분석수단은 각각의 계수에 대하여 비교적 협소한 시간의 윈도우를 발생시키고, 각 시간 윈도우내에 얼마나 많은 다른 계수들이 발생되는가를 결정하고 또한 다른 계수의 최대 발생을 가진 시간 윈도우가 논리고 값의 싸이클들과 논리저 값의 싸이클에 대한 가장 유망한 카운트라는 것을 결정하도록 구성된 것이 특징인 데이터 통신장치용 모뎀.
8. 제2항에 있어서, 데이터 수신기(18a)가 비트율 타이머(57)로부터의 인터럽트 신호에 응답하는 싸이클 누산기(82)를 포함하되, 이 싸이클 누산기는 소정수의 가장 최근의 싸이클에 대한 오디오 스택으로부터 논리값을 판독하도록 구성되며, 또한 데이터 수신기는 논리값들을 비교하여 두 논리값중 어느 논리값이 우위인가를 결정하도록 구성된 논리레벨 결정수단(84)을 포함하되 그러한 우위의 논리값은 가장 최근의 싸이클이 관련되는 데이터 비트에 대한 논리값으로 결정되는 것이 특징인 데이터 통신장치용 모뎀.
9. 제8항에 있어서, 논리저 값의 비트들은 4싸이클을 포함하고 논리고 값의 비트들은 5싸이클을 포함하되, 논리저 값의 비트에 대한 싸이클을 주기가 논리고 값의 비트에 대한 싸이클 주기보다 큰 것이 특징인 데이터 통신장치용 모뎀.
10. 제3항에 있어서, 데이터 수신기(18a)의 비트율 동기수단(76)이 비교기(68), 제1데이터 레지스터(66)와 제2데이터 레지스터(LSTTIM)를 포함하되, 제1데이터 레지스터(66)는 오디오 스택(58)상에 기억된 가장 최근의 싸이클에 대해 논리값을 나타내는 기억을 가지고 비교기(68)는 제1데이터 레지스터(66)내의 논리값을 대역폭 윈도우(62)로부터 출력된 현재 싸이클에 대한 논리값과 비교하도록 연결되어 두논리값들이 동일할 경우 현재 싸이클에 대한 비트율 타이머의 다른 계수를 제2데이터 레지스터(LSTTIM)에 적재시키고, 논리값이 상이할 경우 오디오 스택(58)으로부터 가장 최근의 싸이클에 대한 계수를 제1데이터 레지스터(66)에 기억시켜 데이터 비트들의 논리상태 변환중 한 변환을 나타내도록 논리값에 감응하고, 또한 비트율 동기수단(76)은 위상오차를 결정하기 위해 비트율 타이머(57)의 다른 계수를 제2데이터 레지스터내의 계수와 비교하는 수단과 비트율 타이머(59)를 데이터 비트에 동기시키도록 절대위상오차에 대해 고정된 양으로 비트율 타이머(57)를 변경시키기 위한 수단을 포함하고, 또한 비트율 동기수단(76)은 프리앰블형의 데이터 비트에 감응하여 비트율 타이머(57)가 위상오차를 보상하도록 변경되는 양이 다른 형태의 데이터 비트를 보상하도록 변경되는 양보다 더 크게 되어 프리앰블 동안 비트방식 동기 통신의 달성율을 증가시키도록 한 것이 특징인 데이터 통신장치용 모뎀.
11. 데이터 통신 시스템에 있어서, 송수신기, 컴퓨터수단 및 그들 사이에 연결되는 제13항 기재의 모뎀을 포함하는 것이 특징인 데이터 통신 시스템.
12. 제11항에 있어서, 송수신기가 고주파 단측파대형의 송신기인 것이 특징인 데이터 통신 시스템.

Images