JPS62257274A - 画像デ−タの変倍処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 １丁、技術分野 本発明は、ディジタルコピア、ファクシミリあるいはそ
の他の画像処理装置等に用いる画像データの変倍処理装
置に関する。

ｔつ従来技術 第８図に、従来の画像読み取り装置の１つの外観を示す
。この画像読み取り￥ｉ置は、複写機の上部を切り取っ
た様な形状である。コンタク１へガラス２上に原稿が載
せられ、これが原稿圧板３で押えられる。操作部４には
、読み取りスタートボタン、濃度選択キー等、数種のキ
ーと設定状態や動作状態等を表示する数種のディスプレ
イが備わっており、種々の機能の設定ができるようにな
っている。

スフ−１−ボタンを押すことによって読み取りを開始し
１画像信号を得ることができろ。

第９図および第１０図に、第８図に示す画像読み取り装
置の代表的な構成の、特に読み取り光学系を示し、第９
図は密着型イメージセンサを実用した場合の光学系を、
第１０図は縮少型イメージセンサを使用した場合の光学
系を示す。なお、この他にも原稿が移動して光学系が固
定のものがある。

第９図に示すような密着型イメージセンサを用いる場合
、光学系は等倍光学系となる。蛍光灯５によってコンタ
クトガラス２上の原稿面が照射され、その反射光８が、
セルホックレンズ６を通ってイメージセンサ７に入る。

イメージセンサ７は。

原稿幅（第９図では奥行き方向、すなわち主走査方向Ｘ
）と同じ又はその以上の幅を持ち幅方向ｌラインの画伶
データが一度に読み取られる。

ｌラインのサンプリング数およびサンプリングピッチＰ
ｘは、イメージセンサの画素数によって決まる。１ライ
ンのデータを読み終わると、蛍光灯５、セルホックレン
ズ６、イメージセンサ７を一体とするキャリッジ９が矢
印（副走査方向Ｙ）の方向に駆動され１次のラインが読
まれる。なお、副走査方向Ｙに連続してキャリッジ９を
駆動する態様もある。ライン間のピッチｐｙは、キャリ
ッジ９の速度、センサー７の電荷蓄積時間等によって決
るが、通常は、前述のサンプリングピンチＰｙと同じに
１；ｌ定される。

第１０図に示すように縮少型イメージセンサを用いろ場
合は、レンズ１４によって、光学像の原稿幅がイメージ
センサのサイズに合うように、縮少されろ。第１０図で
はミラー３枚使用しているが、２枚構成あるいは５枚構
成なども考えられる。

主走査方向Ｘの読み取りに関しては、密着型センサーを
使用したときと、同じである。副走査方向Ｙには、蛍光
灯ＩＯと第１ミラー１１を一体にした第１キヤリツジと
、ミラー１２および１３を一体とする第２キヤリツジと
が各々独立して、コンタクトガラス板２上の原稿からレ
ンズ１４までの光路長が一定となるように駆動される。

ここで、従来の変倍方式は、主走査方向Ｘに関しては、
光学系の光路長を変えて縮少率を変化させることにより
行ない、副走査方向Ｙに関しては。

移動体の速度を変化させることで行なっていた。

しかし、この方法は、第９図のような密着型のセンサー
を用いる場合採用できない。

また、第１０図に示す縮少型センサーの場合でも、レン
ズ１４やセンサー７の位置を変える移動量が大きい割に
変倍率があまり変わらないなど、変倍率の範囲が構造的
に制限されたり、また、レンズ１４．センサー７の移動
精度および位置調整機構などに、精密な機構を用いなけ
ればならず。

粗い機構では、読取画像が変形するなどの大きな問題が
あった。

これらの従来の問題を考えて、最近では光学変倍の変わ
りに１等倍読み取りデータから、変倍後のデータを予測
算出して変倍画像データを得る画像処理、いわゆる電気
的変倍が使われるようになってきた。

しかし、現在提案されている電気的変倍は、変倍の精度
に問題があったり、精度よく変倍すれば。

ハードウェアが複雑になり、１％きざみ等のいわゆるズ
ーム変倍や、広範囲の変倍率に対応することが難かしか
ったりする問題があった。

このような問題は、原画像データの画素単位区分を示す
データクロックＤＣＬＫをカウントして、カウント値を
変倍画像データの位置１とし、ＤＣＬＫの１パルスの発
生毎に、すなわちｉが１大きくなる毎に、　１００ｉ／
指定変倍率に％＝　Ｊ　ｉ＋　Ｒｉ、なる整数Ｊｉおよ
び小数Ｒｉを演算し、原画像データの位置ｘ＝Ｊｉの画
像データと、それに隣接する画像データをサンプリング
して、サンプリングした原画像データと小数Ｒｉで変倍
画像データを演算して、これをＤＣＬＫ単位の第１位置
の変倍画像データと定めることにより改善される。すな
才）ちこれによれば　９倍画像データが原画像データの
データクロックＤＣＬＫに同期して得られ、原画像デー
タの読取り又は転送に同期したラスクー走査で変倍画像
データをプリント、転送又は送信等の処理をし得る。

しかも変倍Ｓ＄Ｒを微測な１％単位でも設定し得るし、
Ｒの範囲も広く設定し得る。

この方法は原画像データのデータクロックＤＣＬＫの１
パルスの発生毎に、すなわち原画像データが１画素シフ
トしたちになる毎に、原画像データのすンプリング位置
ｘ＝Ｊｉと、変倍画像データ位置ｉと該位置Ｘとの偏差
Ｒｉを演算するので、この演算時間により、データクロ
ックＤＣＬＫの周波数が制限される。すなわちこれらの
演算を実行する時間に更に、サンプリングした原画像デ
ータとＲｉに基づいた変倍画像データを演算する時間を
加えた和よりも、データクロックＤＣＬＫの１周期が十
分に長くなければならない。データクロックＤＣＬＫの
周期は１画像読取速度に依存するものであるので。

ＤＣＬＫを長くすることは画像読取速度を低くすること
であり、また、変倍画像データの記録、転送、送信等の
速度も低くすることになる。

■目的 本発明は、比較的に高い精度、比較的に微細な変倍率お
よび比較的に広範囲の変倍率で、＠像データをリアルタ
イムで変倍し、かつ、データクロックＤＣＬＫの周波数
は可及的に高く設定し得る変倍処理装置を提供すること
を目的とする。

まず本願発明の変倍処理装置で実行する変倍の基本思想
を説明する。

たとえば、第９図あるいは第１０図に示す画像読取装置
で得る画像データ（以下、原画像データという）は、主
走査方向Ｘの画素数をＮとし、副走査方向Ｙの画素数を
Ｍとすると、画像データの原画像対応の分布は、第１１
図のように考えることができる。第１１図で主走査方向
にＲ％の倍率で変倍すると（ＮＸＲ／１００１個の新デ
ータ（以下変倍画像データという）ができろことになる
。

ここで、代表的な変倍アルゴリズム３つの方法について
述べておく。ここでは、電気変倍は主走査方向のみとし
ているため、以下の説明もそれに準する。

まず、どの方式でも変倍後の新サンプリング点−９−の
位置を認識し、新すンプリング点立の周囲数両累の旧サ
ンプリング点の原画像データ及びそれらの距離を求める
必要がある。

第１２図に示すように、新すンプリング点立が原画像デ
ータのＳｉｊとＳｉｊヤ１との間にあり、それぞれと−
９−の距離がｒｌ、ｒ２であるとし、原画像データのサ
ンプリングピッチをＰとする。

■最近接画素置換法 −９一点の変倍画像データとして、−９−に最も近い位
置の原画像データを設定する方法であり、第１２図で ｒｌ≦「２　ならば　０ｉｋ＝Ｓｉｊ ｒ１＞ｒ２　　ならば　０ｉｋ＝Ｓｉｊ＋ｔというよう
におきかえる方法である。すなわち、変倍画像のサンプ
リング点−９−に最も近い原画像のサンプリング点の画
像データを、該点−９−の変倍画像データＯｉｋとする
。

■近接画素間距離線形配分法 −９−と原画像データの隣接画素間の距離に応じて濃度
レベルを配分する方法である。第１２図で変倍画像デー
タＯｉｋは。

０ｉｋ＝（１−ｒ　１　／Ｐ）Ｓｉｊ＋（１−ｒ７　／
Ｐ）Ｓｉｊ＋　１・・・（１）より求める。

０３次関数コンボリューション法 第５図に示すような補間関数ｈ（γ）によって、補間計
算を行なう。

ｈ（γ）は、サンプリングピッチＰで規格化されたγに
対して下式のように近似される。

■−２１γ１２＋１γビ　　　Ｏ≦１γ１≦１ｈ（γ）
＝４−８１γｌ”　＋５１γ１２−１γ１３　　１≦１
γ１≦２０２≦１γ１ ・・・（２） このｈ（γ）を使って変倍画像データＯ１ｊは、０ｉ）
ｔ：　（ｈ（１＋ｒｔ　／Ｐ）Ｓｉｊ−ｔ　＋ｈ（ｒｌ
　／Ｐ）Ｓｉｊ十ｈ（ｒ２　／Ｐ）Ｓｉｊ＋（＋ｈ（１
＋ｒ２　／Ｐ）Ｓｉｊ、２　］／口＋（１＋ｒｔ　／ｌ
’）＋ｈ（ｒ１／Ｐ）＋ｈ（ｒ２／Ｔ’）＋ｈ（１＋ｒ
２／円）　　　　　　　　・（３）上記■、■、■の他
にも、近接画素距離反比例法、近接画素面積配分法など
の方法があるが比較的■に類似しているのでここでは、
上記■、■。

■を代表例と考える。

これらの方法はすべて比較的古くから知られており、主
にコンピュータ画像処理分野で実用化されていた。

コンピュータ画像処理など１画像データを一担頁メモリ
等の高容量メモリに格納した後変倍処理するような場合
はこれらの方法は、簡単に利用できるが１頁メモリを持
たず専用のハードウェアでこれらの処理を行なうには、
種々制限がでてくる。

ディジタルコピアや、ファクシミリ等で読み取り時に変
倍を行なう場合は、ラスター走査（ライン単位）で入力
されたデータを変倍処理後もラスクー走査（ライン単位
）で行なう必要があり、また、データクロック（画素同
期パルス）は、どんな倍率でも一定である必要がある。

つまり、変倍処理後のデータは、光学的な変倍を行なっ
たのと同じ形式、同じスピードでなくてはならない。す
なわちリアルタイム処理を要する。

このことは、デジタルコピアシステム、あるいはファク
シミリシステム全体として、変倍を考えられる場合は、
異ってくる。

たとえば、プリンターの印字速度を変倍時変えることが
できたら、変倍後のデータクロックも変えることができ
る。また、伝送を行なうようなシステムでは、変倍後の
ラスク走査データでなくてもよい。

しかし、読み取り装置として、あるいは変倍処理を独立
させて変倍を考える場合は、前記のような、ラスター走
査処理の制限がつく。

本発明は、これらの制限を受ける読み取り装置に適用可
能な変倍装置を提供するものである。

第６図および第７図は、この制限を満たす変倍前データ
及び変倍後データのタイムチャートの例である。これら
において、　ＬＳＶＮＣは、水平周期信号（ライン同期
パルス：ｖＡ走査同期パルス）で、この信号１周期の間
に主走査方向ｌラインの画像データを読み取る。ＤＣＬ
Ｋは、データクロック（画素同期パルス）である。第６
図に示すタイミングで。

変倍Ｏｆデータ（画素ｍ位）Ｙが、ＬＳＹＮＣの周期内
に、５ｉ（１＝ＳｉＮまで、ＤＣＬＫに同期して変倍処
理部に入力されるとする。

その結果、変倍処理されたデータ２が出力されるが出力
は、データＹより遅れてもよいが、必・ずＤＣＬＫに同
期しなくてはならない。また、遅れ時間（ｔ２　ｔ＋）
は、特に制限はないが、ライン間で変化してはならず、
ｔ２及びｔｌは常に一定でなければならない。

また、ライン単位でのデータの入出力においても、第７
図のように、ラインバッファメモリＲＡＭＩ、ＲＡＭ２
読出しデータ（入力）は書込データ（出力）より遅れて
もかまわない。

とにかく、最も重要で、最も困難なことは、どんな倍率
でも、変倍画像データをＤＣＬＫに同期させることであ
る。

数種類の固定倍率での変倍ならば、このような要求を比
較的容易に実現しやすいが、特に最近の複写システム等
では、広範囲の変倍率、そして、ズーム変倍といわれる
１％程度の小きざみな倍率変動が要求されており、デジ
タルコピアやファクシミリ等でもこれらの要求に答える
必要がでてきた。したがって、先に挙げた変倍方法を実
際に適用する上で、前求の要求を満すのがむづがしくな
っている。

■構成 そこで本発明の変倍処理装置は、 指定４牽倍率Ｒ％に基づいて、変倍画像データサンプリ
ング位ｆｆ１ｉそれぞれに対応付ける、原画像データサ
ンプリング位置情報と、原画像データサンプリング位置
と変倍画像データサンプリング位置との差を示す位置差
情報と、を演算する演算手段；変倍画像データサンプリ
ング位置ｉ対応で前記原画像データサンプリング位置情
報および位置差情報を記憶する、変倍処理情報メモリ手
段；原画像データのデータクロックＤＣＬＫに同期して
ｉを１づつ変更すると共に、前記変倍処理情報メモリ手
段より、ｉ対応で原画像データサンプリング位置情報お
よび位置差情報を読み出す読出手段；前記データクロッ
クＤＣＬＫをカウントして、読み出された原画像データ
サンプリング位置情報で特定される原画像データとそれ
に隣接する１以上の画像データを摘出するサンプリング
手段；および、前記データクロックに同期して、摘出さ
れた原画像データおよび読み出された位置差情報の相関
で位置ｉの変倍画像データを定める変倍画像データ設定
手段；を備えるものとする。

これによれば、上記演算手段で変倍処理情報メモリ手段
に変倍パーセントＲに対応した原画像デ−タサンプリン
グ位置情報と位置差情報が設定され；読出手段が、これ
らの情報を、原画像データのデータクロックＤＣＬＫに
同期して読み出し；かつサンプリング手段がデータクロ
ックＤＣＬＫに同期して、読み出された原画像データサ
ンプリング位置情報に基づいて原画像データを摘出し；
変倍画像データ設定手段がデータクロックＤＣＬＫに同
期して、読み出された位置差情報と摘出された原画像デ
ータに基づいて、所定のロジック、例えば前記■。

■、■等の処理、で変倍画像データを設定する。

上記読出手段、サンプリング手段および変倍画像データ
設定手段はすべて、原画像データのデータクロックＤＣ
ＬＫに同期して動作するので、変倍画像データは該デー
タクロックＤＣＬＫに同期したものである。すなわちリ
アルタイム処理で変倍画像データが得られる。したがっ
て、ラスター走査形で変倍画他データを処理し得る。

原画像データがデータクロックＤＣＬＫに同期して転送
されるとき、すなわち画像読取のときには、このように
、変倍処理情報メモリ手段にすてに書込まれている原画
像データサンプリング位置情報および位置差情報を、デ
ータクロックＤＣＬＫに同期して読み出すので、これら
の情報を演算する時間が節約となり、その分、データク
ロックＤＣＬＫの周期は短くてもよい。すなわち、画像
読取速度および又は転送速度、ならびに、これに対応す
る変倍画像データ転送速度、を高く設定することができ
、高速画像処理に適する。

本発明の好ましい実施例では、演算手段は。

１００ｉ／（指定南←≠倍率Ｒ（％）〕　＝＝　Ｊ　ｉ
＋　Ｒｉ。

ｉ＝ｏ〜Ｒ−１なる整数、０≦Ｒｉ（１，Ｊｉは整数、
なる整数Ｊｉおよび小数Ｒｉを演算して、ｉが１小さい
ときのＪｉ演算値Ｊｉ−１を保持し、原画像データサン
プリング位置情報として、Ｒの値およびＪｉ−Ｊｉ−＋
の値に対応した原画素データのサンプリング位置変更量
を示すデータＡｉを演算し。

位置差情報として、Ｒｉが０〜ｌの中の小領域区分のい
ずれの区分にあるかを示すデータＢｉを演算するものと
する。

これによれば、変倍率Ｒ％は、１を最小単位とする任意
の数および範囲に設定し得る。すなわち、１％単位のズ
ム変倍が実現され、しかも変倍可能範囲を極く広く設定
い得る。なお、後述する本発明の実施例では、変倍率を
１％単位として、Ｒ２５０％から４００％を設定可能範
囲としている。

また、変倍処理情報メモリ手段に書込まれる原画像デー
タサンプリング情報が前サンプリング位置Ｊｉ−＋に対
する今回サンプリング位置Ｊｉの差すなわち２サンプリ
ング位置間ピッチ（画素数）を示すデータＡｉであるの
で、原画像データの摘出は、このデータＡｉが示すピッ
チで行えばよく、ライン始点を基点とするサンプリング
位置カウントが不要になる。更に、変倍処理情報メモリ
手段に書込まれろ位置差情報が、小領域区分のいずれに
屈するかを示すデータＢｉであるので、変倍画像データ
演算において極く小さい数の演算が省略となり、演算の
ためのハードウェアや簡単になり、かつ変倍画像データ
演算速度が高くなる。

本発明の一実施例では、これらのデータＡｉおよびＢｉ
を用いるのに合せて、サンプリング手段は２１９４２分
の原画像データを格納するバッファメモリ手段；該バッ
ファメモリ手段を書込み／読出しに交互に設定する手段
；該バッファメモリ手段に書込み／読み出し位置を与え
るアドレスカウント手段；該バッファメモリ手段に書込
みのときは、データクロックＤＣＬＫをカウントパルス
として該アドレスカウント手段に与え、該メモリ手段よ
り読み出しのときはデータクロックＤＣＬＫに同期して
ｉを１づつ変更すると共に、　Ｒ＜１００の場合は、Ａ
ｉに対応してデータクロックＤＣＬＫの２倍の周波数の
カウントパルス２ＤＣＬＫとデータクロックＤＣＬＫの
一方を、カウントパルスとしてアドレスカウント手段に
与え、ｋ≧１００の場合は、Ａｉに対応してデータクロ
ックＤＣＬＫのアドレスカウント手段への印加／遮断を
して、原画像データの読出し位置Ｘを指定するサンプリ
ング位置指定手段；でなるものとする。

すなわち、この実施例では、１ラインの原画像データを
バッファメモリに格納し、その読出しアドレスをコント
ロールして原画像データの読出しすンプリングを行って
、変倍画像データを得る。縮少時の画像データの読出し
アドレスの変更量、すなわち変倍率に対応した原画像デ
ータの読出しピッチは、バッファメモリの読出しアドレ
スカウンタに与えるカウントクロックを、データクロッ
クＤＣＬＫと、それの２倍の周波数のクロック２ＤＣＬ
Ｋと切換えることにより行なう。

本発明のもう１つの実施例では、サンプリング手段は＝
１ライン分の原画像データを格納するバッファメモリ手
段；該バッファメモリ手段を書込み／読出しに交互に設
定する手段；アドレスカウント手段；アップダウンカウ
ント手段；アドレスカウント手段のカウントデータとア
ップダウンカウント手段のカウントデータの和を該バッ
ファメモ“　り手段にアドレスデータとして与える加算
手段；該バッファメモリ手段に書込みのときは、データ
クロックＤＣＬＫをカウントパルスとして該アドレスカ
ウント手段に与え、該バッファメモリ手段より読み出し
のときはデータクロックＤＣＬＫに同期してｉを１づつ
変更すると共に、　Ｒ＜１００の場合は、アップダウン
カウント手段にアップ指示してアドレスカウント手段に
データクロックＤＣＬＫをカウントパルスとして法え、
かつＡｉに対応してアップダウンカウント手段へのＤＣ
ＬＫの印加／遮断をし、Ｒ≧１００の場合は、アップダ
ウンカウント手段をダウン指示してアドレスカウント手
段にデータクロックＤＣ１，Ｋを与え、かつ、Ａｉに対
応してデータクロックＤＣＬＫのアップダウンカウント
手段への印加／３Ｉ！断をして、原画像データの読出し
位置Ｘを指定するサンプリング位置指定手段；でなるも
のとする。

すなわちこの実施例では、前述の実施例と同様にライン
バッファメモリを備えるが、その読出しアドレスは、ア
ドレスカウント手段；アップダウンカウント手段；およ
びアドレスカウント手段のカウントデータとアップダウ
ンカウント手段のカウントデータの和をラインバッファ
メモリにアドレスデータとして与える加算手段；で設定
する。

そしてサンプリング位置指定手段は、該メモリ手段に書
込みのときは、原画像データの画素単位を定めるデータ
クロックＤＣＬＫをカウントパルスとして該アドレスカ
ウント手段に与え、該メモリ争段より読み出しのときは
、Ｒ＜　１００の場合は、アップダウンカウント手段に
アップ指示してアドレスカウント手段にデータクロック
ＤＣＬＫをカウントパルスとして与え、かつＡｉがＪｉ
−Ｊｉ−ｔ＝２を示すもののときにはアップダウンカウ
ント手段にもデータクロックＤＣＬＫを与えＡｉＩｆｉ
Ｊ　ｉ−Ｊ　ｉ　−ｔ＝１を示すものであるときはアッ
プダウンカウント手段にはカウントパルスを与えず、Ｒ
≧１００の場合は、アップダウンカウント手段をダウン
指示してアドレスカウント手段にデータクロックＤ（：
ＬＫを与え、かつ、ＡｉがＪｉ−Ｊｉ−１＝１を示すも
のであるときはデータクロックＤＣＬＫをアップダウン
カウント手段には与えず、ＡｉがＪｉ−Ｊｉ−ｔ＝０を
示すものであるときはアップダウンカウント手段にもデ
ータクロックＤＣＬＫを与えて、原画像データの読出し
位置Ｘを指定するものとする。

すなわち、変倍率に応じて、データクロックＤＣＬＫの
カウント数を増減して、ラインバッファメモリの読出し
位置！１１１ｘを定める。

本発明の他の目的および特徴は、図面を参照した以下の
実施例の説明より明らかになろう。

第１ａ図に本発明の第１実施倒を、第２ａ図に第２実施
例を、第３ａ図に第３実施例を、また第４図に第４実施
例を示す。まず、これらの実施例の概要を説明する。

第１ａ図を参照すると、第１ａ図に示す装置（ただしプ
リンタＰＲＴは除外する）は、デジタルコピア用として
も、ファクシミリ用としても使用できる読み取り装置で
あって、第８図に示す外装に組込まれているものである
。そのスキャナＳＣＲは、Ａ　３　ｓｍ稿を４００ｄｐ
ｉ　（画素／インチ）の密度、６ビツ１へ／画素（６４
階調）で読み取り、シェーディング補正ＭＴＦ補正等を
行なって、この６ビツト原画像データを、プリンター用
あるいは伝送用に″　ビ′か０″の２値信号／画素に変
換して出力する装置である。なお、これらの読み取り密
度及び階調数は一例であり、４００ｄｐｉ、　６４階調
でなくてもよい。

原稿面ＤＯＣを光源５の光によって照射し、その反射光
を、Ａ３原稿横方向（２９７ａ＋＋＋）を４００ｄｐｉ
で読むため、５０００画素のイメージセンサ７が受ける
。

イメージセンサ７で原稿ＤＯＣの光信号が電気信号に変
換され、増幅器２２で所定のレベルの信号に増巾される
。次に、この濃度によって電圧レベルの異なるアナログ
信号は、Ａ／Ｄ変換器２３で６ビツトのデジタル信号、
すなわち画像データに変換される。

次に、　５０００画素のセンサ７の各素子の感度のバラ
ツキ及び、Ａ３原稿横方向での光源５の照度ムラを補正
するシェーティング補正が１回路２４で行なわれる。

変倍処理は、第１ａ図に示す実施例においては、このシ
ェーテング補正のあとに行なう。シェーディング補正回
路２４の前や、次のＭＴＦ補正回路２９のあ、とに行な
うことも可能である。

変倍処理のあと、回路２９でＭＴＦ補正を行ない、その
あと２値化回路３０であるスレッシュレベルによって″
　ビ′か１１０１１かに２値化され、プリンタ一部ある
いは伝送処理部へ出力されろ。又は、階調処理器３１で
、中間調表現があるＩＩ　Ｉ　ＩＩか０１１かに変換さ
れて伝送処理部へ出力される。なお、第１ａ図にはプリ
ンタＰＲＴに出力する態様を示している。

このような画像データの流れの中で変倍処理は、第１ａ
図においては、概略でパラレル６ビツ１−のラッチ２５
〜演算器２８．マイクロプロセッサ３５　、ｌＩＡＭ３
およびサンプリング回路６４．６５で構成される変倍処
理装置で実行される。

この変倍処理装置は、変倍後の新サンプリング点ｉの位
置を決める機能、新すンプリング点ｉ周辺の原画像デー
タ位置Ｘの原画像データを摘出する機能、及び新サンプ
リング点ｉと、摘出した原画像データ位５ｉｘ（Ｊｉ）
との距跪と摘出データとより、変倍画像データを計算す
る機能を有する。

第１ａ図において、まず、ラッチ２５．データ分配器２
６．ラインバッファメモリとしてのＲＡＭ　１　、ＲＡ
Ｍ２およびデータセレクタ２７は。

将来、サンプリング点Ｘを決定して画像データを摘出し
、変倍画像データの演算を行なうとき、変倍画像データ
演算に参照する複数個の原画像データを一度にとり出す
ために、補正方法によって周辺２画素による補間法（第
１ａ図、第２ａ図および第４図に示す実施例）では２画
素ごとに１周辺４画素による補間法（第３ａ図の実施例
）では４画素ごとにまとめておくところである。

例えば、第１２図で新すンプリング点立がＳｉｊとＳｉ
ｊヤ１の間にある場合、データセレクタ２７より、Ｓｉ
ｊとＳｉｊ＋ｔを（第１ａ図、第２ａ図および第４図に
示す実施例）あるいはＳ”ｊ−１ｒ　Ｓｚｊ。

Ｓｉｊ＋　１ｔ　Ｓｉｊ＋２を（第３ａ図の実施例）一
度にとり出すということである。

ここで、前述した方式■及び■が周辺２画素による補間
法（第１ａ図、第２ａ図および第４図に示す実施例）、
方式〇が周辺４画素による補則法（第３ａ図の実施例）
である。

具体的な方法は、データクロックＤＣＬＫに同期して順
次入力される原画像データＹ（第６図）をＤＣＬＫにて
ラッチ２５にメモリ（ＤＣＬＫ　１パル入周期の遅延メ
モリ）することにより実施できる。２画素なら１段のラ
ッチ２５（第１ａ図、第２ａ図および第４図に示す実施
例）、４画素なら３段のラッチ２５１〜２５３　（第３
ａ図の実施例）によって実現可能である。

次にラインメモリ用のＲＡＭＩおよびＲＡＭ２であるが
。

ここは、２画素（第１ａ図、第２ａ図および第４図に示
す実施例）あるいは４画素（第３ａ図の実施例）のまと
まりを５０００コ格納するメモリで入力。

出力で２段構成とし、一方（ＲＡＭＩ）が入力のときは
、もう一方（ＲＡＭ２）は出力、１つのラインが終わる
と入出力を逆にするという構成である。これは。

ライン同期パルスＬＳ’／ＮＣで反転動作をするＴフリ
ップフロップ３６の出力ａをデータ分配器２６に与えて
、ａが１１のとき、データ分配器２６を入出力としてＲ
Ａ　Ｍ　１を書込（Ｗ）に指定し、もう１つの出力すを
データセレクタ２７に与えてｂがＬのとき、データセレ
クタ２７をＢ出力としてＲＡＭ２を読出しくＲ）とする
ことにより行なわれる。

このラインメモリＲＡＭ１．ＲＡＭ２のアドレスである
が、入力時（書込）は、　ＤＣＬＫ周期でカウンタ３８
，４３をカラン１−アップして得られるアドレスをその
まま使用するが、出力時（読出）、このアドレスを変化
させる。出力時のアドレスがすなわち変倍画像データの
サンプリング点ｉ直前の原画像データサンプリング位Ｍ
　ｘ　＝　Ｊ　ｉである。

変倍画像データのサンプリング点ｉが、ある時。

ＳｉｊとＳｉｊゆ１の皿にあり、その次のサンプリング
点が、もう一度ＳｉｊとＳｉｊ＋ｔの間にある時は。

読出しアドレスカウンタを止め、Ｓｉｊや２とＳｉｊや
Ｊの間に移ったときは、読出しアドレスカウンタは２つ
進め、Ｓｊｊ＋ｌとＳｊｊ＋２の間に移ったときは、読
出しアドレスカウンタを通常通り１つ進める。

拡大時（Ｒ≧１００）は、該カウンタを１つ進める動作
と、該カウンタを止めておく動作によって新サンブリ、
ング点の位置を決める。縮少時（Ｒ＜　１００）は、該
カウンタを１つ進める動作と２つ進める動作の組合せに
よって位置を決める。縮少は本装置では５０％までで考
えているので、該カウンタは１つ進めるか２つ進めるか
で良いが、５０％より小さな縮少のときは、３つ以上進
める場合もあり得る。

どこで、読出しアドレスカウンタをいくつ進めるかとい
う情報は、４Ｈ’ｌｉ率Ｒ％によってマイクロプロ（ツ
サ３５で予めａ［算されている。変倍画像データのサン
プリング点ｉの直前の原画像データ位置Ｘは、スタート
位置をＯとし、原画像のサンプリングピッチＰを１とし
、倍率をＲ（％）とすると、 １００　ｉ　／　Ｒ＝　Ｊ　ｉ＋　Ｒｉ　　・・・（４
）ｉ　＝０，１，２，３．・・・ Ｊｉ：整数、Ｒｉ：小数 の整数Ｊｉとなる。

すなわち、サンプリング点ｉがＳｉｊとＳｉｊ＋ｔの間
にあるとすると、１１両像データのサンプリング位置ｘ
はＪｉとなる。そこで、ｉの増加とともに、１００ｉ／
Ｒの整数部Ｊｉが１つ増えるときは、読出しアドレスカ
ウンタも１つ進め、ｉの増加で１００ｉ／Ｒの整数部Ｊ
ｉが２つ増えるときは、該カウンタも２つ進め、１００
ｉ／Ｒの整数部Ｊｉが１つも進まない場合は、該カウン
タも進めないようにすればよい、また、１ｏｏｉ／Ｒの
の小数部Ｒｉは。

Ｓｉｊとｉ対応位＠−９−との距離γ１になる。この距
慮データγｌは後の変倍画像データ演算で使うことにな
る。

マイクロプロセッサ３５は、上記（４）式で１＝０〜Ｒ
−１までを計算する。すなわち、ｉ＝０での（４）式の
演算による整数Ｊｏおよび小数Ｒ（１，ｉ＝１での（４
）式の演算による整数Ｊ１および小数Ｒ１，ｉ＝２での
（４）式の演算による整数Ｊ２および小数Ｒ２，、・・
・ｔｉ：Ｒ−１での（４）式の演算による整数ＪＲ−ｔ
および小数ＲＲ−１を演算する。このようにｉ　＝Ｏ〜
Ｒ−１までのみの整数Ｊｉおよび小数Ｒｉのみを演算す
ると、これを原画像データのライン長全体に適用できる
。すなわち。

すべての場合で、変倍画像データのサンプリング点はＲ
コ毎の周期になるため、ｉ＝Ｒにはｉ　＝０の値を、ｉ
　＝Ｒ＋　１ではｉ＝１の値を、ｉ＝Ｒ＋２ではｉ＝２
の値を、・・・以下同様・・・割り当てればよい。

本発明の後述の全実施例では、ｉ＝０〜Ｒ−１のＪｉお
よびＲｉの計算は、読み取り動作開始より前に１倍率Ｒ
（％）が指定されたときに行なわれ。

ＪｉおよびＲｉを、ハードウェアにマツチした形のデー
タＡｉおよびＢｉに変換されてＲＡＭ３に書き込まれる
。画像読取が開始されると、すなわち変倍処理時に、デ
ータクロックＤＣＬＫと同期してｉを１づつ大きい値に
変更して、ｉ対応のデータ（Ａｉ。

Ｂｉ）がＲＡＭ３より読み出される。

なお、別の実施ＩＩＩＡａとして、上記計算を行なう専
用のマイクロプロセッサ、あるいは演算手段を設け、変
倍処理と並行してデータクロックＤＣＬＫと同期して（
４）式を計算し、　１００ｉ／　Ｒの整数部Ｊｉすなわ
ち原画像データサンプリング位Ｗｌｘをそのままアドレ
スとし、小数部Ｒｉを、変倍画像データ演算用パラメー
タである距離データｒｌとして使うようにしてもよい。

次に、ラインバッファＲＡＭ１　、ＲＡＭ２からの原画
像データの読出しと、変倍画像データ演算との関係を説
明する。

第１ａ図、第２ａ図および第４図に示す実施例は、２画
素の原画像データＳｉｊとＳｉｊヤ！とＲｉに基づいて
変倍画像データを演算（■又は（■）するものである。

ラインメモリＲＡ　Ｍ　ｌとＲＡＭ２には、６ビツトの
原画イ象データを、ライン隊位で交互にそのままＤＣＬ
Ｋに同期させて入力し、この入力において、ラッチ２５
でＳｉｊを得ると共に、ラッチ２５を介さないでＳｉｊ
＋ｔを得て、それぞれ６ビソトのＳｉｊとＳｉｊ＋＋を
並べて１２ビツトデータとして１ワード１２ビットのデ
ータをライン単位で、ＲＡＭＩとＲＡ　Ｍ　２に交互に
書込み、一方を；す込みにしているとき゛に他方から１
ワード（１２ビツト）単位でデータを読み出すので、演
算器２８には、一度に５ｉｊ（６ビツト）とＳｌｊ＋＋
（６ビツト）がグえられる。

第４図の実施例では、３段のラッチ２５１〜２５Ｊ　を
有し、それらのラッチデータ５ＩＪ−１＋ＳｉＪおよび
Ｓｌｊ＋１とラッチを介さないデータＳ　ｉｊ　＋　２
が、各６ビツトでパラレル２４ビツトのワードに組合さ
れて、ＲＡ　Ｍ　１およびＲＡＭ２に書込まれ、パラレ
ル２４ビット同時にそれらより読み出される。したがっ
て、演算器２８には、一度に５ｉｊ−１（６ビツト）、
５ｉｊ（６ビツト）＋Ｓｘｊ＋ｔ（６ビソト）および５
ｉｊ−＋−２（６ビツト）が与えられる。

な才；、ラッチ２５，２５．〜２５３をデータセレクタ
２７と演算器２８の間に介挿して、ＲＡＭＩ、２には。

６ビツトデータのみ−ライン分を読み書きするようにし
てもよい。このようにすると、−ライン分の変倍画像デ
ータの送出が、１画素分（第１ａ図対応の場合）又は、
３画素分（第３ａ図対応）遅延するが、ＲＡ旧、ＲＡＭ
２のメモリ容量が、いずれの場合でも。

それぞれ６ビツト×１ライン画個数で済むことになる。

したがって、数画素分の遅延ずれが問題とならない使用
態様において、ラインバッファメモリ容がを少くする上
で効果がある。

ここでＲＡＭＩが書込状態（ａ＝Ｈ，ｂ＝Ｌ）の時は、
通常動作でＤＣＬＫを周期にアドレスカウンタ３８が進
んでいくようになっているが、ＲＡＭ１が出力状態（ａ
　＝　１−　、　ｂ　＝　Ｈ）のときの、原画像データ
のサンプリング位置ｘ（Ｊｉ）の画像データ読出しのた
めの、読出しアドレスの設定方式について説明する。

まず、第１の方法は、アドレスカウンタへのカウントク
ロックの周波数を変えてしまう方法である。データクロ
ックＤＣＬＫの周波数をｆＯとすると。

Ｒ％変倍時の周波数ｆＲは。

ｆ　Ｒ＝　ｆ　ｏ　・１００／Ｒ（ＨＺ）　”’（５）
となる。

この方式では、ｆｏに対するｆＲのズレが、原画像と変
倍画像のサンプリング点のズレそのもになるので、正確
かつ確実である。ＲＡＭＩ、２の読み出し時、アドレス
カウンタをｆｐｔで動かし、ＲＡＭ１，２の出力を再び
ＤＣＬＫでサンプル（ラッチ）することによって、所望
の合成データを得ることができる。この方法であれば、
先に述べた（４）式の計算結果で整数Ｊｉについての情
報は不要となる。しかして、この態様では、変倍率Ｒ％
を例えば５０〜４００％とし、Ｒの最小単位を１％とす
ると、３５０組のパルスｆＲ＝ｆｏ・１００／Ｒが必要
となる。これは専用のマイクロプロセッサで作成する。

第２の方法は、まず、前述の（４）式の計算結果で整数
Ｊｉに注目し、前の変倍画像データサンプリング位置Ｘ
１−１と今回のサンプリング位置Ｘｉとで、 （１）縮少時 整数部が１つ増加している（Ｊｉ−Ｊｉ−１＝１）とき
　　Ａｉ＝Ｉ−１整数部が２つ増加している（Ｊ　ｉ　
−Ｊ　ｉ−１＝２）とき　　Ａｉ＝Ｌ（２）拡大時 整数部が１つ増加している（Ｊｉ−Ｊｉ−ｚ　＝１）と
き　　Ａｉ＝Ｈ整数部が増加していない（Ｊｉ−Ｊｉ−
１＝０）とき　　　Ａｉ＝Ｌなる数列［Ａｉ］を、ｉ　
＝Ｏ〜Ｒ−１まで定義し、ＲＡＭ３に書き込んでおく（
読み取り前）。これは第１ａ図、第２ａ図、第３ａ図お
よび第４図の実施例のすべてに共通である。

そして、第４図の実施例では、カウントパルスとして、
データクロックＤＣＬＫと、　ＤＣＬＫの２倍の周波数
のパルス２ＤＣＬＫを用意する。変倍画像データ演算の
とき、ＡｉはＲＡ　Ｍ　３から読み出し、読み出しはｉ
＝０〜Ｒ−１をくりかえし読み出す。この第４図の実施
例では、縮少時（Ｒ＜　１００）は、ラインメモリ（Ｒ
ＡＭＩ又はＲＡＭ２）の読出しのためのアドレスカウン
タ（３８又は４３）のカウントパルスは、Ａｉ＝ＴＩの
とき　　　　ＤＣＬＫ Ａｉ＝Ｌのとき　　　　２ＤＣＬＫ になるように切り替える。拡大時（Ｒ≧１００）は、ア
ドレスカウンタ３８又は４３のカウントパルスは、Ａｉ
とＤＣＬＫのＡＮＤ　（論理積）とすることによって、
Ａｉ＝Ｈのときカウントアツプ、Ａｉ＝Ｌのときカウン
トせず、のようにする。

本発明の全実施例は、ＲＡＭ３を有し、ＲＡＭ３は、マ
イクロプロセッサ３５で計算した（４）式の結果に基づ
く前述のＡｉを格納する。このＲＡＭ３には、更に、各
実施例で異るデータＢｉをも格納するｌｌＢｉの内容は
後述するにのように、画像読取前にＲＡＭ３にＡｉを格
納しておき、これを画像読取中に読み出して、Ａｘに基
づいて読出しアドレスを設定すると、ＲＡＭＩおよびＲ
ＡＭ２より、同時に隣接データＳｉｊとＳｉｊ＋ｔが（
第１ａ図、第２ａ図および第４図の実施例）、又は同時
に隣接データ５ｉｊ−１、Ｓｉｊ、　Ｓｉｊゆｌ。

Ｓｊｊヤ２が（第３ａ図の実施例）、読み出されること
と相伴って、後述するように、変倍画像データを演算す
る演算器２８の構成が簡単になる。

第４図の実施例のカウントパルスの切換方式では、拡大
時（Ｒ≧１００）、　Ａｉ＝Ｌのとき、カウンタ３８，
４３のＩＥＮＡＢＬＥ端子をＬにして、カウントをス１
〜ツブさせてもよい。

第３の方法は、第１ａ図に示す実施例で実行するもので
ある。アドレスカウンタ３８．４３自身は、データクロ
ックＤＣＬＫによるカウントアツプを続ける。そしてア
ドレスカウンタ３８．４３と別にもう１つこちらはアッ
プダウンカウンタ３９．４４を設け、拡大時（Ｒ≧１０
０）はダウン指定し、縮小時（Ｒ＞１００）は、アップ
指定する。そしてこのアップダウンカウンタ３９．４４
は、Ａｉ＝Ｌのときだけカウントするように、　ＤＣＬ
ＫとＡｉのＡＮＤ　（論理積）を入力する。

これによって１例えば縮小時、まず最初のＡｉ＝してア
ップダウンカウンタ３９．４４を１にし、加算器３７．
４２で、アドレスカウンタ３８゜４３の値に１をたして
、ＲＡＭＩ、ＲＡＭ２の読出しアドレスとする。更に、
次のＡｉ＝Ｌでアップダウンカウンタ３９．４４を２に
して、アドレスカウンタ３８．４３のカウント値とたす
、というようにしてサンプリング点の位［’ｔＸ（Ｊｉ
）を決めていく。

拡大の場合は、読出しアドレスをシフトせずに読み出す
必要があり、このときアドレスカウンタ３Ｂ。

４３はカラン１ヘアツブするのでこれを補償するため。

逆にＡｉ＝Ｌで１つずつ引いていくように、アップダウ
ンカウンタ３９．４４を減算していく。

次に変倍画像データの演算方法について説明する。第１
ａ図に示す実施例は、前述の■の方法を実行するもので
あり、第２ａ図に示す実施例は前述の■の方法を実行す
るものであり、また第３ａ図に示す実施例は前述の■の
方法を実行するものである。これらの方法の実行手法を
説明する。

■最近接画素設定法（第１ａ図の実施例）この方式の演
算方法は比較的簡単である。

第５図でＳｉｊとＳｉｊヤ１のうち変倍画像データサン
プリング位置ｉ　（第１２図で一〇）に近い方を選択す
るようにすればよい。

（４）式に基づいて整数Ｊｉおよび小数Ｒｉを、マイク
ロプロセッサ３５で演算したとき、小数Ｒｉはすなわち
−９−とＳｉｊとの距ａｒｔ／Ｐ（Ｐは原画像データの
サンプリングピッチであり、実施例ではＰ＝Ｂ　が０．
５以下ならばＳｉｊを選択し、０．５より大きければＳ
ＩＪ＋１を選択するようにすればよい。

第１Ｘ１図に示す実施例では、マイクロプロセッサ３５
が、ＪｉおよびＲｉを演算しかつ前述のＡｉを演算した
ときに、ｒ１／Ｐが０．５以下ならばＢｉ＝ＩＩとし、
０．５より大きければＢｉ＝Ｌとする数列Ｂｉをも演算
して、、ＢｉをＡｉと共に、ＲＡＭ３の同じアドレスに
書き込む。これは画像読取前の処理である。画像読取が
開始されると、データクロックＤＣＬＫに同期して、Ｒ
ＡＭ３よりＡｉおよびＢｉを読み出して、Ｂｉをセレク
ト信号として、Ｂｉ＝ＨでＳｉｊの選択を、Ｂｉ＝Ｌで
ＳｉＪ＋＋の選択を。

この実施例で演算ｃ２８を構成するデータセレクタ２８
ａに与えろ。

■近接画素距離線形配分法（第２ａ図）この方式は、■
より複雑になる。前述の（１）式の計算を行わなくては
ならないためである。この場合間層となるのは、距離ｒ
　Ｉ／Ｐあるいは「２／Ｐの精度である。小数点第１位
まで、つまり、０．１きざみ程度で考えれば良いかもっ
と細かく見る必要があるか、あるいはＰを４分割した程
度すなわち０．２５きざみくらいでも良いかということ
である。この問題は、デジタルコピアシステムとしであ
るいはファクシミリシステムとして、どこまで精度が必
要かという問題であり、デジタルコピアやファクシミリ
システムでの、所要画像品質に対応する。演算処理から
見れば、ｒ１／Ｐ。

「２／Ｐが、２のべき乗の逆数であるので好ましい。こ
れは、１／２．１／４．１／８．等の演算は、対象デー
タのビットシフトのみで可能であるからである。

そこでまず（４）式の演算結果より、　Ｒｉ＝　ｒ　１
　／　Ｐを０．２５（１／４）きざみに分ける。すなわ
ち、Ｒｉの最小単位を１／８として、Ｒｉの領域区分を
１７４とする。

−例として１次のように分けてみる。

Ｏ≦ｒｌ／Ｐ＜１／８のとき、Ｒｉ＝ｒ１／Ｐ＝Ｏ，Ｂ
ｉ＝０１７８≦ｒ＋　／Ｐ＜３／８のとき、Ｒｉ＝ｒｌ
／Ｐ＝１／４．Ｂｉ＝１３／ｌ’ｌ≦ｒｔ　／Ｐ＜５／
８のとき、Ｒｉ：ｒｌ　／Ｐ：１／２．　Ｂｉ＝２５７
８≦ｒ１／Ｐ＜１７８のとき、Ｒｉ：ｒｌ　／Ｐ＝３／
４．　Ｂｉ＝３ここで、７７８≦ｒ１／Ｐ＜１のときは
、ｌとＳｌｊ＋１とが同じ位置ということになるので、
そういう分類を作ってＢｉ＝４とする方法もあるが、こ
の場合にはＩｌｉに３ビツトが必要になるので、ハード
ウェア構成上からは、この場合Ｘを１つ繰り上げ。

整数Ｊｉを１つ大きい値とし、小数Ｒｉを０にして。

立がＳＩＪ＋１とＳｉｊ＋２の間にあって、Ｂｉ＝０と
するのが、Ｂｉが２ビツトの信号で済むので好ましい。

上記■と同様に、このＢｉ１１−Ａｉと共に、ＲＡＭ３
の同じアドレスに書き込む。

この方式を実施する第２ａ図において、４つに分けた距
離（ｎｉ＝０〜４）によって。

Ａ−３ｉｊ＋Ｂ−５ｉｊ、１　＝Ｏｉｋ・・・（６）た
だし、Ａは「１／Ｐに対応する係数。

Ｂはｒ　２　／　Ｐに対応する係数。

ＳＩＪ＊　ＳＩＪ＋１は６ビツトデータの内容。

Ｏｉｋは変倍画像データ（６ビツト）の内容。

である。

のＡとＢとが決まるため、４通りのＡ−ＳｉｊとＢ−５
ｉｊ＋ｔを討算し、そのうち１つづつをＢｉ対応でデー
タセレクタ２８ｂ、２８ｃで選択し、加算器２８ｄでた
して、変倍画像データ０ｉｋｔ＆得る。

第２ａ図に示す実施例では、Ｂｉに対応する係数Ａおよ
びＢは次の第１表に示すように設定している。

第１表 １／２．１／４など２のべき乗の逆数は、信号線のビッ
トシフトのみで得られるため、ハード構成が非常に楽に
なる。

第２ａ図に示す演算器２８の変形例を第２ｃ図に示す。

第２ｃ図に示す演算器２８はＲＯＭ　２８ｇで構成され
ている。予め５ｉｊ（６ビツトの最小値から最大値）、
Ｓｉｊ＋１（６ビツトの最小値から最大値）とＢｉによ
って決まる変倍画像データＯｉｋを計算しておき、それ
をＲＯＭ　２８　ｇに書込んでいる。

画像読取−変倍処理時には、Ｓｉｊ＋　Ｓｉｊ＋ｔをＲ
ＯＭ　２８　ｇのアドレスとして変倍画像データＯｉｋ
を読み出す。

Ｓｉｊは６ビツト、Ｓｉｊ＋１は５ビツト（係数Ｂが１
以下なので上位５ビツトだけで済む）、Ｂｉが２ビツト
であるから、ＲＯＭ２８ｇは、アドレス１３ビツトで８
ｋＸ８ビツトのＲＯＭで済むので。

予め行なう計算もそれほど大変ではなくできる。

変倍画像データ演算のためのハード構成は非常に簡単に
なる。

■三次関数コンボリューション この方式は前述の（３）式に示すように非常に複雑な計
算を必要とし、ハードウェア化には不向きなようである
が、前述■、■の方式と比べても。

精度の良い変倍ができる。

この方式ものの場合と同様に距離の精度の問題があるが
、ここでも■のようにγｌ／Ｐを４つに分割した場合を
考える。

分割方法も■と全く同様とする。

前述の（３）式は、簡単に書き直すと、Ａ−８ｉｊ−１
＋Ｂ−３ｉｊ＋Ｃ−５ｉｊヤｓ　＋Ｄ’Ｓｊｊ＋２＝Ｏ
ｉｋ・・・（７）となる。なｔ９、（３）式の分母は規
格化係数であるので、バラメタータから除外できる。

前述の（２）式から、γｓ　／Ｐ＝　０　、１／４．１
／２．３／４の４つの場合でＡ、Ｂ、ＣおよびＤを計算
すると。

次のようになる。

この係数をもとにして、■の場合の第２ａ図の演算器２
８と同様に、４通りのＡ−８ｉｊ−１。

Ｂ−８ｉｊ、Ｃ−８ｉｊヤ１．Ｄ−８ｉｊや２（Ｓｉｊ
等は０〜６３）を用意しておき、Ｂｉによって１つずつ
選択して４つを加算する方式がある。ただし、この場合
は、■のときと違ってそれぞれの計算が若干めんどうで
あり、ハードウェアも少し複雑になる。

そこで、ハードウェアの負担を少しでも軽くするため、
係数Ａ、Ｂ、ＣおよびＤを次の第２表のように近似して
、書き直す。ただし、このとき、Δ十〇＋ｃ＋Ｄ＝１に
なることが必要である。

第２表 この方が、係数の分母が８以下で、ハードウェアによる
計数はかなり楽になる。第３ａ図に示す実施例は、この
第２表の係数を用いて、■の変倍画像データ演算を行な
うようにしている。

この例でも、第２Ｃ図に示すようにＲＯＭを用いること
が考えられる。そのようにするときには。

第３ｃ図に示すようにＲＯＭ６３を用いる。

ＲＯＭ６３のアドレスが、５ｉｊ−１に３ビツト。

Ｓｉｊに６ビツト、Ｓｉｊ＋ｔに５ビツト、Ｓｉｊや２
に３ビツト、Ｒｉに２ビツトで、計１７ビツトとなる。

メモリ量が１２８にバイトになってしまうため、ＲＯＭ
６３に予め格納するデータの計算が少々大変ではある。

しかし、この方法であれば、変倍画像データ演算のため
のハードウェアも簡単になる。

次に本発萌の実施例のハードウェア構成と動作を説明す
る。

第１　、施例（第１ａ図、第１ｂ図および第１ｃ図）第
１ａ図に示す第１実施例において、スキャナＳＣＲで読
み取られた原画像データは１ライン毎にシェーディング
補正回路２４に、ｌライン分のデータにおいては、パラ
レル６ビツ□ト（６ビツトが１画素の濃度を示すｌワー
ドである）単位で、シリアルに与えられ、回路２４が同
様なデータ構成および同様な転送形式で、ライン同期パ
ルスＬＳＹＮＣの１周期の間に１ライン分を、ライン中
の各ワードはデータクロックＤＣＬＫに同期して、ラッ
チ２５およびデータ分配器２６に与える６回路２５の出
力が、ある画素のデータＳＩＪ＋１であるとき、ラッチ
２５の出力はその１画素前のデータＳｉｊであり、これ
らのデータＳｉｊとＳｉｊ＋ｔが、パラレル１２ビツト
でデータ分配器２Ｇに与えられる。

一方、Ｔフリップフロップ３Ｇが、ライン同期パルスＬ
ＳＹＮＣの１パルスの到来毎にその出力Ｑ、Ｑの信号レ
ベルを反転するので、例えば第１ラインのデータが与え
られているときは、データ分配器２６は入力１２ビツト
をＲＡＭＩに与え、かつＲＡＭ　ｌは書込みに指定され
る。このときデータセレクタ２７は入力端Ｂの１２ビツ
トデータを演算器２８に与え、ＲＡＭ２は読み出しに指
定される。第２ラインのデータがデータ分配器２６に与
えられているときは、データ分配器２６は入力１２ビツ
トをＲＡＭ２に与え、かつＲＡＭ２は書き込みに指定さ
れる。このときデータセレクタ２７は入力端Ａの１２ビ
ツトデータを演算器２８に与え、ＲＡＭ１は読み出しに
指定される。

このようにして、第ｎラインの隣接２画素のデータがパ
ラレルにＲＡＩ’ｌＬに書込まれ、その間第ｎ−１ライ
ンの隣接２画素のデータがパラレルにＲＡＭ２より読み
出される。第ｎ＋１ラインの隣接２画素のデータはパラ
レルにｌ（ＡＭ２に書込まれ、その間第ｎラインの隣接
２画素のデータがパラレルにＲＡＭ　１より読み出され
る。以下同様に、　ＲＡＭＩとＲＡＭ２が、ライン同期
パルスＬＳ’ＩＣで切換えられて、交互に書込および読
み出しに指定されろ。このようにして、第ｎラインの隣
接２画素のデータをパラレルに組合せた１２ピッ１−デ
ータを８層１又はＲＡＭ２に書込んでいるときに、第！
１−１ラインの隣接２画素のデータをパラレルに組合せ
た１２ピツ１〜データが、ＲＡＭ２又はＲＡＭ　１より
読み出されて演算器２８に与えられる。すなわち、演算
器２８には１回路２４が出力するデータより、ちょうど
１ライン分遅れて、隣接２画素のデータを並べた形で原
画像データが与えられる。このように、データのバッフ
ァメモリＲＡＭＬ、ＲＡＭ２への入力に対して、それよ
りのデータの読み出しはちょうどｌライン分遅れ６． ＲＡＭ１の読み書きアドレスはサンプリング回路６４が
、また、ＲＡＭ２の読み書きアドレスはサンプリング回
路６５が定める。

まずサンプリング回路６４について説明すると、ＲＡＭ
Ｉを、１：込みに指定しているときには、信号ａ＝Ｉｆ
、ｈ＝Ｌであり、アンドゲート４０がオフ（グー１〜閉
）であってアンプダウンカウンタ３９にはカウントパル
スがｌｊ、えられず、その出力は０を示すものに留まる
。アドレスカウンタ３８にはデータクロックＤＣ１，Ｋ
がカウントパルスとして与えられるので、データクロッ
クＤ　ＣＬ　Ｋの１パルスの到来毎に１カウン１−アッ
プする。加算器３７は、カウンタ３９および３８のカラ
ン１ヘデータを加算して、和データをＲＡＭＩに、アド
レスデータとして怪える。これにより、隣接２画素のデ
ータをパラレルにした１２ビツトデータが、データクロ
ックＤＣＬＫに同期して、順次にｒｌ’ＡＭ１に書込ま
れる。すなわちｌライン分のデータのすべてがＲＡ！’
１１に書込まれる。

Ｒ＾旧が読み出しに指定されているときには、ａ＝Ｌ、
ｂ＝Ｉ（であるので、信号ＣがＬのときにアントゲ−１
〜４０がオン（ゲート開）で、アップダウンカウンタ３
９にデータクロックＤＣＬＫがカウントパルスとして与
えられる。信号ｄ＝Ｈ（縮少）であるとアップカウント
し、ｄ＝Ｌ　（拡大）であるとダウンカウントする。信
号Ｃはすでに説明したデータＡｉであり、カウント停止
／進行を制御するものである。読み出しのときには、カ
ウンタ３９および３８のカウント値の和がＲＡ旧の読み
出しアドレスとなる。ｃ＝Ｌの場合、ｄ＝Ｈのときには
ＤＣＬＫが１パルス現われる毎に、カウンタ３９が１カ
ウントアツプして、　ｌ１ｌＡ旧の読み出しアドレスが
２進み、ｄ＝ＬのときにはＤＣＬＫが１パルス呪われる
毎に、カウンタ３９が１カウントダウンして、　ＲＡ旧
の読み出しアドレスが停止することに注目されたい。

ｃ＝Ａｉである。

サンプリング回路６５は、６４と全く同じ構成であるが
、アンドゲート４５に、ｂ信号でなくａ信号が加わる点
が異る。これは、ＲＡＭ　１を読み出しくｂ＝１１、ａ
＝Ｌ）としているときにはＲＡＭ２は書込みとし、ＲＡ
Ｍ　１を書込み（ｂ＝！−、ａ＝ｌｌ）としているとき
にＲＡＭ２を読み出しにして、読み出しアドレスをカウ
ンタ４４と７１３のカウント値の和とするためである。

ここでＡｉについて説明する。マイクロプロセッサ３５
が１画像読取スタート指示（ＳＴがＬから１−１に変化
）に応答して、指定された変倍率Ｒ％を読み、これに基
づいて、ｉ　＝　Ｏ〜Ｒ−１のそれぞれにつき、ＪＬお
よびＲｉを演算して、Ｒ＜１００（縮少）の場合は、Ｊ
ｉ−Ｊｉ−１≧２でＡｉをＬとし、Ｊｉ　　Ｊｉ−１≦
１でΔｌをｌｊとし、Ｒ≧１００（拡大）の場合は、Ｊ
ｉ−Ｊｉ−ｚ≧１でＡｉを［−１とし、Ｊｉ−Ｊｉ−＋
　≦０でＡｉをＬとし、Ｒｉ≦０．５のときは、＋３ｉ
をト■とし、Ｒｉ　）　０　、５のときはＢｉをＬとし
て、ＡｉおよびＢｉを、ＲＡＭ３のアドレスＲ−ｉにメ
モリする。このメモリ動作において、マイクロプロセッ
サ３５は、ｉ＝０対応のデータＡＯおよびＢｏを２に込
む前にオアゲート４９に１パルスを与えて、Ｒを示すデ
ータをアドレスカウンタ４８にロードする。そしてＡＯ
およびＢｏをｒｔＡＭ３に与えると、オアゲート５１に
１パルス与えて、アドレスカウンタ４８を１インクレメ
ントして、ｉ＝１対応のデータデータＡ、およびＢｉを
ＲＡＭ３に与えて次にオアゲート５１にｌパルスを与え
る。このような動作をｉ　＝　Ｒ−１まで行なう。これ
により、ＲＡＭ３のアドレス０にｉ＝０対応のデータＡ
ＯおよびＢ。

が、アドレスｌにｉ＝１対応のデータＡ、およびｒも１
が、・・・アドレスＲ−１に１＝Ｒ−１対応のデータＡ
Ｒ−１および８代−１が書込まれていることになる。

そして画像読取をスキャナＳＣＲに指示して、実際に画
悔読取を開始したときには、ライン同期パルスＬＳＹＮ
Ｃでアドレスカウンタ４８に指定倍率Ｒ％を示すデータ
がセットされて、データクロックＤｅ１．Ｋが１パルス
現われる毎にカウンタ４８が１インクレメントして、　
ＤＣＬＫが１パルス呪われる毎に読出しアドレスを１づ
つ大きくする形で、ｉ＝０対応のデータＡ。およびＢ、
から１＝Ｒ−１対応のデータＡ　Ｒ−１およびｒ３Ｒ−
１が順次に読み出されて、データＡｉは信号Ｃとして、
サンプリング回路６４および６５に与えられ、データＢ
ｉは演算器２８のデータセレクタ２８ａに与えられる。

データセレクタ２８ａは、Ｂｉ＝ＨではＳｉＪを、Ｂｉ
＝ＬではＳｌｊ＋１を変倍画像データＯｉｋとして出力
する。この出力動作はデータクロックＤＣＬＫに同期し
ている。

変倍画像データＯｊｋはＭＴＦ補正回路２９に与えられ
、回路２９から２値化回路３０および階調処理器３１に
与えられる。この実施例では１階調処理器３１は、６４
種の、濃度対応の諧調表現データ分布パターンを有する
Ｒ　ＯＭと、６４カウン１−で初期化するサイクリック
ラインカウンタおよび６４カウントで初期化するサイク
リックデータクロックカウンタを有するものであり、該
ＲＯＭの読み出しアドレスを、Ｏｉｋ、ラインカウント
データおよびデータクロックカウントデータで設定する
。すなわちＯｉｋでＲＯＭの１パターンを特定し、その
パターンの主走査アドレスをデータクロックカウンタで
、また副走査アドレスをラインカウンタで特定して。

該パターン中の１ビット画像データを読み出す。

マイクロプロセッサ３５が２値化データ出力を指示して
いる（ｉ＝＝ＴＩ）ときには、ゲート回路３２〜３４が
２値化回路３０の出力を、階調データ出力を指示してい
る（ｉ＝Ｌ）ときには諧調処理器３１の出力を、プリン
タｒ’ｒｌＴに出力する。

次にマイクロプロセッサ３５の変倍処理制御動作を第１
ｂ図および第１ｃ図を参照して説明する。

まず第１ｂ図を参照する。

電源が投入される（ステップｌ）とマイクロプロセッサ
３５は、入出力ポートを待機状態のレベルに設定し、内
部レジスタ、カウンタ、タイマ、フラグ等をクリアする
（ステップ２：以下カッコ内ではステップという語を省
略する）。

次に指定変倍率Ｒ％を指示するデータＲを読んでレジス
タＲｓにメモリしく３）、出力ポートｇにＬをセットす
る（４）、すなわちアンドゲート５０をオフ（ゲート閉
）として、アドレスカウンタ４８には、カウントパルス
が外部から与えられないように設定する。−次に、出力
ポートｎに、レジスタＲｓに格納している指定変倍率Ｒ
ｓ％を示すデータをセットして（５）、アドレスカウン
タ４８のプリセットデータ入力端Ｐに加える。そして、
出力ポートｆに１パルスを出力して（６）、アドレスカ
ウンタ４８にＲｓをロードする。これによりアドレス力
つνり４８が初期化（初期アドレス設定）されたことに
なる。

次にマイクロプロセッサ３５は、ＲＡＭ３を書込みに設
定しく７）、内部アドレスレジスタｉの内容を０を示す
ものに設定（レジスタクリア）する（８）。これにより
前述のｉ＝０を設定したことになる。次にレジスタｊを
クリアし、レジスタＢｉおよびＡｉに１１をセットする
（９）。そしてＲＡＭ３にレジスタＢｉとＡｉの内容Ｂ
ｊおよびＡｉをメモリする（１０）。この段フでは、ｉ
＝０であるので、ＲＡＭ３のアドレスＲに、ｒ（、＝１
１およびＡ。＝ＩＩが書込まれたことになる０次にレジ
スタｉの内容を１インクレメントする（１１）。これに
よりｊの値が前より１大きい数値に変更されたことにな
る。次に、ｉが２以上（この段階では２）であるので、
１００ｉ／ＩＩｓ　：：　Ｊｉ　＋　Ｒｉなる整数Ｊｉ
および小数Ｒ１を演算しく１３）、岐器演算値レジスタ
ｊｊ−ｔに今回演算値レジスタｊｉの内容を移して（１
４ａ）、今回演算値レジスタｊｉに、整数Ｊｉをメモリ
しく１４ｂ）、次にステップ１５〜１７で、Ｂｉを設定
し、ステップ１８〜２５でＡｉを設定する。そして出力
ポートｈに１パルスを出力して（２２）ＲＡＭ３の書込
みアドレスを１インクレメントして、書込みアドレスを
進めて、ステップ１０でＲＡＭ３に、前記設定したＢｉ
およびＡｉを書込む。以下同様に、ｉを１大きい数値に
変更しく１１）、ＪｉおよびＲｉを演算しく１３）、そ
れらとＲｓに基づいてＩｌｉおよびＡｉを設定しく１５
〜２５）、ＲＡＭ３の書込みアドレスを更新して（２２
）　、　Ｂ　ｉおよびＡｉをＲＡＭ：１に書込む（１０
）、このようにして、ｉ　＝　Ｒｓ＋１になると、ｉ　
＝０〜Ｒｓ　　１のそれぞれに対応するＢｊおよびＡｉ
をすべてＲＡＭ３に言込んだことになるので、ステップ
１２から第１ｃ図の１ｉｉｊ＆読取時の変倍処理制御に
進む。なお、ステップ８から９に進んだときに、ＲＡＭ
３のアドレス０にΔ。＝ＩＩを書込んでいるが、これは
Ｊｉ−Ｊｉ−＋に正確に対応しない、なぜなら、この段
階ではＪｉ−１が不明であるからである。しかし、ｉを
Ｒｓ　　１としたときには、次（ｉ＝Ｒｓ）にカウンタ
４８のＲｓカウントオーバを示すキャリーでカウンタ４
８を初期化してｉを０に戻すので、ｉ＝０とｉ＝Ｒｇと
は同じである。そこで、ｉ　＝　ＯにおけるＡｏの演算
をｉ＝Ｒｇのものに置換し得る。そして１＝Ｒｓ−１の
ときのＪＲ−１をＪｉ−＋とじて用い得る。そこで、ス
テップ１２では、１＝Ｒｓまで、ＡｉおよびＢｉの演算
とＲＡＭ３へのメモリを完了したかを見ている。すなわ
ちｉ＝ｏ〜Ｒ３−１までＡｉ、ｌｌｉをメモリすればよ
いが、更に１＝Ｒｓ（これはｉ＝ｏと同義）でもＡｉ、
Ｂｉを演算しメモリするようにしている。この１＝Ｒｓ
では、カウンタ４８がＲｓをカウントオーバして、ＲＡ
Ｍ３の書込アドレスを０にしているので。

ステップ９で書込んだＢＯおよびＡ、が、ｎＲｓ。

ＡＲ５に３替えられることになる。これにより、ステッ
プ９．１０で書込んだＡ。が正確な値に更新されたこと
になる。

ステップ１２から第１ｃ図の画像読取時の変倍処理制御
に進むと、画像読取スタート指示イシ号ＳＴが、読取開
始を指示すＨになるのを待ち（２Ｇ）、読取開始指示が
到来しない間は、入力されている倍率指示データＲを読
んでそれがレジスタＲｓに格納している値と同じか否か
をチェックする（２７）。

同じでないと、ＩＯ定倍率Ｒが変更されたことになるの
で、第ｔｂ図のステップ３に戻って、また同様に、新し
い指定倍率Ｒに対応した。データＢｉおよびＡｉの演算
とＲＡＭ３への書込みを行なう。

画像読取スタート指示信号ＳＴがトＩになると、スキャ
ナＳＣＲがレディであるかをチェックしく２８）、プリ
ンタＰＩＴがレディであるかをチェックして（２９）、
いずれかがレディでないと、両者がレディになるのを待
つ。

スキャナＳＣＩ′ｌおよびプリンタＰＩＩＴ共にレディ
であると、２値画像処理（ドキュメント二文章画像処理
）が指示されている場合には出力ボートｉにＩＩをセッ
トして（３１）２値化回路３ｏの出力をプリンタＰＲＴ
に与えるようにゲート回路３２〜３４を設定し、諧調画
像処理（写真画像処理）が指示されている場合には出カ
ポ−ｈｉにＬをセットして（３２）階調処理器３１の出
力をプリンタＰＲＴに与えるようにゲート回路３２〜３
／Ｉを設定する。次にマイクロプロセッサ３５は、指定
変倍率レジスタＲｓの内容を参照して、縮少が指定され
ているか拡大が指定されているかをチェックしく３３）
、縮少が指定されているときには出カポ−１〜ｄにＩＩ
をセットして（３４）、アップダウンカウンタ３９およ
び４４をアップカウントに設定する。拡大が指定されて
いるときには出力ポートｄにＬをセットして（３５）、
アップダウンカウンタ３９および４４をダウンカウント
に設定する。

次にｒｌＡＭ３を読み出しにセットしく３６）、出力ポ
ートｇにＴＩをセットして（３７）　、アンドゲート５
０をオン（ゲート開）とする。次にスキャナＳＣＲおよ
びプリンタＩ’ＲＴへ１１レベルのスタート信号ＡＴＳ
を与える（３８）。

ＡＴＳがＴＩになったのに応答してスキャナＳＣＲが画
像読取を開始し、ライン同期パルスＬＳＹＮＣ、データ
クロックＤＣＬＫおよび原画像データを、ライン単位で
順次にシリアルに出力し、例えば奇数番ラインのデータ
がＲＡＭ　１に書込まれ、偶数番ラインのデータがＲＡ
Ｍ２に書込まれ、奇数番ラインのデータがＩＩＡＭＩに
書込まれているときに偶数番ラインのデータがＲＡＭ２
より読み出され、偶数番ラインのデータがｌＩＡＭ２に
書込まれているときに奇数番ラインのデータがｒｌＡＭ
ｌより読み出される。すなわち第７図に示す形で原画像
データがラインバッファメモリＲＡＭＩ　、ＲＡＭ２に
書込まれ、またそれから読み出される。

この画ａ読取の間、アドレスカウンタ４８が、ライン同
期パルスＬＳＹＮＣおよびそれ自身が発生するカウント
オーバ信号（指定倍率Ｒｓ％の数値のカウントをする毎
に発せられる）により初期化され、それからデータクロ
ックＤＣＬＫをカウントアツプする。これによりアドレ
スカウンタ４８がＲＡＭ３に与えるアドレスは、ライン
同期パルスＬＳＹＮＣが１パルス到来すると０になり、
次にＤＣＬＫが１パルス呪われる毎に順次に１大きい値
になり、最大数Ｒ５−１の次には、アドレスカウンタ４
８のカウントオーバによる初期化でまた０になり、また
ＤＣＬＫの到来毎に１大きい値になる。ライン同期パル
スＬＳＹＮＣの一周期の間にこれが繰り返えされる。　
ＲＡＭ３が読み出しに設定されているので、Ａｉおよび
Ｂｉ、ｉ＝０〜Ｒ−１，がｉ＝０から順次にＲＡＭ３よ
り読み出され。

１＝Ｒ−１まで読み出されるとまたｉ＝０から読み出さ
れるという具合に、ＤＣＬＫに同期して順次に読み出さ
れ、Ａｉは信号Ｃとしてインバータ４１および４６に、
Ｔｈｉはデータセレクタ２８ａに与えられる。

Ｃ＝Δｉ　＝　１−１　（縮少時でＪｉ−Ｊｉ−１≦１
、拡大時Ｊｉ　　Ｊｊ−１≧１）のときには、アンドゲ
ート４０゜４５がオフ（ゲート閉）になるのでカウンタ
３９．４４のカラン１−値が動かず、原画像データのサ
ンプリングピッチ（Ｐ＝１）と同じサンプリングピッチ
で変倍画像データがサンプリングされる。この期間では
、画像倍率は１である。すなわち変倍画像データは、原
画像データとなる（間引いたり、あるいは２度書きした
りしたものでない）。

、ｃ＝Ａｉ＝Ｌ（縮少時でＪｉ　　Ｊｉ−１≧２、拡大
時Ｊｉ−Ｊｉ−１＜１）の場合には、縮少のときではカ
ウンタ３９，４／Ｉがアップカウントであるので、アド
レスカウンタ３８．４３がカウントアツプするのと同じ
くカウンタ３９，４４がカウントアツプするので。

ＤＣＬＫの１パルスの到来でＲＡＭＩ、２の読出しアド
レスが２大きくなり、原画像データを１画素飛びにサン
プリングすることになる。拡大のときではカウンタ３９
，３３がダウンカウントであるので、アドレスカウンタ
３８．４３がカウントアツプするのと逆にカウンタ３９
，４４がカウントダウンするので、ＤＣＬＫが到来して
もＲＡＭＩ、２の読み出しアドレスは動かず。

原画像データの同一画素のデータを繰り返してサンプリ
ングすることになる。

以上のサンプリング動作により、指定倍率Ｒに対応した
ピッチで原画像データがサンプリングされ、Ｂｉ＝Ｈ（
Ｒｉ≦０．５）のときには、データセレクタ２８が、サ
ンプリングした原画像データのｓｉｊをＯｉｋとし、Ｂ
ｉ　＝Ｌ　（Ｒｉ＞０．５）７Ｆ）ときには、データセ
レクタ２８が、サンプリングした原画像データのＳｉｊ
や１をＯｉｋとして出力する。

以上のように、第１ａ図に示す第１実施例では、前述の
■の方法で変倍画像データを設定するようにしている。

＋　２　、°　　ｔ２ａ　およびＦ２ｂ第２実施例の、
第１実施例と異る構成部分のみを第２ａ図に示し、また
第１実施例の処理制御動作と異る部分のみを第２ｂ図に
示す、この第２実施例は、演算器２８が第１実施例と異
るだけである。

第２ａ図において、演算器２８は、前述の■で変倍画像
データＯｉｋを演算する。

すなわち、第１表の４種の係数Ａと画像データ５ｉｊ（
０〜６３）とを乗算したデータがデータセレクタ２８ｂ
の入力ポートａ　＝　ｄに印加される。なおこのａ　”
　ｄは第１表の右欄のａ　”　ｄにそれぞれ対応し、ａ
にはＳｉｊの全ビットすなわちＳｉｊが、ｂには、Ｓｉ
ｊの上位５ビツトと一ヒ位４ビットのデータの和を示す
データが、ＣにはＳｉｊの上位５ビツトすなわち１／２
Ｓｉｊが、ｄにはＳｉｊの上位４ビツトすなわち１／４
　Ｓ　ｉｊが与えられる。

また、第１表の４種の係数Ｂと画像データＳｉｊ、１と
を乗算したデータがデータセレクタ２８ｃの入力ポート
ａ　”　ｄに印加される。なおこのａ　＝　ｄも第１表
の右欄のａ　”　ｄのそれぞれに対応し、ａには０を示
すデータが、ｂにはＳｉｊ＋１の上位４ビツトすなわち
ｌ／４Ｓｉｊ＋ｔが、ＣにはＳ１ｊ＋１の上位５ビツト
すなわち１／２Ｓｉｊ＋１が。

ｄにはＳｌｊ＋１の上位５ビツトと上位４ピッ１−のデ
ータの和を示すデータすなわち３／４Ｓｉｊ＋ｔがケえ
ら九る。

データセレクタ２８ｂおよび２８ｃの出力ＡおよびＢは
、そ九らに与えられる信号Ｂｉによって、入力ａ〜ｄの
いずれか１つとされ、ＢｉがＯを示すデータのときには
、入力ａが出力Ａ、Ｂとされ、Ｂｉが１を示すデータの
ときには、入力すが出力Ａ、　Ｒとされ、Ｂｉが２を示
すデータのときには、入力Ｃが出力Ａ、Ｔ３とされ、Ｂ
ｉが３を示すデータのときには、入力ｄが出力Ａ、Ｂと
される。このＢｉの値は第１表に示されるものである。

加算器２８ｄが、データセレクタ２８ｂの出力へとデー
タセレクタ２１１ｃの出力Ｂの和を示すデータを変倍画
像データＯｉｋとして出力する。

データセレクタ２８ｂおよび２８ｃの選択データＢｉは
ＲＡＭ３に、画像読取前に予め読み込まれているもので
ある。

この第２実施例（第２ａ図）のマイクロプロセッサ３５
の変倍処理制御動作は、第１ｂ図および第１ｃ図に示す
第１実施例のものと略同様であるが、第１ｂ図のステッ
プ１５〜１７の、■によろ変倍画像データ演算のための
データＢｉ設定の代りに、第２ｂ図に示すステップ４１
〜５０の如く、■による変倍画像データ演算のためのデ
ータＢｉ（第１表のもの）設定をするようにしている。

すなわち、ｉのそれぞれの値で演算した小数Ｒｉが。

０≦Ｒｉ＜１／８．１／８≦Ｒｉ＜３／８．３／８≦Ｒ
ｉ＜５／８゜５７８≦Ｒｉ＜７／８．および、７７８≦
Ｒｉ　＜　１　、のいずれにあるかをステップ４１〜４
７でチェックして、０≦Ｒｉ＜１／８のときはレジスタ
ＢｉにＯを示すデータをセットしく４２）、１／８≦Ｒ
ｉ＜３／８のときはレジスタＢｉに１を示すデータをセ
ラｌ−Ｌ、（４４）、３／８≦Ｒｉ＜５／８のときはレ
ジスタＢｉに２を示すデータをセラ１−Ｌ（４６）、５
７８≦Ｒｉ＜７／８のときはレジスタＢｉに３を示すデ
ータをセットする（４８）。

７７８≦Ｒｉ　（１のときには、Ｒ１を１に切り上げて
。

レジスタｊの内容を１大きい数に更新して（４９）、レ
ジスタＢｉには０をセットする。このように設定したＢ
ｉは、第１実施例と同じく、Ａｉと共にｌ　Ａ　Ｍ　３
に書込まれる。

この他の変倍処理制御動作は、第１実施例と同様であり
、画像読取中には、このように設定したデータＢｉがＡ
ｉと共にＲＡＭ３より読み出されてデータセレクタ２８
ｂおよび２８ｃに与えられる。これにより。

加算器２８ｄの出力である変倍両偉データＯｉｋは。

前述の（６）式で演算したものとなる。

第２ｃ図に、第２ａ図に示す演算器２８の変形例を示す
、この例では、　ＲＯＭ２８ｇに、Ｓｉｊの０〜６３゜
Ｓｉｊや１の０〜６３．第１表に示す係数への４種およ
び第１表に示す係数Ｂの４種をパラメータとして前述の
（６）式で演算した変倍画像データＯｉｋが。

それらのパラメータをアドレスとして格納されている。

　ＲＯＭ２８ｇの読み出しアドレスは、データセレクタ
２７から出力されるＳｉｊ、Ｓｉｊ＋ｓおよびＢｉで定
められ、Ｂｉで特定されろ係数ＡおよびＢ（第１表）と
、Ｓｉｊ、ＳｉＪ＋１で、（６）式で演算した変倍画像
データＯｉｋがＲＯＭ２８ｇより読み出される。

第３実施例（第３ａ図およびｒＪ３ｂ図）第３実施例の
、第１実施例と異る構成部分のみを第３ａ図に示し、ま
た第１実施例の処理制御動作と異る部分のみを第３ｂ図
に示す。この第３実施例は、第１ａ図のラッチ２５を３
段２５１〜２５３として、原画像データの隣接する４個
５ｌｊ−１ｙＳ　ＩＪｙ　Ｓ　ｌｊ　＋　１およびＳｌ
ｊ＋２をパラレルにしてラインメモリＲＡＭＩ、ＲＡＭ
２に与えるようにしている。

また、演算器２８も第１実施例と異るものとしている。

第３ａ図において、演算器２８は、前述の■で変倍画像
データＯｉｋを演算する。

すなわち、第２表の４種の係数Ａのそれぞれと原画像デ
ータ５ｉｊ−１とを乗算したデータがデータセレクタ５
２に、第２表の４種の係数Ｂのそれぞれと原画像データ
Ｓｉｊとを乗算したデータがデータセレクタ５３に、第
２表の４種の係数Ｃのそれぞれと原画像データＳｉｊ＋
１とを乗算したデータがデータセレクタ５４に、また、
第２表の４種の係数りのそれぞれと原画像データＳ　ｉ
ｊ　＋　２とを９．算したデータがデータセレクタ５５
に与えられ、データセレクタ５２〜５５のそれぞれが、
データＢｉ（第２表）で特定される、係数Ａ−Ｄ（それ
ぞれが４種：第２表）の一種で演算した値を示すデータ
を出力し、それらを加算した和が、変倍画像データＯｉ
ｋとして、加算器５６より出力される。

なお、補数器５７は、減算データ（−１／８）を加算デ
ータに変換する（減算を加算に転換する）ためのもので
ある。

データセレクタ５２〜５５の出力Ａ−Ｄは、それらに与
えられる信号Ｂｉによって、入力ａ　”　ｄのいずれか
１つとされ、ＢｉがＯを示すデータのときには、入力ａ
が出力Ａ−Ｄとされ、Ｂｉが１を示すデータのときには
、入力すが出力Ａ−Ｄとされ、Ｂｉが２を示すデータの
ときには、入力Ｃが出力Ａ〜Ｄとされ、Ｂｉが３を示す
データのときには、入力ｄが出力Ａ−Ｄとされる。この
Ｂｉの値は第２表に示されるものである。

加算器５６が、データセレクタ５２〜５５の出力Ａ〜Ｄ
の和を示すデータを変倍画像データＯｉｋとして出力す
る。

データセレクタ５２〜５５の選択データＢｉはＲＡＭ３
に１画像読取前に予め読み込まれているものである。

この第３実施例（第３ａ図）のマイクロプロセッサ３５
の変倍処理制御動作は、第１ｂ図および第１ｃ図に示す
第１実施例のものと略同様であるが、第１ｂ図のステッ
プ１５〜１７の、■による変倍画像データ演算のための
データＢｉ設定の代りに、第３ｂ図に示すステップ４１
〜５０の如く、■による変倍画像データ演算のためのデ
ータＢｉ（第２表のもの）設定をするようにしている。

すなわち、ｉのそれぞれの値で演算した小数Ｒｉが、 Ｏ≦Ｒｉ＜１／４．　ｌ／４≦Ｒｉ＜１／２．１／２≦
Ｒｉ＜３／４゜３７４≦Ｒｉ＜７／８．および、？／８
≦Ｒｘ　＜　１　＋のいずれにあるかをステップ４１〜
４７でチェックして、０≦Ｒｉ＜１／４のときはレジス
タＢｉに０を示すデータをセットしく４２）、　１／４
≦Ｒｉ＜１／２のときはレジスタＢｉに１を示すデータ
をセットしく４４）、１／２≦Ｒｉ（３／４のときはレ
ジスタＲｉに２を示すデータをセットしく４６）、３／
４≦Ｒｉ　＜　７　／　８のときはレジスタＢｉに３を
示すデータをセットする（４８）。

７／８≦Ｒｉ　＜　１のときには、Ｒｉを１に切り上げ
て、レジスタｊの内容を１大きい数に更新して（４９）
、レジスタＢｉには０をセットする。このように設定し
たＢｉは、第１実施例と同じく、Ａｉと共にＲＡＭ３に
書込まれる。

この他の変倍処理制御動作は、第１実施例と同様であり
、画像読取中には、このように設定したデータＢｉがＡ
ｉと共にＲＡＭ３より読み出されてデータセレクタ５２
〜５５に与えられる。これにより、加算器５６の出力で
ある変倍画像データＯｉｋは、概略で前述の（７）式で
演算したものとなる。

第３ｃ図に、第３ａ図に示す演算器２８の変形例を示す
。この例では、ＲＯＭ６３に、５ｉｊ−１のθ〜６３゜
Ｓ　１ｊ（７）Ｏ〜６３．　Ｓ　ｉｊ　＋　ｔ　（７）
Ｏ〜６３．　Ｓ　ｉｊ　＋　２　（７１０〜６３゜第２
表に示す係数Ａの４種、係数Ｂの４種、係数Ｃの４種お
よび係数りの４種をパラメータとして前述の（７）式で
演算した変倍画像データＯｉｋが、それらのパラメータ
をアドレスとして格納されている。ＲＯＭ６３の読み出
しアドレスは、データセレクタ２７から出力される５ｉ
ｊ−１、Ｓｉｊ＋　Ｓｉｊ＋　ｔ　。

Ｓ　ｉｊ　４．２およびＢｉで定められ、Ｂｉで特定さ
れる係数Ａ−Ｄ（第１表）と、　５ｉｊ−ｔ　、　Ｓｉ
ｊ＋Ｓｉｊ＋ｔ　＋　Ｓｉｊヤ２で、（７）式で演算し
た変倍画像データＯｉｋがＲＯＭ６３より読み出される
。

４−　例　・７４図） 第４実施例の、第１実施例と異る構成部分のみを第４図
に示す。この第４実施例は、サンプリング回路６４およ
び６５に特徴があるものであって。

その他の部分は第１実施例と同じであり、サンプリング
回路６４．６５以外の部分は、第２，３実施例と同じで
あってもよい。

第４図に示すサンプリング回路６４は、ＲＡＭ１を書込
みに指定しているとき（ａ＝Ｈ，ｂ＝Ｌ）には、アンド
ゲート６８と６９がオフであって。

アンドゲート６７がオンであるので、アドレスカウンタ
３８を、ＤＣＬＫでカウントアツプする。すなわち、　
ＤＣＬＫが１パルス到来する毎に、原画像データをＲＡ
ＭＩに読込む。ＲＡＭＩを読み出しに指定しているとき
（ａ＝Ｌ、ｂ＝Ｈ）には、アンドゲート６７がオフであ
り、縮少（ｄ＝）［）のときにはアンドゲート６８もオ
フであって、データＡｉに対応して、それが１Ｈのとき
にはＤＣＬＫを、ＡｉがＬのときには２ＤＣＬＫを、ア
ンドゲート７１又は７２とオアゲート７０およびアンド
ゲート６９ならびにオアゲート６６を通してカウンタに
与える。拡大（ｄ＝Ｌ）のときには、アンドゲート６９
がオフであり、Ａｉが■４のときにＤＣＬＫがアンドゲ
ート６８を通してまたオアゲート６６を通してカウンタ
３８に与えられれ、ＡｉがＬのときにはクロックはカウ
ンタ３８に与えられない。

サンプリング回路６５も６４と同じ構成であるが、信号
ａとｂとを入れ変えてアンドゲート７４と、７５および
７６に与えるようにしている。これはＲＡＭＩの書込み
のときＲＡＭ２が読み出しで、　ＲＡＭＩの読み出しの
ときにＲＡＭ２が書込みとなるからである。

以上のサンプリング回路６４および６５の構成および動
作により、第４実施例においても、第１実施例（第１ａ
図）と同じ態様で、ＲＡＭＩ、２の書込みと、ＲＡ旧、
２の読み出しサンプリングが行なわれる。すなわち、第
１実施例ではアップダウンカウンタ３９゜４４と加算器
３７．４２で、縮少時の、原画像データの１つ飛びのサ
ンプリングを、ＤＣＬＫを２重にカウントしてアドレス
をＤＣＬＫの１パルス当り２進めて行なうようにしてい
るが、第４実施例では、この場合、２ＤＣＬＫをアドレ
スカウンタに与えて、ＤＣＬＫが１パルス発生するとき
にアドレスカウンタを２カウントアツプして、アドレス
をＤＣＬＫの１パルス当り２進めて行なうようにしてい
る。

以上に説明した実施例はいずれも主走査方向Ｘの変倍を
行なうものである。副走査方向Ｙの変倍は、。

１００Ｌｉ／Ｒ＝Ｌｊ＋Ｌｒ。

ただし、Ｌｉは変倍画像データサンプリングラインＮｏ
、、Ｌｊは整数、Ｌｒは小数、なる整数Ｌｊおよび小数
Ｌｒを演算して、Ｌｒが０．５以下のときは、上述の主
走査方向変倍画像データの第Ｌｊラインのデータを、Ｌ
ｒが０．５より大きいときには、第Ｌｊ＋１ラインのデ
ータを、主走査方向および副走査方向に変倍した。最終
の変倍画像データの第Ｌｉとして、摘出すればよい、こ
の摘出は、上述の実施例では、プリンタＰＲＴが１倍率
データＲを参照して行なう。

以上の通り、本発明のいずれの実施例においても、％単
位の指定変倍率Ｒに応じて、原画像データの隣接するも
のを、データクロックＤＣＬＫに同期して所定ピッチで
サンプリングして、該データクロックに同期して変倍画
像データＯ１ｊを演算して出力するので、リアルタイム
処理、すなわち原画像の読取に同期して変倍画像データ
が得られる６■効果 読出手段、サンプリング手段および変倍画像データ設定
手段はすべて、原画像データのデータクロックＤＣＬＫ
に同期して動作するので、変倍画像データは該データク
ロックＤＣＬＫに同期したものである。すなわちリアル
タイム処理で変倍画像データが得られる。したがって、
ラスター走査形で変倍画像データを処理し得る。変倍画
像データを受ける後段の機器は、ラスター走査形で変倍
画像データを処理することができ、画像読取に並行して
画像記録あるいは画像データ転送又は送信を行なう、デ
ジタルコ・ピアやファクシミリ等の画像処理機器第６図
は、第１ａ図に示すスキャナＳＣＲの画像読取出力であ
るデータＹと同期クロックＬＳＹＮＣ。

ＤＣＬＫおよびラッチ２５の出力であるデータ２の関係
を示すタイムチャートである。

第７図は、第１ａ図に示すラインバッファメモリＲＡＭ
Ｉ、ＲＡＭ２の書込みデータ、読み出しデータとライン
同期パルスＬＳＹＮＣとの関係を示すタイムチャートで
ある。

第８図は、従来の画像読取装置の外観を示す斜視図であ
る。

第９図は、従来の１つの画像読取装置の主機械構成要素
を示す側面図である。

第１０図は、従来のもう１つの画像読取装置の主機械構
成要素を示す側面図である。

第１１図は、従来の電気的手法による画像データ変倍の
ために、１頁分の原画像データをメモリに格納した場合
の、メモリ上における画像データ分布を１画像対応で示
す平面図である。

第１２図は、近接画素間距離線形配分法により変倍画像
データを演算する場合の、原画像データのサンプリング
位置と変倍画像データのサンプリング位置との関係を示
す平面図である。

ｌ：画像読取装置　　　２：コンタクトガラス板３：原
稿圧板　　　　　４：操作部 ５：蛍光灯　　　　　　６：セルホツクレンズ７：イメ
ージセンサ　　８：反射光 ９：キャリッジ　　１１〜１３：反射光１４：レンズ　
　　　　ＳＣＲ：スキャナＤＯＣ：原稿 ３５：マイクロプロセッサ（演算手段、サンプリング位
置指定手段）

Claims (7)

【特許請求の範囲】
1. （１）指定倍率Ｒ％に基づいて、変倍画像データサンプ
   リング位置ｉそれぞれに対応付ける、原画像データサン
   プリング位置情報と、原画像データサンプリング位置と
   変倍画像データサンプリング位置との差を示す位置差情
   報と、を演算する演算手段； 変倍画像データサンプリング位置ｉ対応で前記原画像デ
   ータサンプリング位置情報および位置差情報を記憶する
   、変倍処理情報メモリ手段；原画像データのデータクロ
   ックＤＣＬＫに同期してｉを１づつ変更すると共に、前
   記変倍処理情報メモリ手段より、ｉ対応で原画像データ
   サンプリング位置情報および位置差情報を読み出す読出
   手段； 前記データクロックＤＣＬＫをカウントして、読み出さ
   れた原画像データサンプリング位置情報で特定される原
   画像データとそれに隣接する１以上の画像データを摘出
   するサンプリング手段；および、 前記データクロックに同期して、摘出された原画像デー
   タおよび読み出された位置差情報の相関で位置ｉの変倍
   画像データを定める変倍画像データ設定手段； を備える画像データの変倍処理装置。
2. （２）演算手段は、 １００ｉ／〔指定倍率Ｒ（％）〕＝Ｊｉ＋Ｒｉ、ｉ：０
   〜Ｒ−１なる整数、０≦Ｒｉ＜１、Ｊｉは整数。 なる整数Ｊｉおよび小数Ｒｉを演算して、ｉが１小さい
   ときのＪｉ演算値Ｊｉ＿−＿１を保持し、原画像データ
   サンプリング位置情報として、Ｒの値およびＪｉ−Ｊｉ
   ＿−＿１の値に対応した原画素データのサンプリング位
   置変更量を示すデータＡｉを演算し、位置差情報として
   、Ｒｉが０〜１の中の小領域区分のいずれの区分にある
   かを示すデータＢｉを演算する前記特許請求の範囲第（
   １）項記載の、画像データの変倍処理装置。
3. （３）サンプリング手段は：１ライン分の原画像データ
   を格納するバッファメモリ手段；該バッファメモリ手段
   を書込み／読出しに交互に設定する手段；該バッファメ
   モリ手段に書込み／読み出し位置を与えるアドレスカウ
   ント手段；該バッファメモリ手段に書込みのときは、デ
   ータクロックＤＣＬＫをカウントパルスとして該アドレ
   スカウント手段に与え、該メモリ手段より読み出しのと
   きはデータクロックＤＣＬＫに同期してｉを１づつ変更
   すると共に、Ｒ＜１００の場合は、Ａｉに対応してデー
   タクロックＤＣＬＫの２倍の周波数のカウントパルス２
   ＤＣＬＫとデータクロックＤＣＬＫの一方を、カウント
   パルスとしてアドレスカウント手段に与え、Ｒ≧１００
   の場合は、Ａｉに対応してデータクロックＤＣＬＫのア
   ドレスカウント手段への印加／遮断をして、原画像デー
   タの読出し位置ｘを指定するサンプリング位置指定手段
   ；でなる、前記特許請求の範囲第（２）項記載の、画像
   データの変倍処理装置。
4. （４）サンプリング手段は：１ライン分の原画像データ
   を格納するバッファメモリ手段；該バッファメモリ手段
   を書込み／読出しに交互に設定する手段；アドレスカウ
   ント手段；アップダウンカウント手段；アドレスカウン
   ト手段のカウントデータとアップダウンカウント手段の
   カウントデータの和を該バッファメモリ手段にアドレス
   データとして与える加算手段；該バッファメモリ手段に
   書込みのときは、データクロックＤＣＬＫをカウント・
   パルスとして該アドレスカウント手段に与え、該バッフ
   ァメモリ手段より読み出しのときはデータクロックＤＣ
   ＬＫに同期してｉを１づつ変更すると共に、Ｒ＜１００
   （７）場合は、アップダウンカウント手段にアップ指示
   してアドレスカウント手段にデータクロックＤＣＬＫを
   カウントパルスとして与え、かつＡｉに対応してアップ
   ダウンカウント手段へのＤＣＬＫの印加／遮断をし、Ｒ
   ≧１００（７）場合は、アップダウンカウント手段をダ
   ウン指示してアドレスカウント手段にデータクロックＤ
   ＣＬＫを与え、かつ、Ａｉに対応してデータクロックＤ
   ＣＬＫのアップダウンカウント手段への印加／遮断をし
   て、原画像データの、読出し位置ｘを指定するサンプリ
   ング位置指定手段：でなる前記特許請求の範囲第（２）
   項記載の、画像データの変倍処理装置。
5. （５）変倍画像データ設定手段は、ＢｉがＲｉ≦０．５
   を示すものであるとき変倍画像データを指定位置ｘの原
   画、データとし、ＢｉがＲｉ＞０．５を示すものである
   とき変倍画像データを位置ｘ＋１の原画像データとする
   、前記特許請求の範囲第（２）項、第（３）項又は第（
   ４）項記載の画像データの変倍処理装置。
6. （６）変倍画像データ設定手段は、位置ｘの原画像デー
   タにＢｉで示されるＲｉの重みを加え、位置ｘ＋１の原
   画像データにＢｉで示される１−Ｒｉの重みを加えた和
   を、変倍画像データとする、前記特許請求の範囲第（２
   ）項、第（３）項又は第（４）項記載の画像データの変
   倍処理装置。
7. （７）変倍画像データ設定手段は、変倍画像データを、
   Ｂｉで示されるＲｉ、位置ｘの原画像データならびに、
   その前後の３個の原画像データをパラメータとする３次
   関数コンボリューション式で得る前記特許請求の範囲第
   （２）項、第（３）項又は第（４）項記載の画像データ
   の変倍処理装置。