JP2010176291A - 画像データ出力装置、画像処理装置、および画像形成装置 - Google Patents

Abstract

【課題】互いに異なるサイズの画像データを用いた複数種類の画像処理を行う画像処理装置の回路規模を縮小する。
【解決手段】空間フィルタ処理部１７に画像データを出力する場合には、各シフトレジスタＳＲｎ０〜ＳＲｎ６およびこれら各シフトレジスタに備えられる各フリップフロップを選択し、選択した各フリップフロップに入力される画像データおよび選択した各シフトレジスタにおける最終段のフリップフロップから出力される画像データから画素データを抽出する。また、膨張処理を行う場合には、シフトレジスタＳＲｎ０〜ＳＲｎ２を選択し、選択したシフトレジスタＳＲｎ０〜ＳＲｎ２のうち入力側から３個目までのフリップフロップを選択し、選択した各フリップフロップに入力される画像データおよびシフトレジスタＳＲｎ０〜ＳＲｎ２における入力側から３個目のフリップフロップから出力される画像データから画素データを抽出する。
【選択図】図１

Description

本発明は、互いに異なるサイズの画像データを用いて画像処理を行う各画像処理部に対して各画像処理に応じたサイズの画像データを出力する画像データ出力装置、画像処理装置、および画像形成装置に関するものである。

従来から、各種の画像処理装置において、画像データから抽出した互いに異なるサイズの画像領域のデータを用いた複数種類の画像処理が行われている。上記の画像処理としては、例えば、フィルタ処理（例えば網点や下地領域の画像データに対して平坦化やモアレ除去を行うためのフィルタ処理）、領域分離処理（エッジ判定処理、色判定処理、網点判定処理など）、回転処理、変倍処理、ラベリング処理、孤立点の除去を行うための膨張縮退処理などが挙げられる。

特開平１０−３７８２号公報（平成１０年１月６日公開） 特開２００２−２３２７０８号公報（平成１４年８月１６日公開）

しかしながら、従来の技術では、各画像処理に応じたサイズの画像データを抽出するための処理回路を抽出する画像データのサイズ毎に備える必要があるため、画像処理装置の回路規模が大きくなるという問題があった。

図１４は、サイズの異なる複数種類のマスクを用いた画像処理を行う従来の画像処理装置の一例を示すブロック図である。なお、図１４に示した構成は、従来技術の問題点を説明するために本願発明者が考案した構成であって公知のものではない。

この図に示す画像処理装置は、７×７抽出処理部１０１、７×７画像処理部１０２、３×３抽出処理部１０３、および３×３画像処理部１０４を備えている。

７×７抽出処理部１０１は、７×７画素分の画像データを抽出して７×７画像処理部１０２に出力する。７×７画像処理部１０２は、７×７抽出処理部１０１から入力される７×７画素分の画像データに基づいて７×７画素サイズのマスクを用いた所定の画像処理を行う。３×３抽出処理部１０３は、３×３画素分の画像データを抽出して３×３画像処理部１０４に出力する。３×３画像処理部１０４は、３×３抽出処理部１０３から入力される３×３画素分の画像データに基づいて３×３画素サイズのマスクを用いた所定の画像処理を行う。

７×７抽出処理部１０１は、６個のフリップフロップが直列に接続されたシフトレジスタを８個備えている。１個目のシフトレジスタには、画像データの有効期間を示すイネーブル信号が入力され、２〜８個目のシフトレジスタには、入力信号（ライン画像データ）ｎ０〜ｎ６がそれぞれ入力される。各シフトレジスタに備えられる各フリップフロップは、入力された信号を、図示しないクロック信号に応じたタイミングで順次出力する。２〜８個目のシフトレジスタでは、各フリップフロップの前後から１画素分の画像データがサンプリングされて７×７画像処理部１０２へ出力される。これにより、（ｎ０，０）〜（ｎ６，６）の７×７画素分の画像データが７×７画像処理部１０２に入力される。また、１個目のシフトレジスタでは、最後段のフリップフロップから出力されたイネーブル信号が７×７画像処理部１０２に入力される。

また、３×３抽出処理部１０３は、２個のフリップフロップが直列に接続されたシフトレジスタを４個備えている。１個目のシフトレジスタには、イネーブル信号が入力され、２〜４個目のシフトレジスタには、入力信号（ライン画像データ）ｎ０〜ｎ２がそれぞれ入力される。各シフトレジスタに備えられる各フリップフロップは、入力された信号を、図示しないクロック信号に応じたタイミングで順次出力する。２〜４個目のシフトレジスタでは、各フリップフロップの前後から１画素分の画像データがサンプリングされて３×３画像処理部１０４へ出力される。これにより、（ｎ０，０）〜（ｎ２，２）の３×３画素分の画像データが３×３画像処理部１０４に入力される。また、１個目のシフトレジスタでは、最後段のフリップフロップから出力されたイネーブル信号が３×３画像処理部１０４に入力される。

このように、互いに異なるサイズの画像データを用いた複数種類の画像処理を行う従来の画像処理装置では、画像処理に用いる画像データを抽出するための処理回路を、抽出する画像データのサイズ毎に備える必要があり、画像処理装置の回路規模が大きくなるという問題があった。

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、互いに異なるサイズの画像データを用いた複数種類の画像処理を行う画像処理装置において、回路規模の縮小を図ることにある。

本発明の画像データ出力装置は、上記の課題を解決するために、マトリクス状に配置された複数の画素からなる第１サイズの画像データに基づいて第１の画像処理を行う第１画像処理部、およびマトリクス状に配置された複数の画素からなる、上記第１サイズとは異なる第２サイズの画像データに基づいて第２の画像処理を行う第２画像処理部に対して画像データを出力する画像データ出力装置であって、複数のフリップフロップを直列に接続したシフトレジスタを複数備え、各シフトレジスタには１ライン分の画像データが入力されるようになっており、各フリップフロップへ入力される画像データおよび上記各シフトレジスタにおける最終段のフリップフロップから出力される画像データから所定のタイミングでデータをサンプリングすることで各ラインの画像データから各画素の画素データを抽出し、各画素データを上記第１画像処理部または上記第２画像処理部に出力する画素データ抽出部を備え、上記画素データ抽出部は、上記第１画像処理部および上記第２画像処理部の両方に対して上記画素データを出力可能であり、上記第１画像処理部に上記画素データを出力する場合には上記各シフトレジスタの中から上記第１サイズに応じた数のシフトレジスタを選択し、かつ選択したシフトレジスタの中から上記第１サイズに応じた数のフリップフロップを選択し、選択した各フリップフロップに入力される画像データおよび選択した各シフトレジスタにおける最終段のフリップフロップから出力される画像データから画素データを抽出し、上記第２画像処理部に上記画素データを出力する場合には上記各シフトレジスタの中から上記第２サイズに応じた数のシフトレジスタを選択し、かつ選択したシフトレジスタの中から上記第２サイズに応じた数のフリップフロップを選択し、選択した各フリップフロップに入力される画像データおよび選択した各シフトレジスタにおける最終段のフリップフロップから出力される画像データから画素データを抽出することを特徴としている。

上記の構成によれば、上記画素データ抽出部は、上記第１画像処理部に上記画素データを出力する場合には上記各シフトレジスタの中から上記第１サイズに応じた数のシフトレジスタを選択し、かつ選択したシフトレジスタの中から上記第１サイズに応じた数のフリップフロップを選択し、選択した各フリップフロップに入力される画像データおよび選択した各シフトレジスタにおける最終段のフリップフロップから出力される画像データから画素データを抽出する。また、上記第２画像処理部に上記画素データを出力する場合には上記各シフトレジスタの中から上記第２サイズに応じた数のシフトレジスタを選択し、かつ選択したシフトレジスタの中から上記第２サイズに応じた数のフリップフロップを選択し、選択した各フリップフロップに入力される画像データおよび選択した各シフトレジスタにおける最終段のフリップフロップから出力される画像データから画素データを抽出する。

これにより、第１画像処理部において用いられる第１サイズの画像データを抽出する処理、および第２画像処理部において用いられる第２サイズの画像データを抽出する処理を、共通の画素データ抽出部によって行うことができる。したがって、それぞれの画像データを抽出するための抽出部を別々に備える場合に比べて、回路規模を縮小することができる。

また、上記第１画像処理部または上記第２画像処理部のいずれに対して上記画素データを出力するかを示す切替信号を入力され、当該切替信号に応じて画素データの抽出に用いるフリップフロップの選択を行う第１切替処理部を備えている構成としてもよい。

上記の構成によれば、第１切替処理部に切替信号を入力するだけで画像処理内容に応じた適切な画像データを抽出できる。

また、複数のフリップフロップが直列に接続された制御用シフトレジスタを備え、上記制御用シフトレジスタには１ラインの有効期間を示すラインイネーブル信号が入力されるようになっており、上記第１切替処理部は、上記制御用シフトレジスタにおける上記第１サイズに応じた位置および上記第２サイズに応じた位置に接続されており、上記第１画像処理部に上記画素データを出力する場合には上記第１サイズに応じた位置から上記第１サイズに応じたタイミングでサンプリングされるラインイネーブル信号を用いて上記第１画像処理部における処理に用いる上記画素データの範囲を示すライン制御信号を生成し、上記第２画像処理部に上記画素データを出力する場合には上記第２サイズに応じた位置から上記第２サイズに応じたタイミングでサンプリングされるラインイネーブル信号を用いて上記第２画像処理部における処理に用いる画素データの範囲を示すライン制御信号を生成する構成としてもよい。

上記の構成によれば、上記第１画像処理部に上記画素データを出力する場合、および上記第２画像処理部に上記画素データを出力する場合のそれぞれについて、各ラインの画素データの数を容易かつ適切に制御することができる。

また、画素データを抽出する際に非選択とするフリップフロップの動作を停止させる構成としてもよい。

上記の構成によれば、画素データを抽出する際に非選択とするフリップフロップの動作を停止させることにより、消費電力を低減することができる。

また、複数ラインのデータからなる画像データをライン毎に分割し、各ラインの画像データを同期させて上記各シフトレジスタに対して１ラインずつ出力する信号処理部を備え、上記第１サイズはｎライン（ｎは２以上の整数）からなり、上記第２サイズはｍライン（ｍはｎ＞ｍの整数）からなり、上記信号処理部は、それぞれが１ライン分のデータを記憶する（ｎ−１）個以上のラインバッファと、入力された１ライン分のデータを遅延させて出力するディレイ調整部とを備え、上記第１画像処理部に上記画素データを出力する場合には、（ｎ−１）個の上記ラインバッファに記憶させた（ｎ−１）ライン分のデータと上記ディレイ調整部に入力された１ライン分のデータとを同期させてｎ個の上記シフトレジスタに１ラインずつ出力し、上記第２画像処理部に上記画素データを出力する場合には、（ｍ−１）個の上記ラインバッファに記憶させた（ｍ−１）ライン分のデータと上記ディレイ調整部に入力された１ライン分のデータとを同期させてｍ個の上記シフトレジスタに１ラインずつ出力する構成としてもよい。

上記の構成によれば、第１画像処理部に入力するｎライン分のデータの同期と、第２画像処理部に入力するｍライン分のデータの同期とを共通の信号処理部を用いて行うことができる。これにより、第１画像処理部に対応する信号処理部と第２画像処理部に対応する信号処理部とを別々に備える場合に比べて、回路規模を小さくすることができる。

また、上記第１画像処理部または上記第２画像処理部のうちのいずれに対して上記画素データを出力するかを示す切替信号を入力され、当該切替信号に応じてデータを記憶させるラインバッファおよび上記ディレイ調整部における遅延時間を切り替える第２切替処理部を備えている構成としてもよい。

上記の構成によれば、第２切替処理部に切替信号を入力するだけでデータを記憶させるラインバッファおよび上記ディレイ調整部における遅延時間を容易に切り替えることができる。

また、上記第２切替処理部は、上記切替信号に応じてデータを記憶させるラインバッファおよび上記ディレイ調整部における遅延時間を切り替えるとともに、当該切替信号に応じて画素データの抽出に用いるフリップフロップの選択を行う構成としてもよい。

上記の構成によれば、第２切替処理部に切替信号を入力するだけで、画像処理内容に応じた適切な画像データを抽出でき、かつデータを記憶させるラインバッファおよび上記ディレイ調整部における遅延時間を容易に切り替えることができる。また、データを記憶させるラインバッファおよび上記ディレイ調整部における遅延時間を切り替えるための第２切替処理部と、画素データの抽出に用いるフリップフロップの選択を行う第２切替処理部とを別々に備える場合に比べて、回路規模を縮小できる。

また、上記第２画像処理部に上記画素データを出力する場合に、上記（ｍ−１）個のラインバッファ以外のラインバッファの動作を停止させる構成としてもよい。

上記の構成によれば、使用しないラインバッファの動作を停止させることにより、消費電力を低減することができる。

本発明の画像処理装置は、上記したいずれかの画像データ出力装置と、上記第１画像処理部と、上記第２画像処理部とを備えている。また、本発明の画像形成装置は、上記画像処理装置と、上記画像処理装置から出力される画像データに応じた画像を記録材上に形成する画像形成部とを備えている。

上記の画像処理装置および画像形成装置によれば、第１画像処理部において用いられる第１サイズの画像データを抽出する処理、および第２画像処理部において用いられる第２サイズの画像データを抽出する処理を、共通の画素データ抽出部によって行うことができる。したがって、それぞれの画像データを抽出するための抽出部を別々に備える場合に比べて、回路規模を縮小することができる。

以上のように、本発明の画像データ出力装置は、上記第１画像処理部および上記第２画像処理部の両方に対して上記画素データを出力可能であり、上記第１画像処理部に上記画素データを出力する場合には上記各シフトレジスタの中から上記第１サイズに応じた数のシフトレジスタを選択し、かつ選択したシフトレジスタの中から上記第１サイズに応じた数のフリップフロップを選択し、選択した各フリップフロップに入力される画像データおよび選択した各シフトレジスタにおける最終段のフリップフロップから出力される画像データから画素データを抽出し、上記第２画像処理部に上記画素データを出力する場合には上記各シフトレジスタの中から上記第２サイズに応じた数のシフトレジスタを選択し、かつ選択したシフトレジスタの中から上記第２サイズに応じた数のフリップフロップを選択し、選択した各フリップフロップに入力される画像データおよび選択した各シフトレジスタにおける最終段のフリップフロップから出力される画像データから画素データを抽出する画素データ抽出部を備えている。

それゆえ、第１画像処理装置において用いられる第１サイズの画像データを抽出する処理、および第２画像処理装置において用いられる第２サイズの画像データを抽出する処理を、共通の画素データ抽出部によって行うことができる。したがって、それぞれの画像データを抽出するための抽出部を別々に備える場合に比べて、回路規模を縮小することができる。

本発明の一実施形態にかかる画像データ出力装置に備えられる画素データ抽出部の構成を示すブロック図である。 本発明の一実施形態にかかる画像処理装置および画像形成装置のブロック図である。 本発明の一実施形態にかかる画像データ出力装置の構成を示すブロック図である。 図２に示した画像処理装置における空間フィルタ処理部で用いられるフィルタ係数の一例を示す説明図である。 図２に示した画像処理装置において行われる膨張処理および縮退処理における、注目画素と参照画素との関係を示す説明図である。 図２に示した画像処理装置において行われる膨張処理および縮退処理における、注目画素と参照画素との関係を示す説明図である。 図２に示した画像処理装置において用いられるイネーブル信号の信号波形図である。 図３に示した画像データ出力装置に備えられるラインバッファ回路の構成を示すブロック図である。 図８に示したラインバッファ回路で扱われる信号の信号波形図である。 図８に示したラインバッファ回路で扱われる信号の信号波形図である。 図８に示したラインバッファ回路で扱われる信号の信号波形図である。 図３に示した画像データ出力装置の変形例を示すブロック図である。 図３に示した画像データ出力装置の変形例を示すブロック図である。 従来の画像処理装置の一例を示すブロック図である。

〔実施形態１〕
本発明の一実施形態について説明する。

（１．全体構成）
図２は、本実施形態に係るカラー画像処理装置１０を備えたデジタルカラー複合機（画像形成装置）１の概略構成を示すブロック図である。

カラー画像入力装置２０は、例えば、電荷結合素子（Charge Coupled Device；以下、ＣＣＤと称する）を備えたスキャナ部より構成され、原稿画像が記録された紙からの反射光像を、ＣＣＤにてＲＧＢのアナログ信号として読み取り、カラー画像処理装置１０に入力するものである。

カラー画像処理装置１０は、図２に示すように、Ａ／Ｄ変換部１１、シェーディング補正部１２、入力階調補正部１３、領域分離処理部１４、色補正部１５、黒生成下色除去部１６、空間フィルタ処理部１７、出力階調補正部１８、および、階調再現処理部１９を備えている。そして、上記カラー画像処理装置１０に、カラー画像入力装置２０とカラー画像出力装置３０とが接続され、全体としてデジタルカラー複合機１を構成している。また、デジタルカラー複合機１には、操作パネル４０が備えられている。

カラー画像入力装置２０にて読み取られたアナログ信号は、カラー画像処理装置１０内を、Ａ／Ｄ変換部１１、シェーディング補正部１２、入力階調補正部１３、領域分離処理部１４、色補正部１５、黒生成下色除去部１６、空間フィルタ処理部１７、出力階調補正部１８、および階調再現処理部１９の順で送られ、ＣＭＹＫのデジタルカラー信号として、カラー画像出力装置３０へ出力される。

Ａ／Ｄ（アナログ／デジタル）変換部１１は、入力されてきたＲＧＢのアナログ信号をデジタル信号に変換するものである。シェーディング補正部１２は、Ａ／Ｄ変換部１１より送られてきたＲＧＢのデジタル信号に対して、カラー画像入力装置２０の照明系、結像系、撮像系で生じる各種の歪みを取り除く処理を施すものである。

入力階調補正部１３は、シェーディング補正部１２にて各種の歪みが取り除かれたＲＧＢ信号（ＲＧＢの反射率信号）のカラーバランスを整えるとともに、濃度信号などのカラー画像処理装置１０に採用されている画像処理システムの扱い易い信号に変換する。また、入力階調補正部１３は、下地濃度の除去やコントラストなどの画質調整処理を行う。

領域分離処理部１４は、ＲＧＢ信号によって表現されている入力画像の各画素を、例えば文字領域、網点領域、写真領域（印画紙写真領域）などの複数の領域に分離するものである。そして、領域分離処理部１４は、上記分離結果に基づき、入力画像の各画素がどの領域に属しているかを示す領域識別信号を領域識別信号補正部１４ｂへ出力するとともに、入力階調補正部１３から出力された入力信号をそのまま後段の色補正部１５に出力する。

領域分離処理の方法は特に限定されるものではなく、従来から公知の種々の方法を用いることができる。本実施形態では、特許文献２に開示されている領域分離方法を用いて、入力画像データを文字領域、網点領域、印画紙写真領域、および下地領域に分離するものとする。

特許文献２の方法では、注目画素を含むｎ×ｍのブロック（例えば、１５×１５画素）における最小濃度値と最大濃度値の差分である最大濃度差と、隣接する画素間における濃度差の絶対値の総和である総和濃度繁雑度とを算出し、最大濃度差と予め定められた最大濃度差閾値との比較、および総和濃度繁雑度と総和濃度繁雑度閾値との比較を行う。そして、これらの比較結果に応じて注目画素を、文字領域・網点領域またはその他領域（下地・印画紙写真領域）に分類する。

具体的には、下地領域の濃度分布は、通常、濃度変化が少ないので最大濃度差及び総和濃度繁雑度ともに非常に小さくなる。また、印画紙写真領域（例えば、印画紙写真のような連続階調領域を、ここでは、印画紙写真領域と表現する。）の濃度分布は、滑らかな濃度変化をしており、最大濃度差及び総和濃度繁雑度はともに小さく、かつ、下地領域よりは多少大きくなる。すなわち、下地領域や印画紙写真領域（その他領域）においては、最大濃度差及び総和濃度繁雑度とも小さい値をとなる。

そこで、最大濃度差が最大濃度差閾値よりも小さく、かつ、総和濃度繁雑度が総和濃度繁雑度閾値よりも小さいと判断されたときは、注目画素はその他領域（下地・印画紙写真領域）であると判定し、そうでない場合は、文字・網点領域であると判定する。また、下地・印画紙写真領域であると判定した場合には、最大濃度差及び総和濃度繁雑度に応じて印画紙写真領域と下地領域とにさらに分類する。

また、上記文字領域・網点領域であると判断された場合、算出された総和濃度繁雑度と最大濃度差に文字・網点判定閾値を掛けた値との比較を行い、比較結果に基づいて文字領域または網点領域に分類する。

具体的には、網点領域の濃度分布は、最大濃度差は網点によりさまざまであるが、総和濃度繁雑度が網点の数だけ濃度変化が存在するので、最大濃度差に対する総和濃度繁雑度の割合が大きくなる。一方、文字領域の濃度分布は、最大濃度差が大きく、それに伴い総和濃度繁雑度も大きくなるが、網点領域よりも濃度変化が少ないため、網点領域よりも総和濃度繁雑度は小さくなる。

そこで、最大濃度差と文字・網点判定閾値との積よりも総和濃度繁雑度が大きい場合には網点領域の画素であると判別し、最大濃度差と文字・網点判定閾値との積よりも総和濃度繁雑度が小さい場合には文字領域の画素であると判別する。

領域識別信号補正部１４ｂは、領域識別信号に対して後述する膨張処理および縮退処理を行うことにより、孤立点などのノイズを除去する補正処理を行う。そして、上記の補正処理を施した領域識別信号を、黒生成下色除去部１６、空間フィルタ処理部１７、および階調再現処理部１９に出力する。領域識別信号補正部１４ｂの詳細については後述する。

色補正部１５は、色を忠実に再現するために、不要吸収成分を含むＣＭＹ色材の分光特性に基づいた色濁りを取り除く処理を行う。

黒生成下色除去部１６は、色補正後のＣＭＹの３色信号から黒（Ｋ）信号を生成する黒生成と、元のＣＭＹ信号が重なる部分を差し引いて新たなＣＭＹ信号を生成する処理とを行うことにより、ＣＭＹの３色信号をＣＭＹＫの４色信号に変換する。

空間フィルタ処理部１７は、黒生成下色除去部１６から入力されるＣＭＹＫ信号の画像データに対して、領域識別信号を基にデジタルフィルタによる空間フィルタ処理を行い、空間周波数特性を補正することによって、出力画像のぼやけや粒状性劣化を軽減する。空間フィルタ処理部１７の詳細については後述する。

出力階調補正部１８は、濃度信号などの信号をカラー画像出力装置３０の特性値である網点面積率に変換する出力階調補正処理を行うものである。

階調再現処理部１９は、空間フィルタ処理部１７と同様に、ＣＭＹＫ信号の画像データに対して、領域識別信号を基に所定の処理を施すものであり、最終的に画像の階調を擬似的に再現できるように処理する階調再現処理を施す。

例えば、領域分離処理部１４によって文字領域として分離された領域は、特に黒文字または色文字の再現性を高めるために、空間フィルタ処理部１７による空間フィルタ処理において鮮鋭強調処理が施されて高周波成分が強調され、階調再現処理部１９によって高周波成分の再現に適した高解像度のスクリーンを用いた二値化または多値化処理が施される。

また、領域分離処理部１４によって網点領域として分離された領域に関しては、空間フィルタ処理部１７によって、入力網点成分を除去するためのローパス・フィルタ処理が施され、階調再現処理部１９によって、階調性を重視したディザスクリーンを用いた多値ディザ処理が施される。

また、領域分離処理部１４にて写真領域として分離された領域に関しては、階調再現処理部１９によって、階調再現性を重視したスクリーンを用いた二値化または多値化処理が行われる。

上述した各処理が施された画像データは、図示しない記憶部に一旦記憶され、所定のタイミングで読み出されてカラー画像出力装置３０に出力される。

カラー画像出力装置３０は、入力された画像データに対応する画像を記録媒体（例えば紙等）上に出力するものである。カラー画像出力装置３０における画像の形成方法は特に限定されるものではなく、例えば、電子写真方式やインクジェット方式などを用いることができる。なお、以上の処理は図示しない主制御部（ＣＰＵ（Central Processing Unit））により制御される。

操作パネル４０は、ユーザからの指示入力を受け付けるものであり、操作パネル４０に入力された情報はカラー画像処理装置１０の主制御部（図示せず）に送られる。操作パネル４０としては、例えば、液晶ディスプレイ等の表示部と設定ボタン等の操作部とが一体化されたタッチパネル等を用いることができる。主制御部は、操作パネル４０に入力された情報に基づいてカラー画像入力装置２０、カラー画像処理装置１０、およびカラー画像出力装置３０における各部の動作を制御する。

（２．信号処理部（画像データ出力装置）５０）
本実施形態では、領域識別信号補正部１４ｂと空間フィルタ処理部１７とが、共通の信号処理部（図３に示す信号処理部５０）を用いてそれぞれの処理を行うようになっている。

図３は、信号処理部５０、空間フィルタ処理部１７、および領域識別信号補正部１４ｂの概略構成を示すブロック図である。

空間フィルタ処理部１７（第１処理部）は、処理対象の画像データにおける注目画素を含む複数の画素（ｎ１×ｎ２画素（ｎ１，ｎ２は２以上の整数）。本実施形態ではｎ１＝ｎ２＝７。ただし、これに限らず、ｎ１≠ｎ２であってもよい。）からなるブロックに対して、このブロックと同じ大きさのマトリクスの各画素に割り当てられたフィルタ係数を用いた画素値とのコンボリューション演算により、上記ブロック内の各画素について注目画素に対するフィルタ処理（強調処理、平滑化処理、あるいは強調処理および平滑処理の両方の特性を有する処理等）の結果を算出する。

図４は、空間フィルタ処理部１７において用いられるフィルタを示す説明図である。この図に示すように、本実施形態では、注目画素を中心とする７画素×７画素のフィルタを用いている。具体的には、空間フィルタ処理部１７は、主走査方向７画素×副走査方向７画素（７ライン）の画像データを信号処理部５０から入力され、この入力された画像データにおける各画素と、これら各画素に対応するフィルタ係数とを乗算し、各画素についての乗算結果の総和を算出し、算出した総和を所定値（フィルタ内の各画素についてのフィルタ係数の総和に応じて設定される。本実施形態では１８６。）で除算した値を注目画素のフィルタ処理結果とする。

なお、空間フィルタ処理部１７は、上記のフィルタ処理をＣＭＹＫの各色成分について行う。このため、信号処理部５０をＣＭＹＫの各色毎に、すなわち４つ備えている。ただし、これに限らず、信号処理部５０を１つだけ備え、ＣＭＹＫの各色についての処理を１色ずつ順次行うようにしてもよい。

領域識別信号補正部（第２処理部）１４ｂは、図３に示しように、膨張処理部１４ｃと縮退処理部１４ｄとを備えている。

膨張処理部１４ｃは、注目画素を含む複数の画素（ｍ１×ｍ２画素（ｍ１はｎ１＞ｍ１の整数であり、ｍ２はｎ２＞ｍ２の整数）。本実施形態ではｍ１＝ｍ２＝３。ただし、これに限らず、ｍ１≠ｍ２であってもよい。）の領域分離信号を信号処理部５０から入力され、図５に示すように、この入力された領域分離信号における注目画素の周囲８画素の値を参照し、これら８画素の中に文字領域と判定された画素が１画素でも存在する場合、この注目画素を文字領域とする膨張処理を各画素について行う。また、膨張処理部１４ｃは、膨張処理を施した領域分離信号を信号処理部５０に入力信号２として入力する。

なお、膨張処理部１４ｃは、入力された領域識別信号を文字領域であるか否かを示す２値データ（２値画像データ）とみなして膨張処理を行う。すなわち、注目画素が文字領域である場合には当該画素の画素値を１、文字領域でない場合には当該画素の画素値を０とみなして処理を行う。そして、膨張処理後には、この膨張処理の結果を反映させた、各画素が文字領域、網点領域、印画紙写真領域、および下地領域のうちのいずれに属するかを示す領域識別信号を出力する。より具体的には、膨張処理によって画素値１とされた画素については文字領域とし、画素値０とされた画素については膨張処理部１４ｃに入力されたときの領域識別信号が示す領域（網点領域、印画紙写真領域、および下地領域のうちのいずれか）とする。

縮退処理部１４ｄは、信号処理部５０を介して膨張処理部１４ｃによって膨張処理を施された後の領域分離信号を入力され、注目画素の周囲８画素に領域と判別されている画素が１画素でもある場合、この注目画素を下地領域とする縮退処理を各画素について行う。例えば、図６に示すように、第２〜第４ラインの画像データに基づいて第３ラインの注目画素に対する膨張処理が行われた後、膨張処理後の第１〜第３ラインの画像データに基づいて第２ラインの注目画素に対する縮退処理が行われる。なお、縮退処理部１４ｄは、注目画素の周辺８画素に網点領域の画素がある場合には、注目画素の判定結果の変更（縮退処理）は行わない。これは、網点上に文字が記載されている場合があり（例えば地図など）、このような場合に文字が削除されるのを防ぐためである。そして、この縮退処理を施した領域分離信号を黒生成下色除去部１６、空間フィルタ処理部１７、および階調再現処理部１９に出力する。

また、膨張処理部１４ｃは、入力された領域識別信号を下地領域であるか否かを示す２値データ（２値画像データ）とみなして縮退処理を行う。すなわち、注目画素が下地領域である場合には当該画素の画素値を１、下地領域でない場合には当該画素の画素値を０とみなして処理を行う。そして、縮退処理後には、この縮退処理の結果を反映させた、各画素が文字領域、網点領域、印画紙写真領域、および下地領域のうちのいずれに属するかを示す領域識別信号を出力する。より具体的には、縮退処理によって画素値１とされた画素については下地領域とし、画素値０とされた画素については縮退処理部１４ｄに入力されたときの領域識別信号が示す領域（文字領域、網点領域、および印画紙写真領域のうちのいずれか）とする。

これにより、画像読取時の読み取り誤差等に起因する文字領域内における文字領域以外の画素の孤立点（ノイズ）を除去するように領域分離信号を補正できる。なお、本実施形態では、膨張処理部１４ｃによる膨張処理を行った後に縮退処理部１４ｄによる縮退処理を行うようにしているが、これに限らず、縮退処理部１４ｄによる縮退処理を行った後に膨張処理部１４ｃによる膨張処理を行うようにしてもよい。この場合、画像読取時の読み取り誤差等に起因する下地領域内における文字領域の画素の孤立点（ノイズ）を除去することができる。

なお、領域識別信号は画素毎に判定された信号であるので、ＣＭＹＫに対応する４つの信号処理部５０を備える場合には、これら４つの信号処理部５０のうちのいずれか１つを用いて膨張処理および縮退処理を行えばよい。

信号処理部５０は、（１）黒生成下色除去部１６から出力された画像データを所定量（例えば主走査方向７画素×副走査方向７ライン）毎に空間フィルタ処理部１７に出力する処理（フィルタ処理モード）と、（２）領域分離処理部１４から出力された領域分離信号を所定量（例えば主走査方向３画素×副走査方向３ライン）毎に領域識別信号補正部１４ｂの膨張処理部１４ｃに出力し、膨張処理部１４ｃから入力される膨張処理後の領域分離信号を縮退処理部１４ｄに出力する処理（領域識別信号補正モード）とを選択的（排他的）に行う。

なお、カラー画像処理装置１０は、黒生成下色除去部１６から出力された画像データを一時的に格納する第１記憶手段（図示せず）と、領域分離処理部１４から出力された領域分離信号を一時的に格納する記憶手段（図示せず）とを備えており、主制御部が、上記（１）の処理（フィルタ処理モード）を行う場合には第１記憶手段に記憶させておいた上記画像データを信号処理部５０に入力させ、上記（２）の処理（領域識別信号補正モード）を行う場合には第２記憶手段に記憶させておいた上記領域分離信号を信号処理部５０に入力させるようになっている。

信号処理部５０の構成について具体的に説明する。信号処理部５０は、図３に示すように、入力ポートＰｉ１〜Ｐｉ４、クロックゲート部５１、切替スイッチ５２、ディレイ調整部５３、ディレイ調整部５４、ラインバッファ回路ＬＢ１〜ＬＢ６、および出力ポートＰｏ１，Ｐｏ２を備えている。

ディレイ調整部５３は、入力ポートＰｉ１を介して１ライン分の入力信号１（フィルタ処理モードでは黒生成下色除去部１６から出力された画像データ、領域識別信号補正モードでは領域分離処理部１４から出力された領域分離信号）、主制御部から入力されるイネーブル信号１を入力され、入力ポートＰｉ３を介して切替信号（レジスタ信号）を入力される。そして、入力信号１およびイネーブル信号１を、切替信号に応じて、後述する各ラインバッファ回路（フィルタ処理モードではラインバッファ回路ＬＢ１〜ＬＢ６、領域識別信号補正モードでは少なくともラインバッファ回路ＬＢ１，ＬＢ２）からの出力信号と同期させるように遅延させて出力ポートＰｏ１に出力する。なお、出力ポートＰｏ１は空間フィルタ処理部１７および膨張処理部１４ｃに接続されており、フィルタ処理モードでは７×７画素の画像データを空間フィルタ処理部１７に出力し、領域識別信号補正モードでは３×３画素の画像データを膨張処理部１４ｃに出力するようになっている。出力ポートＰｏ１の詳細については後述する。

なお、イネーブル信号には、１ページの有効期間を表すページイネーブル信号、１ラインの有効期間を表すラインイネーブル信号、およびデータの有効／無効を表すデータイネーブル信号の３種類の制御信号が含まれる。信号処理部５０、空間フィルタ処理部１７、および領域識別信号補正部１４ｂはこのイネーブル信号に基づいて各種制御を行う。図７は、これら３種類のイネーブル信号のタイミングチャートである。ページイネーブル信号はアサートされている期間（ハイレベルの期間）が画像の１ページを表す。ラインイネーブル信号はアサートされている期間が１ラインを表している。データイネーブル信号はアサートされている期間が１データを表している。

ディレイ調整部５４は、切替スイッチ５２を介して入力される入力信号２（膨張処理部１４ｃによって膨張処理を施された領域識別信号）およびイネーブル信号２をラインバッファ回路ＬＢ３，ＬＢ４からの出力信号と同期させるように遅延させて出力ポートＰｏ２に出力するものである。なお、出力ポートＰｏ２は縮退処理部１４ｄに接続されている。

切替スイッチ（第２切替処理部）５２は、主制御部から入力ポートＰｉ３を介して入力される切替信号（レジスタ信号）に基づいて、信号処理部５０内の各部材の接続状態を、（１）空間フィルタ処理部１７に画像データを出力するための状態（フィルタ処理モード）と、（２）領域識別信号補正部１４ｂに領域分離信号を出力するための状態（領域識別信号補正モード）とに切り替える。

具体的には、フィルタ処理モード（例えば切替信号が「０」のとき）では、ラインバッファ回路ＬＢ２から出力される画像データおよびイネーブル信号をラインバッファ回路ＬＢ３に入力する。この場合、ラインバッファ回路ＬＢ１〜ＬＢ６およびディレイ調整部５３は、黒生成下色除去部１６から入力される副走査方向７ライン分の画像データを互いに同期したタイミングで出力する７ラインバッファとして機能する。

一方、領域識別信号補正モード（例えば切替信号が「１」のとき）では、入力ポートＰｉ２を介して膨張処理部１４ｃから入力される膨張処理後の領域分離信号（入力信号２）およびイネーブル信号２をラインバッファ回路ＬＢ３に入力する。この場合、ラインバッファ回路ＬＢ１，ＬＢ２およびディレイ調整部５３は、領域分離処理部１４から入力される領域分離信号を互いに同期したタイミングで出力する３ラインバッファとして機能し、ラインバッファ回路ＬＢ３，ＬＢ４およびディレイ調整部５４は膨張処理部１４ｃから入力される膨張処理後の領域分離信号を互いに同期したタイミングで出力する３ラインバッファとして機能する。

クロックゲート部５１は、主制御部から入力ポートＰｉ３を介して切替信号を入力され、入力ポートＰｉ４を介してクロック信号を入力される。そして、クロックゲート部５１は、切替信号に応じて、領域識別信号補正モードの選択期間中に、ラインバッファ回路ＬＢ５，ＬＢ６へのクロック信号の入力を遮断し、ラインバッファ回路ＬＢ５，ＬＢ６の動作を停止させるためのゲーティングクロック信号を生成してラインバッファ回路ＬＢ５，ＬＢ６および出力ポートＰｏ１に出力する。つまり、領域識別信号補正モードではラインバッファ回路ＬＢ５，ＬＢ６を使用しないので、ラインバッファ回路ＬＢ５，ＬＢ６へのクロック信号の入力を遮断してラインバッファ回路ＬＢ５，ＬＢ６の動作を停止させる。これにより、消費電力の低減を図ることができる。また、クロックゲート部５１は、フィルタ処理を行う場合には入力ポートＰｉ４を介して入力されたクロック信号を出力ポートＰｏ１に出力する。

ラインバッファ回路ＬＢ１〜ＬＢ６は、１ライン分の入力信号を一時的に記憶し、所定のタイミングで出力する。なお、ラインバッファ回路ＬＢ１，ＬＢ２の出力端子は出力ポートＰｏ１に接続され、ラインバッファ回路ＬＢ３，ＬＢ４の出力端子は出力ポートＰｏ１，Ｐｏ２に接続され、ラインバッファ回路ＬＢ５，ＬＢ６の出力端子は出力ポートＰｏ１に接続されている。ラインバッファ回路ＬＢ１〜ＬＢ６の詳細については後述する。

これにより、フィルタ処理モードの場合、黒生成下色除去部１６から入力された１ライン目の画像データおよび主制御部から入力されたイネーブル信号がラインバッファ回路ＬＢ１に、２ライン目の画像データおよびイネーブル信号がラインバッファ回路ＬＢ２に、３ライン目の画像データおよびイネーブル信号がラインバッファ回路ＬＢ３に、４ライン目の画像データおよびイネーブル信号がラインバッファ回路ＬＢ４に、５ライン目の画像データおよびイネーブル信号がラインバッファ回路ＬＢ５に、６ライン目の画像データおよびイネーブル信号がラインバッファ回路ＬＢ６に、７ライン目の画像データがディレイ調整部５３にそれぞれ入力され、これら各ラインの画像データおよびイネーブル信号が互いに同期したタイミングで出力ポートＰｏ１を介して空間フィルタ処理部１７に出力される。

また、領域識別信号補正モードの場合、領域分離処理部１４から入力された１ライン目の領域識別信号および主制御部から入力されたイネーブル信号がラインバッファ回路ＬＢ１に、２ライン目の領域識別信号およびイネーブル信号がラインバッファ回路ＬＢ２に、３ライン目の領域識別信号およびイネーブル信号がディレイ調整部５３にそれぞれ入力され、これら各ラインの領域識別信号が互いに同期したタイミングで出力ポートＰｏ１を介して膨張処理部１４ｃに出力される。また、膨張処理部１４ｃから出力された膨張処理後の領域識別信号およびイネーブル信号は、１ライン目の領域識別信号およびイネーブル信号がラインバッファ回路ＬＢ３に、２ライン目の領域識別信号およびイネーブル信号がラインバッファ回路ＬＢ４に、３ライン目の領域識別信号およびイネーブル信号がディレイ調整部５４にそれぞれ入力され、これら各ラインの領域識別信号およびイネーブル信号が互いに同期したタイミングで出力ポートＰｏ２を介して縮退処理部１４ｄに出力される。

なお、本実施形態では、イネーブル信号が領域識別信号補正モードを示す信号である場合には出力ポートＰｏ１から空間フィルタ処理部１７への画像データの出力を行わず、イネーブル信号がフィルタ処理モードを示す信号である場合には出力ポートＰｏ１から膨張処理部１４ｃへの領域識別信号の出力および出力ポートＰｏ２から縮退処理部１４ｄへの領域識別信号の出力を行わないようになっている。

（３．ラインバッファ回路ＢＬ１〜ＢＬ６）
次に、ラインバッファ回路ＢＬ１〜ＢＬ６の構成について説明する。図８は、ラインバッファ回路ＢＬ１の構成を示すブロック図である。なお、ラインバッファ回路ＢＬ２〜ＢＬ６についても同様の構成である。

この図に示すように、ラインバッファ回路ＢＬ１は、メモリ制御部６１、入力切替スイッチ６２、書き込み側保持部６３、データ連結部６４、シングルポートメモリ６５、データ展開部６６、読み出し側保持部６７、および出力切替スイッチ６８を備えている。

シングルポートメモリ６５は、１ライン分の入力信号（画像データあるいは領域分離信号）を格納するシングルポートのメモリである。

メモリ制御部６１は、イネーブル信号に基づいて、ラインバッファ回路ＢＬ１の各部を制御するための制御信号、すなわち、シングルポートメモリ６５に対する書き込みアドレスまたは読み出しアドレスを示すアドレス信号、シングルポートメモリ６５に対する書き込み処理と読み出し処理とを切り替える書き込み・読み出し切替信号（メモリ書き込み有効信号・メモリ読み出し有効信号）、およびシングルポートメモリ６５に対するアクセスの有効／無効を示すメモリアクセス有効信号を生成する。

入力切替スイッチ６２は、メモリ制御部６１から入力される制御信号に応じて、入力信号の出力先を奇数番目のデータと偶数番目のデータとで切り替えるためのスイッチである。具体的には、入力切替スイッチ６２は、奇数番目（奇数番目の画素）の入力信号を書き込み側保持部６３に出力し、偶数番目（偶数番目の画素）の入力信号をデータ連結部６４に出力する。

書き込み側保持部６３は、入力切替スイッチ６２を介して入力された奇数番目の入力信号を一時的に格納するものであり、例えばフリップフロップで構成される。

データ連結部６４は、書き込み側保持部６３に保持された奇数番目の入力信号と、入力切替スイッチ６２を介して入力される偶数番目の入力信号とを連結させる。

データ展開部６６は、シングルポートメモリ６５から読み出されたデータを奇数番目のデータと偶数番目のデータとに展開し、偶数番目のデータを読み出し側保持部６７に出力し、奇数番目のデータを出力切替スイッチ６８に出力する。

読み出し側保持部６７は、データ展開部６６を介して入力された偶数番目のデータを一時的に格納するものであり、例えばフリップフロップで構成される。

出力切替スイッチ６８は、メモリ制御部６１から入力される制御信号に応じて、出力切替スイッチ６８から入力される奇数番目のデータと読み出し側保持部６７から入力される偶数番目のデータとを、入力切替スイッチ６２に入力された時と同じ順で（ＦＩＦＯ（First-in-First-out））出力されるように適宜選択して出力する。

図９は、１ライン１２画素分のデータのシングルポートメモリ６５への書き込み処理、およびシングルポートメモリ６５からの読み出し処理のタイミングチャートである。

奇数番目のデータが入力されると、メモリ制御部６１は、この奇数番目のデータを入力切替スイッチ６２から書き込み側保持部６３に送らせ、書き込み側保持部６３に一旦記憶させる。

その後、上記奇数番目のデータの次に偶数番目のデータが入力されると、メモリ制御部６１は、この偶数番目のデータを入力切替スイッチ６２からデータ連結部６４に送らせるとともに、書き込み側保持部６３に一旦記憶させておいた上記奇数番目のデータをデータ連結部６４に送らせる。

次に、メモリ制御部６１は、書き込み側保持部６３から入力された奇数番目のデータと入力切替スイッチ６２から入力された偶数番目のデータとをデータ連結部６４に連結させる。そして、メモリ制御部６１は、書き込み先のアドレスを示すアドレス信号、および書き込み動作を有効にするためのメモリ書き込み有効信号を出力し、データ連結部６４が連結した上記データをシングルポートメモリ６５に書き込ませる。

このようにして、２画素分のデータがシングルポートメモリ６５に対する１回のアクセスで書き込まれる。

また、メモリ制御部６１は、シングルポートメモリ６５に書き込まれたデータを読み出す際、読み出すデータのアドレスを示すアドレス信号、および読み出し動作を有効にするためのメモリ読み出し有効信号を出力し、２画素分のデータを一度に読み出してデータ展開部６６に送る。

そして、メモリ制御部６１は、シングルポートメモリ６５から読み出した２画素分のデータのうち、奇数番目の画素のデータをデータ展開部６６から出力切替スイッチ６８に出力させ、偶数番目の画素のデータを読み出し側保持部６７に出力させて記憶させる。また、メモリ制御部６１は、読み出し側保持部６７に記憶させた偶数番目の画素のデータを、出力切替スイッチ６８から奇数番目の画素のデータが出力されるタイミングに応じて読み出し側保持部６７から出力切替スイッチ６８に出力させる。

また、メモリ制御部６１は、データ展開部６６から入力される奇数番目の画素のデータを出力した後、読み出し側保持部６７から入力される偶数番目の画素のデータを出力するように出力切替スイッチ６８の動作を制御する。

このようにして、２画素分のデータがシングルポートメモリ６５に対する１回のアクセスで読み出される。なお、シングルポートメモリ６５にデータを書き込んだ後、当該データの読み出しを開始するまでの時間は、各ラインバッファ回路からの出力タイミングを同期させるようにラインバッファ回路毎に異なるように設定される。

このように、本実施形態では、２画素分のデータの書き込みと２画素分のデータの読み出しとを交互に行う。つまり、ラインバッファ回路に奇数番目のデータが入力されるタイミングでシングルポートメモリ６５から２画素分のデータの読み出しを行い、偶数番目のデータが入力されるタイミングで２画素分のデータのシングルポートメモリ６５への書き込みを行う。

これにより、シングルポートメモリ６５において高速なＦＩＦＯ処理を実現できる。つまり、シングルポートメモリはメモリアクセスの端子が一つしか存在しないので、１サイクル（１回のアクセス）で行える処理は書き込みまたは読み出しの一方のみに限られる。このため、従来の技術では、書き込み処理と読み出し処理とを行う場合には画素数（データ数）の２倍のアクセス回数が必要であった。これに対して、本実施形態では、２画素ずつ書き込みまたは読み込みを行うことでアクセス回数を従来の半分に低減するとともに、奇数番目のデータがラインバッファ回路に入力された後、偶数番目のデータが入力されるまでの待ち時間にシングルポートメモリ６５からの読み出しを行うことで、書き込みおよび読み出しの処理速度を従来の半分に短縮できる。

なお、図９の例では、シングルポートメモリ６５へのデータの書き込み、およびシングルポートメモリ６５からのデータの読み出しを２画素ずつ行う場合について説明したが、１回のアクセスで書き込みまたは読み出しを行う画素数（データ数）はこれに限るものではない。

図１０は、１回のアクセスで書き込みまたは読み出しを行う画素数（データ数）を８画素とした場合のタイミングチャートである。この場合、１画素目から７画素目までのデータが書き込み側保持部６３に一旦格納され、８画素目のデータが入力されたときに８画素分のデータがデータ連結部６４で連結されて１回のアクセスでシングルポートメモリ６５に書き込まれる。

また、１画素目から７画素目までのデータが入力されている期間中にシングルポートメモリ６５から８画素分のデータが１回のアクセスで読み出される。読み出された８画素分のデータのうち１画素目のデータはデータ展開部６６から出力切替スイッチ６８に送られて出力され、２画素目から８画素目までのデータは読み出し側保持部６７に一旦記憶された後、２画素目のデータから順に１画素ずつ出力切替スイッチ６８に送られて出力される。

このように、１回のアクセスで書き込みまたは読み出しを行う画素数を増加させることにより、シングルポートメモリ６５に対するアクセス回数をより低減できる。ただし、１回のアクセスで書き込みまたは読み出しを行う画素数が多くなると、書き込み側保持部６３と読み出し側保持部６７で保持するデータ量が多くなり、また出力切替スイッチ６８から出力するデータの管理が複雑化するので、１回のアクセスで書き込みまたは読み出しを行う画素数は、書き込み側保持部６３および読み出し側保持部６７の容量やメモリ制御部６１の処理能力等に応じて適宜設定することが好ましい。

なお、図１０は、１ラインが１８画素分のデータからなる場合の例を示している。このため、１７番目および１８番目の画素はこれら２画素分のデータが入力された時点でシングルポートメモリ６５に書き込み可能であるが、シングルポートメモリ６５からの他の画素のデータの読み出しタイミングにあわせるため、１８番目の画素が入力された後、６画素分の入力時間に相当する時間だけ遅れて書き込みを行っている。ただし、これに限らず、例えば図１１に示すように、１８番目の画素のデータが入力された時点で１７番目および１８番目の画素のデータを書き込むようにしてもよい。

（４．出力ポートＰｏ１）
次に、出力ポートＰｏ１の構成について説明する。図１は、出力ポートＰｏ１の構成を示すブロック図である。

この図に示すように、出力ポートＰｏ１は、６個（（ｎ１−１）個）のフリップフロップＦＦが直列に接続されてなる７個（（ｎ２）個）のシフトレジスタ（画像データ用シフトレジスタ）ＳＲｎ０〜ＳＲｎ６と、６個（（ｎ１−１）個）のフリップフロップＦＦが直列に接続されてなる１個のシフトレジスタ（制御用シフトレジスタ）ＳＲｃと、切替スイッチ８１とを備えている。

各シフトレジスタＳＲｎ０〜ＳＲｎ６に備えられる各フリップフロップの入力端子側、および各シフトレジスタＳＲｎ０〜ＳＲｎ６における最後段のフリップフロップの出力端子側は、空間フィルタ処理部１７および膨張処理部１４ｃに接続されている。なお、膨張処理部１４ｃには、シフトレジスタＳＲｎ０〜ＳＲｎ６のうちの３個（（ｍ２）個）のシフトレジスタにおける前から２個（（ｍ１−１）個）のフリップフロップの入力端子側および２個目（（ｍ１−１）個目）のフリップフロップの出力端子側のみを接続するようにしてもよい。

また、各シフトレジスタＳＲｎ０〜ＳＲｎ６には、対応するラインバッファ回路からそれぞれ１ライン分の画像データが入力されるようになっている。そして、各シフトレジスタＳＲｎ０〜ＳＲｎ６に備えられる各フリップフロップの入力端子側、および各シフトレジスタＳＲｎ０〜ＳＲｎ６における最後段のフリップフロップの出力端子側の画像データから、フィルタ処理を行う場合および膨張処理を行う場合のそれぞれに応じた所定のタイミングでデータをサンプリングすることで各画素の画素データを抽出するようになっている。

シフトレジスタＳＲｃにおける最後段のフリップフロップの出力端子側、および２個目（（ｍ１−１）個目）のフリップフロップの出力端子側は切替スイッチ８１に接続されている。

切替スイッチ（第１切替処理部）８１には、フィルタ処理（フィルタ処理モード）を行うか膨張処理（領域識別信号補正モード）を行うかを示す切替信号が入力される。この切替信号は、切替スイッチ５２に入力される切替信号と共通であってもよい。

フィルタ処理を行う場合、切替スイッチ８１は、シフトレジスタＳＲｃにおける最後段（（ｎ１−１）個目）のフリップフロップの出力端子側から入力されるラインイネーブル信号に基づいて、各シフトレジスタＳＲｎ０〜ＳＲｎ６における各フリップフロップの入力端子側および最後段のフリップフロップの出力端子側から抽出した各画素データを有効にするためのラインイネーブル信号を生成し、空間フィルタ処理部１７に出力する。これにより、空間フィルタ処理部１７では、７×７画素（（ｎ１×ｎ２）画素）分の画素データ（図１に示した出力信号ｎ０，０〜ｎ６，６）を用いてフィルタ処理を行うことができる。

膨張処理を行う場合、切替スイッチ８１は、シフトレジスタＳＲｃにおける２個目（（ｍ１−１）個目）のフリップフロップの出力端子側から入力されるラインイネーブル信号に基づいて、各シフトレジスタＳＲｎ０〜ＳＲｎ２（（ｍ）個のシフトレジスタ）における入力側から２個目（（ｍ１−１）個目）までの各フリップフロップの入力端子側および２個目（（ｍ１−１）個目）のフリップフロップの出力端子側から抽出した各画素データを有効にするためのラインイネーブル信号を生成し、膨張処理部１４ｃに出力する。これにより、膨張処理部１４ｃでは、３×３画素（（ｍ１×ｍ２）画素）分の画素データ（図１に示した出力信号ｎ０，０〜ｎ２，２）を用いて膨張処理を行うことができる。

また、シフトレジスタＳＲｎ０〜ＳＲｎ６に備えられるフリップフロップのうち、にはクロックゲート部５１に入力されるクロック信号と同じクロック信号が入力され、その他のフリップフロップにはクロックゲート部５１から出力されるゲーティングクロック信号が入力される。また、シフトレジスタＳＲｃに備えられるフリップフロップのうち、入力側から２個目（（ｎ１−１）個目）までのフリップフロップにはクロック信号が入力され、入力側から３個目以降（（ｎ１）個目以降）のフリップフロップにはゲーティングクロック信号が入力される。

これにより、フィルタ処理を行う場合には、シフトレジスタＳＲｎ０〜ＳＲｎ６，ＳＲｃに備えられる各フリップフロップがクロック信号に基づくタイミングで動作する。また、膨張処理を行う場合には、シフトレジスタＳＲｎ０〜ＳＲｎ２（（ｍ）個のシフトレジスタ）およびシフトレジスタＳＲｃにおける入力側から２個目（（ｍ１−１）個目）までのフリップフロップがクロック信号に基づくタイミングで動作する一方、シフトレジスタＳＲｎ０〜ＳＲｎ６，ＳＲｃにおけるその他のフリップフロップの動作は停止する。つまり、膨張処理を行う場合には、画素データの抽出処理に用いないフリップフロップへのクロック信号の入力を遮断してこれら各フリップフロップの動作を停止させる。これにより、消費電力の低減を図ることができる。

以上のように、本実施形態にかかるデジタルカラー複合機１では、信号処理部５０の出力ポートＰｏ１が、空間フィルタ処理部１７に画像データを出力する場合には、各シフトレジスタＳＲｎ０〜ＳＲｎ６およびこれら各シフトレジスタに備えられる各フリップフロップを選択し、選択した各フリップフロップに入力される画像データおよび選択した各シフトレジスタにおける最終段のフリップフロップから出力される画像データから画素データを抽出し、空間フィルタ処理部１７は出力ポートＰｏ１において抽出されたこれら各画素データを用いてフィルタ処理を行う。また、膨張処理を行う場合には、シフトレジスタＳＲｎ０〜ＳＲｎ２を選択し、選択したシフトレジスタＳＲｎ０〜ＳＲｎ２のうち入力側から３個目までのフリップフロップを選択し、選択した各フリップフロップに入力される画像データおよびシフトレジスタＳＲｎ０〜ＳＲｎ２における入力側から３個目のフリップフロップから出力される画像データから画素データを抽出し、膨張処理部１４ｃは出力ポートＰｏ１において抽出されたこれら各画素データを用いて膨張処理を行う。

これにより、空間フィルタ処理部１７において用いられる７×７画素（ｎ１×ｎ２画素）の画像データを抽出する処理、および膨張処理部１４ｃにおいて用いられる３×３画素（ｍ１×ｍ２画素）の画像データを抽出する処理を、いずれも出力ポートＰｏ１によって行うことができる。したがって、それぞれの画像データを抽出するための抽出部を別々に備える従来の構成に比べて、回路規模を縮小することができる。

また、本実施形態では、膨張処理を行う場合に、シフトレジスタＳＲｎ０〜ＳＲｎ２，ＳＲｃにおける入力側から３個目（（ｍ１）個目）以降のフリップフロップ、およびシフトレジスタＳＲｎ３〜ＳＲｎ６における各フリップフロップへのクロック信号の供給を停止してフリップフロップの動作を停止させる。これにより、消費電力を低減できる。

また、本実施形態では、切替スイッチ８１が切替信号に応じて画素データの抽出に用いるフリップフロップを選択する。これにより、画像処理装置の制御部は、フィルタ処理を行うか膨張処理を行うかを示す切替信号を出力するだけで出力ポートＰｏ１の動作を切り替えることができるので、主制御部にかかる負荷を低減できる。

また、本実施形態では、信号処理部５０が、ラインバッファ回路ＢＬ１〜ＢＬ６とディレイ調整部５３とを備えており、空間フィルタ処理を行う場合にはラインバッファ回路ＢＬ１〜ＢＬ６に記憶させた６ライン分の画像データとディレイ調整部５３に入力された１ライン分の画像データとを同期させて空間フィルタ処理部１７に出力し、膨張処理を行う場合にはラインバッファ回路ＢＬ１〜ＢＬ２に記憶させた２ライン分の画像データとディレイ調整部５３に入力された１ライン分の画像データとを同期させて膨張処理部１４ｃに出力する。

これにより、空間フィルタ処理部１７に対応する信号処理部と膨張処理部１４ｃに対応する信号処理部とを別々に備える場合に比べて、回路規模を小さくすることができる。

なお、本実施形態では、空間フィルタ処理部１７において７×７画素分の画像データを用いているが、これに限るものではない。

また、本実施形態では、切替スイッチ５２および切替スイッチ８１の動作を切り替えるための切替信号に基づいてクロックゲート部５１の動作を制御しているが、これに限らず、上記切替信号とは異なる信号（レジスタ）を用いてもよい。

また、本実施形態ではクロックゲート部５１によってラインバッファ回路ＬＢ５，ＬＢ６、シフトレジスタＳＲｎ０〜ＳＲｎ２，ＳＲｃにおける入力側から３個目（（ｍ１）個目）以降のフリップフロップ、およびシフトレジスタＳＲｎ３〜ＳＲｎ６における各フリップフロップへのクロック信号の供給を停止してこれら各部材へのクロック信号の入力／遮断を制御しているが、これに限るものではない。例えば、図１２に示すように、クロックゲート部５１を省略するとともに、ラインバッファ回路ＬＢ５，ＬＢ６シフトレジスタＳＲｎ０〜ＳＲｎ２，ＳＲｃにおける入力側から３個目（（ｍ１）個目）以降のフリップフロップ、およびシフトレジスタＳＲｎ３〜ＳＲｎ６に入力するクロック信号としてラインバッファ回路ＬＢ１〜ＬＢ４およびシフトレジスタＳＲｎ０〜ＳＲｎ２，ＳＲｃにおける入力側から２個目（（ｍ−１）個目）までのフリップフロップへのクロック信号とは異なる信号（ゲーティングクロック信号）を信号処理部５０の外部に備えられる切替手段（図示せず。例えばデジタルカラー複合機１の主制御部。）から入力するようにしてもよい。

また、本実施形態では、信号処理部５０の出力ポートＰｏ１から出力される画像データに基づいてフィルタ処理および膨張処理を行う場合について説明したが、これに限るものではなく、本発明は、互いに異なるサイズの画像データを用いて画像処理を行う複数の画像処理部に対して各画像処理に応じたサイズの画像データを出力する構成に適用できる。上記の画像処理としては、例えば、フィルタ処理（例えば網点や下地領域の画像データに対して平坦化やモアレ除去を行うためのフィルタ処理）、領域分離処理（エッジ判定処理、色判定処理、網点判定処理など）、回転処理、変倍処理、ラベリング処理、孤立点の除去を行うための膨張縮退処理などが挙げられる。

また、サイズの異なる画像データを用いた場合のそれぞれについて略同様の処理を行う構成に適用することもできる。例えば、上述の空間フィルタ処理部１７に代えて、マスクサイズを切替可能な空間フィルタ処理部を備え、信号処理部５０が空間フィルタ処理部において適用されるマスクサイズに応じた画像データを出力ポートＰｏ１から空間フィルタ処理部に出力するようにしてもよい。

図１３は、空間フィルタ処理部１７に代えてマスクサイズを切替可能な空間フィルタ処理部（第１画像処理装置、第２画像処理装置）１７ｂを備える場合の信号処理部５０の構成例を示すブロック図である。

この図に示す信号処理部５０は、切替スイッチ５２、ディレイ調整部５４、入力ポートＰｉ２を備えておらず、クロック信号がディレイ調整部５３、ラインバッファ回路ＬＢ１〜ＬＢ２、およびクロックゲート部５１に入力され、クロックゲート部５１から出力されるクロックゲーティング信号がラインバッファ回路ＬＢ３〜ＬＢ６に入力されている点以外は図３に示した構成と略同様である。

空間フィルタ処理部１７ｂは、７×７画素のマスクを用いたフィルタ処理と、３×３のマスクを用いたフィルタ処理とを選択的に行えるようになっている。

７×７画素のマスクを用いたフィルタ処理を行う場合の各部の動作は図３の場合と略同様である。また、３×３画素のマスクを用いたフィルタ処理を行う場合、信号処理部５０の各部は、図３の構成において膨張処理を行う場合の動作と略同様の動作によって３×３画素の画像データを抽出し、抽出した画像データを空間フィルタ処理部１７ｂに出力する。ただし、この際、クロックゲート部５１はクロックゲーティング信号によってラインバッファ回路ＬＢ３〜ＬＢ６へのクロック信号の供給を遮断する。

また、本実施形態では本発明をデジタルカラー複写機に適用する場合の例について説明したが、本発明の適用対象はこれに限るものではない。例えば、モノクロの複写機に適用してもよい。また、コピア機能、プリンタ機能、ファクシミリ送信機能、scan to e-mail機能等を単独で備える装置に適用してもよく、上記各機能のうちの２つ以上を備えた複合機に適用してもよい。

例えば、上記したデジタルカラー複合機１の構成に加えて、モデムやネットワークカードよりなる通信装置を備え、ファクシミリ通信を行える構成としてもよい。この場合、例えば、ファクシミリの送信を行うときは、通信装置にて相手先との送信手続きを行って送信可能な状態が確保し、送信可能な状態が確保されると、所定の形式で圧縮した画像データ（スキャナで読み込まれた画像データ）をメモリから読み出し、圧縮形式の変更など必要な処理を施して、相手先に通信回線を介して順次送信するようにすればよい。

また、ファクシミリを受信する場合、主制御部は、通信手続きを行いながら相手先から送信されてくる画像データを受信してカラー画像処理装置１０に入力し、カラー画像処理装置１０では、受信した画像データに対して、必要に応じて圧縮／伸張処理、回転処理、解像度変換処理等を行い、出力階調補正処理および階調再現処理を施してカラー画像出力装置３０から出力するようにすればよい。

また、ネットワークカード、ＬＡＮケーブルを介して、ネットワークに接続されたコンピュータや他のデジタル複合機とデータ通信を行うようにしてもよい。

また、画像形成機能を有する装置に限らず、例えば、スキャナやデジタルカメラ等で読み取った画像データに所定の処理を施す画像読取装置、画像データに所定の処理を施して表示する画像表示装置、画像データに所定の処理を施して送信する画像送信装置、画像データに所定の処理を施して記憶する画像記憶装置などに適用することもできる。

また、上記実施形態において、デジタルカラー複合機１に備えられるカラー画像処理装置１０を構成する各部（各ブロック）は、ＣＰＵ等のプロセッサを用いてソフトウェアによって実現されてもよい。すなわち、デジタルカラー複合機１は、各機能を実現する制御プログラムの命令を実行するＣＰＵ（central processing unit）、上記プログラムを格納したＲＯＭ（read only memory）、上記プログラムを展開するＲＡＭ（random access memory）、上記プログラムおよび各種データを格納するメモリ等の記憶装置（記録媒体）などを備えている構成としてもよい。この場合、本発明の目的は、上述した機能を実現するソフトウェアであるカラー画像処理装置１０の制御プログラムのプログラムコード（実行形式プログラム、中間コードプログラム、ソースプログラム）をコンピュータで読み取り可能に記録した記録媒体を、デジタルカラー複合機１に供給し、そのコンピュータ（またはＣＰＵやＭＰＵ）が記録媒体に記録されているプログラムコードを読み出し実行することによって達成される。

上記記録媒体としては、例えば、磁気テープやカセットテープ等のテープ系、フロッピー（登録商標）ディスク／ハードディスク等の磁気ディスクやＣＤ−ＲＯＭ／ＭＯ／ＭＤ／ＤＶＤ／ＣＤ−Ｒ等の光ディスクを含むディスク系、ＩＣカード（メモリカードを含む）／光カード等のカード系、あるいはマスクＲＯＭ／ＥＰＲＯＭ／ＥＥＰＲＯＭ／フラッシュＲＯＭ等の半導体メモリ系などを用いることができる。

また、カラー画像処理装置１０を通信ネットワークと接続可能に構成し、通信ネットワークを介して上記プログラムコードを供給してもよい。この通信ネットワークとしては、特に限定されず、例えば、インターネット、イントラネット、エキストラネット、ＬＡＮ、ＩＳＤＮ、ＶＡＮ、ＣＡＴＶ通信網、仮想専用網（virtual private network）、電話回線網、移動体通信網、衛星通信網等が利用可能である。また、通信ネットワークを構成する伝送媒体としては、特に限定されず、例えば、ＩＥＥＥ１３９４、ＵＳＢ、電力線搬送、ケーブルＴＶ回線、電話線、ＡＤＳＬ回線等の有線でも、ＩｒＤＡやリモコンのような赤外線、Ｂｌｕｅｔｏｏｔｈ（登録商標）、８０２．１１無線、ＨＤＲ、携帯電話網、衛星回線、地上波デジタル網等の無線でも利用可能である。なお、本発明は、上記プログラムコードが電子的な伝送で具現化された、搬送波に埋め込まれたコンピュータデータ信号の形態でも実現され得る。

また、カラー画像処理装置１０の各ブロックは、ソフトウェアを用いて実現されるものに限らず、ハードウェアロジックによって構成されるものであってもよく、処理の一部を行うハードウェアと当該ハードウェアの制御や残余の処理を行うソフトウェアを実行する演算手段とを組み合わせたものであってもよい。

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態、および請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

本発明は、互いに異なるサイズの画像データを用いて画像処理を行う各画像処理部に対して各画像処理に応じたサイズの画像データを出力する画像データ出力装置に適用できる。

１ デジタルカラー複合機（画像形成装置）
１０ カラー画像処理装置（画像処理装置）
１４ 領域分離処理部
１４ｂ 領域識別信号補正部
１４ｃ 膨張処理部（第２画像処理部）
１４ｄ 縮退処理部
１７ 空間フィルタ処理部（第１画像処理部）
１７ｂ 空間フィルタ処理部（第１画像処理部、第２画像処理部）
２０ カラー画像入力装置
３０ カラー画像出力装置
５０ 信号処理部（画像データ出力装置）
５１ クロックゲート部
５２ 切替スイッチ（第２切替処理部）
５３ ディレイ調整部
５４ ディレイ調整部
６１ メモリ制御部
６２ 入力切替スイッチ
６３ 書き込み側保持部
６４ データ連結部
６５ シングルポートメモリ
６６ データ展開部
６７ 読み出し側保持部
６８ 出力切替スイッチ
８１ 切替スイッチ（第１切替処理部）
ＢＬ１〜ＢＬ１４ ラインバッファ回路
Ｐｏ１ 出力ポート（画素データ抽出部）
ＳＲｎ０〜ＳＲｎ２ シフトレジスタ（画像データ用シフトレジスタ）
ＳＲｃ （制御用シフトレジスタ）

Claims (10)

1. マトリクス状に配置された複数の画素からなる第１サイズの画像データに基づいて第１の画像処理を行う第１画像処理部、およびマトリクス状に配置された複数の画素からなる、上記第１サイズとは異なる第２サイズの画像データに基づいて第２の画像処理を行う第２画像処理部に対して画像データを出力する画像データ出力装置であって、
   複数のフリップフロップを直列に接続したシフトレジスタを複数備え、各シフトレジスタには１ライン分の画像データが入力されるようになっており、各フリップフロップへ入力される画像データおよび上記各シフトレジスタにおける最終段のフリップフロップから出力される画像データから所定のタイミングでデータをサンプリングすることで各ラインの画像データから各画素の画素データを抽出し、各画素データを上記第１画像処理部または上記第２画像処理部に出力する画素データ抽出部を備え、
   上記画素データ抽出部は、
   上記第１画像処理部および上記第２画像処理部の両方に対して上記画素データを出力可能であり、
   上記第１画像処理部に上記画素データを出力する場合には上記各シフトレジスタの中から上記第１サイズに応じた数のシフトレジスタを選択し、かつ選択したシフトレジスタの中から上記第１サイズに応じた数のフリップフロップを選択し、選択した各フリップフロップに入力される画像データおよび選択した各シフトレジスタにおける最終段のフリップフロップから出力される画像データから画素データを抽出し、
   上記第２画像処理部に上記画素データを出力する場合には上記各シフトレジスタの中から上記第２サイズに応じた数のシフトレジスタを選択し、かつ選択したシフトレジスタの中から上記第２サイズに応じた数のフリップフロップを選択し、選択した各フリップフロップに入力される画像データおよび選択した各シフトレジスタにおける最終段のフリップフロップから出力される画像データから画素データを抽出することを特徴とする画像データ出力装置。
2. 上記第１画像処理部または上記第２画像処理部のいずれに対して上記画素データを出力するかを示す切替信号を入力され、当該切替信号に応じて画素データの抽出に用いるフリップフロップの選択を行う第１切替処理部を備えていることを特徴とする請求項１に記載の画像データ出力装置。
3. 複数のフリップフロップが直列に接続された制御用シフトレジスタを備え、上記制御用シフトレジスタには１ラインの有効期間を示すラインイネーブル信号が入力されるようになっており、
   上記第１切替処理部は、
   上記制御用シフトレジスタにおける上記第１サイズに応じた位置および上記第２サイズに応じた位置に接続されており、
   上記第１画像処理部に上記画素データを出力する場合には上記第１サイズに応じた位置から上記第１サイズに応じたタイミングでサンプリングされるラインイネーブル信号を用いて上記第１画像処理部における処理に用いる上記画素データの範囲を示すライン制御信号を生成し、
   上記第２画像処理部に上記画素データを出力する場合には上記第２サイズに応じた位置から上記第２サイズに応じたタイミングでサンプリングされるラインイネーブル信号を用いて上記第２画像処理部における処理に用いる画素データの範囲を示すライン制御信号を生成することを特徴とする請求項２に記載の画像データ出力装置。
4. 画素データを抽出する際に非選択とするフリップフロップの動作を停止させることを特徴とする請求項１から３のいずれか１項に記載の画像データ出力装置。
   
5. 複数ラインのデータからなる画像データをライン毎に分割し、各ラインの画像データを同期させて上記各シフトレジスタに対して１ラインずつ出力する信号処理部を備え、
   上記第１サイズはｎライン（ｎは２以上の整数）からなり、上記第２サイズはｍライン（ｍはｎ＞ｍの整数）からなり、
   上記信号処理部は、
   それぞれが１ライン分のデータを記憶する（ｎ−１）個以上のラインバッファと、
   入力された１ライン分のデータを遅延させて出力するディレイ調整部とを備え、
   上記第１画像処理部に上記画素データを出力する場合には、（ｎ−１）個の上記ラインバッファに記憶させた（ｎ−１）ライン分のデータと上記ディレイ調整部に入力された１ライン分のデータとを同期させてｎ個の上記シフトレジスタに１ラインずつ出力し、
   上記第２画像処理部に上記画素データを出力する場合には、（ｍ−１）個の上記ラインバッファに記憶させた（ｍ−１）ライン分のデータと上記ディレイ調整部に入力された１ライン分のデータとを同期させてｍ個の上記シフトレジスタに１ラインずつ出力することを特徴とする請求項１から４のいずれか１項に記載の画像データ出力装置。
6. 上記第１画像処理部または上記第２画像処理部のうちのいずれに対して上記画素データを出力するかを示す切替信号を入力され、当該切替信号に応じてデータを記憶させるラインバッファおよび上記ディレイ調整部における遅延時間を切り替える第２切替処理部を備えていることを特徴とする請求項５に記載の画像データ出力装置。
7. 上記第２切替処理部は、上記切替信号に応じて画素データの抽出に用いるフリップフロップの選択を行うことを特徴とする請求項６に記載の画像データ出力装置。
8. 上記第２画像処理部に上記画素データを出力する場合に、上記（ｍ−１）個のラインバッファ以外のラインバッファの動作を停止させることを特徴とする請求項５から７のいずれか１項に記載の画像データ出力装置。
9. 請求項１から８のいずれか１項に記載の画像データ出力装置と、上記第１画像処理部と、上記第２画像処理部とを備えていることを特徴とする画像処理装置。
10. 請求項９に記載の画像処理装置と、上記画像処理装置から出力される画像データに応じた画像を記録材上に形成する画像形成部とを備えていることを特徴とする画像形成装置。

Images