JPS62252163A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS62252163A JPS62252163A JP61095380A JP9538086A JPS62252163A JP S62252163 A JPS62252163 A JP S62252163A JP 61095380 A JP61095380 A JP 61095380A JP 9538086 A JP9538086 A JP 9538086A JP S62252163 A JPS62252163 A JP S62252163A
- Authority
- JP
- Japan
- Prior art keywords
- region
- input
- output terminal
- internal circuit
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 19
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 239000000758 substrate Substances 0.000 description 5
- 230000002265 prevention Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体集積回路に係り、詳しくは、ＣＭＯＳ集
積回路の内部回路形成領域におけるラッチアップ現象防
止に関する。
積回路の内部回路形成領域におけるラッチアップ現象防
止に関する。
従来の技術
ラッチアップ現象発生の要因は、外部より入出力端子を
通し電荷が流入した場合に、電荷が入出力端子に接続し
た拡散領域より基板に流れ込み、基板電流となり寄生ト
ランジスタを動作させる。
通し電荷が流入した場合に、電荷が入出力端子に接続し
た拡散領域より基板に流れ込み、基板電流となり寄生ト
ランジスタを動作させる。
従来のＣＭＯＳ集積回路においてラッチアップ現象防止
策として、ＰチャネルＭＯ８ＦＥＴとＮチャネルＭＯ８
ＦＥＴとを分離形成し、分離間に基板と同形の拡散領域
を形成し、ラッチアップ現象発生の要因となる基板電流
を前記基板と同形の拡散領域により吸収して、Ｐチャネ
ルＭＯ８ＦＥＴとＮチャネルＭＯ８ＦＥＴ間の電気的経
路をしゃ断し、寄生トランジスタを動作させないように
している。
策として、ＰチャネルＭＯ８ＦＥＴとＮチャネルＭＯ８
ＦＥＴとを分離形成し、分離間に基板と同形の拡散領域
を形成し、ラッチアップ現象発生の要因となる基板電流
を前記基板と同形の拡散領域により吸収して、Ｐチャネ
ルＭＯ８ＦＥＴとＮチャネルＭＯ８ＦＥＴ間の電気的経
路をしゃ断し、寄生トランジスタを動作させないように
している。
発明が解決しようとする問題点
従来の半導体集積回路の配置例を第４図に示す。５は入
出力端子形成領域、６は入出力端子に接続する回路の形
成領域、７は内部回路形成領域を示す。従来は前記ラッ
チアップ防止対策としての基板同形領域を、第４図の領
域６，７に設けている。
出力端子形成領域、６は入出力端子に接続する回路の形
成領域、７は内部回路形成領域を示す。従来は前記ラッ
チアップ防止対策としての基板同形領域を、第４図の領
域６，７に設けている。
問題点を解決するための手段
本発明は入出力端子に接続する回路の形成領域を、入出
力端子に接続する拡散領域と拡散領域以外の領域に分離
形成し配置したものである。
力端子に接続する拡散領域と拡散領域以外の領域に分離
形成し配置したものである。
作用
本発明によると、入出力端子拡散領域と内部回路拡散領
域との間に分離領域を設けたことにより、この分離領域
が、入出力端子に接続した拡散領域と内部回路間の電気
的経路をしゃ断する作用をするため、内部回路でラッチ
アップ現象が起こりに（（なり、内部回路形成領域に前
記ラッチアップ防止対策を設けな（でもよい。
域との間に分離領域を設けたことにより、この分離領域
が、入出力端子に接続した拡散領域と内部回路間の電気
的経路をしゃ断する作用をするため、内部回路でラッチ
アップ現象が起こりに（（なり、内部回路形成領域に前
記ラッチアップ防止対策を設けな（でもよい。
実施例
以下、本発明を図面に基づいて説明する。
第１図は本発明の実施例配置であり、ｌは入出力端子形
成領域、２は入出力端子に接続する拡散素子の形成領域
、３は入出力端子に接続する拡散素子以外の素子を形成
する領域、いわゆる、分離領域、４は内部回路形成領域
を示す。第２図、第３図は入力回路、出力回路図例であ
る。８は入力端子、１５は出力端子、１４．２１は内部
回路と接続する信号線である。入力端子８と接続する拡
散素子としては、ダイオード９．１０と、拡散抵抗１１
とがある。また、出力端子１５と接続する拡散素子とし
ては、ダイオード１６．１７および拡散抵抗１８、なら
びに、ＰチャネルＭＯ８ＦＥＴ１９のドレイン部、Ｎチ
ャネルＭＯ８ＦＥＴ２０のドレイン部がある。これらの
各拡散素子を第１図中の形成領域２につくり込む。入力
端子８に結合されるＣＭＯＳインバータのＰチャネルＭ
Ｏ８ＦＥＴ１２およびＮチャネルＭＯ３ＦＥＴ１３を分
離領域３内に形成する。第１図の各領域２．３には前記
ラッチアップ防止対策を設ける。
成領域、２は入出力端子に接続する拡散素子の形成領域
、３は入出力端子に接続する拡散素子以外の素子を形成
する領域、いわゆる、分離領域、４は内部回路形成領域
を示す。第２図、第３図は入力回路、出力回路図例であ
る。８は入力端子、１５は出力端子、１４．２１は内部
回路と接続する信号線である。入力端子８と接続する拡
散素子としては、ダイオード９．１０と、拡散抵抗１１
とがある。また、出力端子１５と接続する拡散素子とし
ては、ダイオード１６．１７および拡散抵抗１８、なら
びに、ＰチャネルＭＯ８ＦＥＴ１９のドレイン部、Ｎチ
ャネルＭＯ８ＦＥＴ２０のドレイン部がある。これらの
各拡散素子を第１図中の形成領域２につくり込む。入力
端子８に結合されるＣＭＯＳインバータのＰチャネルＭ
Ｏ８ＦＥＴ１２およびＮチャネルＭＯ３ＦＥＴ１３を分
離領域３内に形成する。第１図の各領域２．３には前記
ラッチアップ防止対策を設ける。
発明の効果
本発明によると、内部回路形成領域ではラッチアップ現
象が起こりに＜＜、前記ラッチアップ防止対策を設けな
（でもよいため、チップ面積を減少させることができ、
発明の効果は大である。
象が起こりに＜＜、前記ラッチアップ防止対策を設けな
（でもよいため、チップ面積を減少させることができ、
発明の効果は大である。
第１図は本発明実施例の配置図、第２図、第３図は入力
回路、出力回路例、第４図は従来例の配置図である。 １・・・・・・入出力端子形成領域、２・・・・・・入
出力端子に接続する拡散素子の形成領域、３・・・・・
・分離領域、４・・・・・・内部回路形成領域。 代理人の氏名 弁理士 中尾敏男 ほか１名４−°−止
囮ｊｌＰＪ＃Ａ４成 第 ２ 図
回路、出力回路例、第４図は従来例の配置図である。 １・・・・・・入出力端子形成領域、２・・・・・・入
出力端子に接続する拡散素子の形成領域、３・・・・・
・分離領域、４・・・・・・内部回路形成領域。 代理人の氏名 弁理士 中尾敏男 ほか１名４−°−止
囮ｊｌＰＪ＃Ａ４成 第 ２ 図
Claims (1)
- ＣＭＯＳ集積回路の出力端子に接続するドレインおよび
ダイオード、入力端子に接続する拡散抵抗およびダイオ
ードなど入出力端子に接続する拡散素子形成領域を前記
入出力端子形成領域の近傍に配置し、入力端子に接続す
るゲート回路など前記入出力端子に接続する拡散領域以
外の領域を、前記入出力端子に接続する拡散素子形成領
域と内部回路形成領域との間に配置したことを特徴とす
る半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61095380A JPH0770687B2 (ja) | 1986-04-24 | 1986-04-24 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61095380A JPH0770687B2 (ja) | 1986-04-24 | 1986-04-24 | 半導体集積回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8153965A Division JPH08298292A (ja) | 1996-06-14 | 1996-06-14 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62252163A true JPS62252163A (ja) | 1987-11-02 |
| JPH0770687B2 JPH0770687B2 (ja) | 1995-07-31 |
Family
ID=14136040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61095380A Expired - Lifetime JPH0770687B2 (ja) | 1986-04-24 | 1986-04-24 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770687B2 (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52116084A (en) * | 1976-03-25 | 1977-09-29 | Sharp Corp | Protective device for complementary mos field-effect type transistor |
| US4066918A (en) * | 1976-09-30 | 1978-01-03 | Rca Corporation | Protection circuitry for insulated-gate field-effect transistor (IGFET) circuits |
| JPS5950557A (ja) * | 1982-09-17 | 1984-03-23 | Toshiba Corp | 半導体装置 |
| JPS6058657A (ja) * | 1983-09-12 | 1985-04-04 | Hitachi Ltd | 半導体集積回路装置 |
| JPS6079741A (ja) * | 1983-10-07 | 1985-05-07 | Hitachi Ltd | 半導体集積回路装置のレイアウト方式 |
-
1986
- 1986-04-24 JP JP61095380A patent/JPH0770687B2/ja not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52116084A (en) * | 1976-03-25 | 1977-09-29 | Sharp Corp | Protective device for complementary mos field-effect type transistor |
| US4066918A (en) * | 1976-09-30 | 1978-01-03 | Rca Corporation | Protection circuitry for insulated-gate field-effect transistor (IGFET) circuits |
| JPS5950557A (ja) * | 1982-09-17 | 1984-03-23 | Toshiba Corp | 半導体装置 |
| JPS6058657A (ja) * | 1983-09-12 | 1985-04-04 | Hitachi Ltd | 半導体集積回路装置 |
| JPS6079741A (ja) * | 1983-10-07 | 1985-05-07 | Hitachi Ltd | 半導体集積回路装置のレイアウト方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0770687B2 (ja) | 1995-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4288804A (en) | Complementary metal-oxide semiconductor | |
| KR920003676B1 (ko) | 반도체 장치 | |
| JPH06314773A (ja) | 半導体装置 | |
| JP2937923B2 (ja) | 半導体集積回路 | |
| JP2954854B2 (ja) | 集積回路チップ | |
| JPH0318347B2 (ja) | ||
| JP2602974B2 (ja) | Ｃｍｏｓ半導体集積回路装置 | |
| JPS62252163A (ja) | 半導体集積回路 | |
| JPH0532908B2 (ja) | ||
| JP2780896B2 (ja) | 半導体集積回路の製造方法 | |
| JPS63219153A (ja) | 半導体集積回路 | |
| JPH039559A (ja) | 半導体集積装置 | |
| KR930010078B1 (ko) | 반도체 집적회로장치 | |
| JP2649938B2 (ja) | 半導体装置 | |
| JP3779256B2 (ja) | 半導体装置 | |
| JPH0566737B2 (ja) | ||
| JP2870923B2 (ja) | 半導体集積回路の保護回路 | |
| JPS61208863A (ja) | Ｃｍｏｓ半導体装置 | |
| JPS58218160A (ja) | 半導体集積回路 | |
| JPS62102556A (ja) | 半導体集積回路 | |
| JP3282609B2 (ja) | Ｃｍｏｓ集積回路 | |
| JPH08298292A (ja) | 半導体集積回路 | |
| JPH09306999A (ja) | 半導体装置 | |
| JPH0613555A (ja) | 静電破壊対策回路 | |
| JPH05175439A (ja) | 半導体静電保護回路 |