JPS6225210B2 - - Google Patents

Info

Publication number
JPS6225210B2
JPS6225210B2 JP57042248A JP4224882A JPS6225210B2 JP S6225210 B2 JPS6225210 B2 JP S6225210B2 JP 57042248 A JP57042248 A JP 57042248A JP 4224882 A JP4224882 A JP 4224882A JP S6225210 B2 JPS6225210 B2 JP S6225210B2
Authority
JP
Japan
Prior art keywords
level
control device
brsw
level device
cross
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57042248A
Other languages
English (en)
Other versions
JPS58159159A (ja
Inventor
Kazeo Sugyama
Shinichi Sato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57042248A priority Critical patent/JPS58159159A/ja
Publication of JPS58159159A publication Critical patent/JPS58159159A/ja
Publication of JPS6225210B2 publication Critical patent/JPS6225210B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)

Description

【発明の詳細な説明】 (a) 発明の技術分野 本発明はクロスコールシステムに係り、特に上
位装置が異常停止した場合他系統の制御装置より
発せられる強制切離し命令を自動的に処理するク
ロスコール方式に関する。
(b) 従来技術と問題点 第1図はクロスコールシステムの構成例を示す
図である。上位装置1,2は制御装置5の上位装
置を構成し、夫々単独に制御装置5を経て下位装
置7,8を夫々選択し使用する。上位装置3,4
は制御装置6の上位装置であり、夫々単独に制御
装置6を経て下位装置7,8を夫々選択し使用す
る。制御装置5の所属するシステムと制御装置6
の所属するシステムが共通の下位装置7,8等に
同時にアクセスする場合等の混乱をさけるため制
御装置5と6の間をクロスコールインタフエース
9により接続し優先処理や障害時の制御を行なつ
ている。今上位装置3が制御装置6を経て下位装
置7を予約し選択を解除すると、上位装置4は制
御装置6を経て下位装置7以外の下位装置を使う
ことが可能のため、例えば下位装置8を選択し各
種動作を行なう。この時上位装置3が異常停止す
ると下位装置7は予約されたまゝのため上位装置
1又は2が下位装置7を使用しようとしても制御
装置6よりクロスコールインタフエース9を経て
拒否される。下位装置7の予約を解除する為には
上位装置3又は4と制御装置6との間の選択を切
る必要があるため、強制切離し命令(以後BRSW
と略す)を制御装置5より制御装置6へ発する。
従来BRSWは他の動作している系統に対しても発
せられ、動作中の制御装置と上位装置間の選択が
切離されるため影響が大きい。本例では上位装置
4と制御装置6との間の選択が切離され下位装置
8と上位装置4との接続が断たれることとなる。
従つて現在は人間が介在してBRSWを発する様に
しているためシステムの自動運行が妨げられる欠
点がある。
(c) 発明の目的 本発明の目的は上記欠点を除くためクロスコー
ルシステムに於て、上位装置が異常停止しBRSW
が発せられた場合、該BRSWを受けた制御装置が
該BRSWを有効と認めて実行するか、無効と判断
して無視するか判断することにより、人間の介在
を不要としシステムの自動運行を可能とすること
にある。
(d) 発明の構成 本発明の構成はクロスコールシステムを構成す
る制御装置が上位装置より選択されるたびに、そ
の下位装置の機番を更新して記録し、BRSWが送
られて来た時の該BRSWの指示する下位装置の機
番と記録している下位装置の機番とを照合し、一
致していれば上位装置が選択を保持したまゝ異常
停止していると判断して上位装置との選択を切離
す。不一致の場合は上位装置が選択を終了した後
異常停止し、別の上位装置が動作中であると判断
し上位装置との選択切離し操作を行なわないよう
にしたものである。
(e) 発明の実施例 第2図は本発明の一実施例を示すブロツク図で
ある。1〜9は第1図と同様である。制御装置5
及び6には上位装置1,2及び3,4が下位装置
7,8を選択するたびに下位装置7又は8の機番
を更新して記録するレジスタ10及び11が夫々
実装されている。今上位装置3が下位装置7を制
御装置6を経て選択し予約してから異常停止して
いるとすれば、制御装置6のレジスタ11には下
位装置7の機番が記録されている。上位装置1が
下位装置7を選択しようとするとクロスコールイ
ンタフエース9を経て制御装置6が制御装置5へ
他系が予約済であることを通知するビジーを返し
てくる。或一定回数又は一定時刻経過すると上位
装置1は上位装置3又は4が異常停止しているも
のと判断し、制御装置5にBRSWを発する。
制御装置5はクロスコールインタフエース9を
経て制御装置6へBRSWを発する。制御装置6は
BRSWを受信すると制御装置5より送られて来る
下位装置7の機番をレジスタ11の機番と比較照
合する。この場合制御装置6は上位装置3以外の
上位装置4からは選択されていないためレジスタ
11は下位装置7の機番がそのまゝ残されており
前記制御装置5より送られた機番と一致するた
め、制御装置6は上位装置3又は4が選択中に異
常停止していると判断し、上位装置3及び4に対
する選択応答信号線をおとす。上位装置1は
BRSW動作が終了したことにより制御装置6にあ
る下位装置7の予約情報を消して下位装置7を選
択し通常の動作を行なう。
次に上位装置3が下位装置7を予約し制御装置
6との選択を解除した後異常停止した場合を説明
する。上位装置4は制御装置6を経て下位装置7
以外の下位装置を使用出来るため下位装置8を選
択したとすればレジスタ11は下位装置8の機番
が記録され下位装置7の機番は消える。この時上
位装置1が下位装置7を使用しようとすると上位
装置3が下位装置7を予約したまゝ停止している
ためビジーが制御装置6よりクロスコールインタ
フエース9を通して制御装置5へ返される。或一
定回数又は一定時刻経過すると上位装置1は上位
装置3又は4が異常停止しているものとして
BRSWを制御装置5へ発し、制御装置5は制御装
置6へ該BRSWを伝える。制御装置6はクロスコ
ールインタフエース9から来る命令がBRSWであ
る為、同時に送付される下位装置7の機番とレジ
スタ11に記録されている機番とを照合するが一
致しないため、異常停止中の上位装置とは別の上
位装置により動作中と判断し該BRSWは実行しな
い。上位装置1はBRSWが終了したことで制御装
置6にある下位装置7に関する予約情報を消して
下位装置7を選択し通常の動作を行なう。
(f) 発明の効果 以上説明した如く本発明は制御装置が上位装置
の状態を監視していて、上位装置の状態とは無関
係に上位装置の異常停止時強制切離し命令を実行
出来るため、従来の如く他系統の動作が完了する
迄強制切離し命令を出せないとか人間が介在して
強制切離し命令を出すといつた状態がなくなりシ
ステムの有効運用、自動運用が可能となる。
【図面の簡単な説明】
第1図はクロスコールシステムの構成例を示す
図、第2図は本発明の一実施例を示すブロツク図
である。 1,2,3,4は上位装置、5,6は制御装
置、7,8は下位装置、10,11はレジスタで
ある。

Claims (1)

    【特許請求の範囲】
  1. 1 クロスコールシステムを構成する複数の上位
    装置が接続された複数の制御装置に於て、下位装
    置を選択するたびに該下位装置の機番を選択した
    上位装置対応に記録する手段を設け、他系統の制
    御装置から強制切離し命令を受けた場合前記機番
    と照合して該強制切離し命令を実行し障害を起し
    た上位装置に選択された下位装置のみを切離すこ
    とを特徴とするクロスコール方式。
JP57042248A 1982-03-17 1982-03-17 クロスコ−ル方式 Granted JPS58159159A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57042248A JPS58159159A (ja) 1982-03-17 1982-03-17 クロスコ−ル方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57042248A JPS58159159A (ja) 1982-03-17 1982-03-17 クロスコ−ル方式

Publications (2)

Publication Number Publication Date
JPS58159159A JPS58159159A (ja) 1983-09-21
JPS6225210B2 true JPS6225210B2 (ja) 1987-06-02

Family

ID=12630720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57042248A Granted JPS58159159A (ja) 1982-03-17 1982-03-17 クロスコ−ル方式

Country Status (1)

Country Link
JP (1) JPS58159159A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0259015U (ja) * 1988-10-25 1990-04-27
JPH0420823U (ja) * 1990-06-13 1992-02-21

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0259015U (ja) * 1988-10-25 1990-04-27
JPH0420823U (ja) * 1990-06-13 1992-02-21

Also Published As

Publication number Publication date
JPS58159159A (ja) 1983-09-21

Similar Documents

Publication Publication Date Title
JPS629941B2 (ja)
JP2728066B2 (ja) ユニット切替装置
US6038681A (en) Multi-array disk apparatus
JPS6225210B2 (ja)
JPS6027041B2 (ja) ハイアラキ制御システムにおける下位制御装置の切換方法
JPS59190763A (ja) デ−タ転送方式
JPS60100231A (ja) 情報処理装置におけるシステム構成制御方式
JP2560875B2 (ja) 情報処理系の障害通知方式
US4028676A (en) Control of peripheral apparatus in telecommunication
JP2626127B2 (ja) 予備系ルート試験方式
JP2521996B2 (ja) 通信システムの診断方式
JPS5949619B2 (ja) 2重化中央処理システムにおける障害診断方式
JPS5929890B2 (ja) 予備切替制御方式
JPH02109122A (ja) 外部記憶装置の診断方式
JP2555214B2 (ja) 障害被疑装置の制御方法
JP3042034B2 (ja) 障害処理方式
JPH0553938A (ja) 二重化構成の中央制御装置切替え方式
JPH0418743B2 (ja)
JPS634210B2 (ja)
IL47660A (en) Control of peripheral apparatus in telecommunication systems
JPH0821012B2 (ja) ダイレクトメモリアクセスの系切替装置
JPS59123056A (ja) 冗長機能自動切替システム
JPS62231363A (ja) 切替方式
JPS6367646A (ja) 障害箇所切離し機能付情報処理システム
JPH03250322A (ja) 記憶装置