JPS62251793A - プラズマデイスプレイの表示方式 - Google Patents
プラズマデイスプレイの表示方式Info
- Publication number
- JPS62251793A JPS62251793A JP61095404A JP9540486A JPS62251793A JP S62251793 A JPS62251793 A JP S62251793A JP 61095404 A JP61095404 A JP 61095404A JP 9540486 A JP9540486 A JP 9540486A JP S62251793 A JPS62251793 A JP S62251793A
- Authority
- JP
- Japan
- Prior art keywords
- display
- plasma display
- video ram
- plasma
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000006386 memory function Effects 0.000 description 3
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は数値制御装置等に使用されるプラズマディスプ
レイの表示方式に関し、特に、ハードウェアを簡単にし
たプラズマディスプレイの表示方式に関する。
レイの表示方式に関し、特に、ハードウェアを簡単にし
たプラズマディスプレイの表示方式に関する。
プラズマディスプレイはＣｒ？Ｔ表示装置に比較して、
その厚さが薄く、その特徴を生かして広く使用されてい
る。特に、外形が薄く、キャビネット等が小さくユニッ
ト全体の重量が小さいという利点がある。
その厚さが薄く、その特徴を生かして広く使用されてい
る。特に、外形が薄く、キャビネット等が小さくユニッ
ト全体の重量が小さいという利点がある。
このようなプラズマディスプレイの表示方式として従来
第３図のような回路が使用されている。
第３図のような回路が使用されている。
図において、１はＣＰＵ、２は制御プログラムが記憶さ
れるＲＯＭ、３はデータを記憶するＲＡＭ、４はビデオ
情報を記憶するビデオＲＡＭ、５はビデオＲＡＭ４の情
報を読出し、プラズマディスプレイ６に書込むディスプ
レイ制御回路であり、６はプラズマディスプレイ表示装
置である。
れるＲＯＭ、３はデータを記憶するＲＡＭ、４はビデオ
情報を記憶するビデオＲＡＭ、５はビデオＲＡＭ４の情
報を読出し、プラズマディスプレイ６に書込むディスプ
レイ制御回路であり、６はプラズマディスプレイ表示装
置である。
ディスプレイ制御回路５は一定周期でビデオＲＡＭ４の
情報を読出し、これをプラズマディスプレイ６に書込む
という動作を常に繰り返しおこなっていた。
情報を読出し、これをプラズマディスプレイ６に書込む
という動作を常に繰り返しおこなっていた。
このため、ディスプレイ制御回路５が常にビデオＲＡＭ
４をアクセスするのでＣＰＵＩはビデオＲＡ Ｍにアク
セスするためにはディスプレイ制御回路５と相互に同期
をとって同時に両者がビデオＲＡＭをアクセスしないよ
うに制御する必要があり、回路構成が複雑になるという
問題点があった本発明の目的は上記問題点を解決し、プ
ラズマディスプレイの記憶作用に着目して、回路構成が
簡単なプラズマディスプレイの表示方式を提供すること
にある。
４をアクセスするのでＣＰＵＩはビデオＲＡ Ｍにアク
セスするためにはディスプレイ制御回路５と相互に同期
をとって同時に両者がビデオＲＡＭをアクセスしないよ
うに制御する必要があり、回路構成が複雑になるという
問題点があった本発明の目的は上記問題点を解決し、プ
ラズマディスプレイの記憶作用に着目して、回路構成が
簡単なプラズマディスプレイの表示方式を提供すること
にある。
本発明では上記の問題点を解決するために、キャラクタ
又はグラフィックを表示するプラズマディスプレイの表
示方式において、 ビデオＲＡＭの変化した部分を書換えるとともに、該ビ
デオＲＡＭの変化した部分に該当するプラズマディスプ
レイの表示状態も書換えるように構成したことを特徴と
するプラズマディスプレイの表示方式が、 提供される。
又はグラフィックを表示するプラズマディスプレイの表
示方式において、 ビデオＲＡＭの変化した部分を書換えるとともに、該ビ
デオＲＡＭの変化した部分に該当するプラズマディスプ
レイの表示状態も書換えるように構成したことを特徴と
するプラズマディスプレイの表示方式が、 提供される。
プラズマディスプレイは表示装置そのものに記憶作用が
あるので常に表示データを書込む必要はなく、変化した
情報のみ書換えれば、変化しない部分は従来の状態を保
持している。従って、ビデオＲＡＭを書換ると同時にプ
ラズマディスプレイの表示状態も書換えることにより、
画像を書換えることができる。
あるので常に表示データを書込む必要はなく、変化した
情報のみ書換えれば、変化しない部分は従来の状態を保
持している。従って、ビデオＲＡＭを書換ると同時にプ
ラズマディスプレイの表示状態も書換えることにより、
画像を書換えることができる。
以下本発明の一実施例を図面に基ずいて説明する。
第１図に本発明の一実施例のブロック構成図を示す。図
において、１はＣＰＵ、２は制御プログラムが記憶され
るＲＯＭ、３はデータを記憶するＲＡＭ、４はビデオ情
報を記憶するビデオＲＡＭ、６はプラズマディスプレイ
表示装置である。
において、１はＣＰＵ、２は制御プログラムが記憶され
るＲＯＭ、３はデータを記憶するＲＡＭ、４はビデオ情
報を記憶するビデオＲＡＭ、６はプラズマディスプレイ
表示装置である。
ＣＰＵ １はビデオＲＡＭの内容のうち変化したデータ
のみを書換えると同時にプラズマディスプレイ６の表示
状態もビデオＲＡＭと同様の部分に相当する部分を書換
える。変化しない部分についてはプラズマディスプレイ
装置そのものの記憶作用で保持されるので新しい画像が
作成される。
のみを書換えると同時にプラズマディスプレイ６の表示
状態もビデオＲＡＭと同様の部分に相当する部分を書換
える。変化しない部分についてはプラズマディスプレイ
装置そのものの記憶作用で保持されるので新しい画像が
作成される。
第２図に本実施例のフローチャートを示す。図において
、ステップはＳｌ、Ｓ２、Ｓ３のように表す。
、ステップはＳｌ、Ｓ２、Ｓ３のように表す。
ＳｌではビデオＲＡＭのデータの変更があるかどうかチ
ェックされる。データの変更がないときはなにもせず動
作は終了する。データの変更が有る時はＳ２へ進む。
ェックされる。データの変更がないときはなにもせず動
作は終了する。データの変更が有る時はＳ２へ進む。
Ｓ２ではビデオＲＡＭの該当するデータを書込む。書込
みが終了したら、Ｓ３へ進む。
みが終了したら、Ｓ３へ進む。
Ｓ３ではビデオＲＡＭに相当するデータをプラズマディ
スプレイ装置に♂込む。書込みが終了すると動作は終了
する。
スプレイ装置に♂込む。書込みが終了すると動作は終了
する。
以上説明したように、本発明ではビデオＲＡＭの内容を
プラズマディスプレイに常時書込みをせず、ビデオＲＡ
Ｍに変更データに相当するデータのみを書込むので特別
の制御回路を必要とせず、またＣＰＵがビデオＲＡＭを
アクセスするのにも特別の制御が必要ない。
プラズマディスプレイに常時書込みをせず、ビデオＲＡ
Ｍに変更データに相当するデータのみを書込むので特別
の制御回路を必要とせず、またＣＰＵがビデオＲＡＭを
アクセスするのにも特別の制御が必要ない。
第１図は本発明の一実施例のブロック構成図であり、
第２図は本発明の一実施例のフローチャート図であり、
第３図は従来のプラズマディスプレイの表示方式を表す
図である。 １・−−−−−−・ＣＰＵ ２−・−ＲＯＭ ３〜〜−−−−− ＲＡ Ｍ ４・−〜〜・・ビデオＲＡＭ ５−・−ディスプレイ制御回路 ６−・プラズマディスプレイ 出願人 ファナック株式会社 代理人 弁理士 服部毅巖 第１図 第２図 第３図
図である。 １・−−−−−−・ＣＰＵ ２−・−ＲＯＭ ３〜〜−−−−− ＲＡ Ｍ ４・−〜〜・・ビデオＲＡＭ ５−・−ディスプレイ制御回路 ６−・プラズマディスプレイ 出願人 ファナック株式会社 代理人 弁理士 服部毅巖 第１図 第２図 第３図
Claims (1)
- （１）キャラクタ又はグラフィックを表示するプラズマ
ディスプレイの表示方式において、 ビデオＲＡＭの変化した部分を書換えるとともに、 該ビデオＲＡＭの変化した部分に該当するプラズマディ
スプレイの表示状態も書換えるように構成したことを特
徴とするプラズマディスプレイの表示方式
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61095404A JPS62251793A (ja) | 1986-04-24 | 1986-04-24 | プラズマデイスプレイの表示方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61095404A JPS62251793A (ja) | 1986-04-24 | 1986-04-24 | プラズマデイスプレイの表示方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62251793A true JPS62251793A (ja) | 1987-11-02 |
Family
ID=14136732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61095404A Pending JPS62251793A (ja) | 1986-04-24 | 1986-04-24 | プラズマデイスプレイの表示方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62251793A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS581463A (ja) * | 1981-06-26 | 1983-01-06 | テルモ株式会社 | ヒ−タ−付ネブライザ− |
-
1986
- 1986-04-24 JP JP61095404A patent/JPS62251793A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS581463A (ja) * | 1981-06-26 | 1983-01-06 | テルモ株式会社 | ヒ−タ−付ネブライザ− |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05225076A (ja) | 共通情報管理方法及びシステム | |
| JPS62251793A (ja) | プラズマデイスプレイの表示方式 | |
| JPH02310592A (ja) | 画面スクロール制御方式 | |
| JPS62125452A (ja) | 記憶装置のデ−タバツクアツプ方式 | |
| JPS62242989A (ja) | 表示制御装置 | |
| JPH0421999A (ja) | 分割型メモリ書き込み方式 | |
| JPH02257282A (ja) | 作表処理装置 | |
| JPS61238089A (ja) | マルチウインドウ制御装置 | |
| JPS6232818B2 (ja) | ||
| JPS63115251A (ja) | デイスクキヤツシユ制御装置 | |
| JPS58169185A (ja) | メモリのアクセス方式 | |
| JPH0373040A (ja) | キャッシュメモリ | |
| JPH05298178A (ja) | 半導体集積回路 | |
| JPS6027971A (ja) | アドレス空間の拡大方法 | |
| JPH0261719A (ja) | 記憶装置 | |
| JPS6195450A (ja) | レコ−ド排他制御方式 | |
| KR960005604A (ko) | 클럭 카운터를 구비하는 메모리 회로 | |
| JPS60252392A (ja) | グラフイツクデイスプレイ装置 | |
| JPS61267784A (ja) | 文字表示方式 | |
| JPH03127115A (ja) | フロッピーデイスク書込みデータ保障方式 | |
| JPH03214339A (ja) | メモリチェック回路 | |
| JPH04135279A (ja) | 画像データ索引用文字データ入力方式 | |
| JPS623294A (ja) | ビツトマツプム−バ− | |
| JPS6064389A (ja) | デ−タ表示方法 | |
| JPS6057381A (ja) | 表示方式 |