JPS62247632A - 判定帰還による符号間干渉除去装置 - Google Patents

判定帰還による符号間干渉除去装置

Info

Publication number
JPS62247632A
JPS62247632A JP9074786A JP9074786A JPS62247632A JP S62247632 A JPS62247632 A JP S62247632A JP 9074786 A JP9074786 A JP 9074786A JP 9074786 A JP9074786 A JP 9074786A JP S62247632 A JPS62247632 A JP S62247632A
Authority
JP
Japan
Prior art keywords
output
signal
subtracter
selector
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9074786A
Other languages
English (en)
Inventor
Akira Kanemasa
金政 晃
Akihiko Sugiyama
昭彦 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9074786A priority Critical patent/JPS62247632A/ja
Publication of JPS62247632A publication Critical patent/JPS62247632A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、波形伝送に際して発生する符号量干渉を除去
するための判定帰還による符号間干渉除去装置に関する
〔従来の技術〕
波形伝送の際に生ずる符号量干渉を除去する公知の技術
として判定帰還型等止器が知られている。(アイイーイ
ーイー・トランザクションズ・オン・コミュニケイショ
ンズ(IEEIE TRANSACTIONSD N 
CD M M 11 N [C^T1DNS)32巻 
3号、1984年、258〜266ページ。〉 第9図に、判定帰還型等化器の従来例を示す。
第9図の回路は伝送路を介して送信側と接続されている
。ここでは、簡単のため、ベースバンド伝送を仮定して
説明する。
第9図において、入力端子1には伝送路から符号量干渉
を受けた受信信号が供給され、減算器2に入力される。
減算器2では入力端子1に供給された受信信号からアダ
プティブ・フィルタ5で生成された擬似符号間干渉信号
を差し引いた差信号(=残留符号量干渉成分を含む受信
信号、[残留符号量干渉成分]−[符号量干渉成分]−
[擬似符号間干渉信号])が得られ、判定器3、減算器
6に供給される。判定器3では減算器2の出力から受信
信号データを判定し、その判定結果を出力端子4と自動
利得調整器(以下、AGCと略記)7とアダプティブ・
フィルタ5に供給する。アダプティブ・フィルタ5で適
応的に生成された擬似符号間干渉信号は、減算器2の一
方の入力とじて供給される。AGC7に供給された判定
器3の出力信号は1倍されて減算器6に入力される。こ
こでγは正数とする。AGC7から減算器6に供給され
た信号は、減算器6に供給された差信号から減算され、
制御信号としてAGC7に帰還される。AGC7では、
減算器6から帰還された信号を用いて減算器6の出力が
残留符号量干渉成分に等しくなるようにγを修正する。
すなわち、減算器6とAGC7から成る閉ループ回路は
減算器2の出力である差信号中の残留符号量干渉成分だ
けを抽出するように動作する。これは、AGC7におい
て減算器6の出力信号と判定器3の出力信号の相関をと
ることにより、AGC7の出力信号の利得を適応的に定
めることで実現される。減算器6の出力である残留符号
量干渉成分はアダプティブ・フィルタ5にも供給され、
係数更新に使用される。減算器2、判定器3、アダプテ
ィブ・フィルタ5からなる閑ループ回路は、入力端子1
に供給される受信信号が受けた符号量干渉を除去するよ
うに動作する。
1発明か解決しようとする問題点〕 前記アダプティブ・フィルタ5が適応動作を行なうため
にはアダプティブ・フィルタに正しく残留符号量干渉成
分が供給される必要がある。ところが、減算器2の出力
信号である差信号には残留符号量干渉成分以外の信号も
含まれているので、減算器2の出力信号を直接アダプテ
ィブ・フィルタ5に供給したと仮定すると、アダプティ
ブ・フィルタ5の適応能力が失われることになる。そこ
で、従来は第9図に示したように、減算器6、A GC
7によって残留符号量干渉成分を抽出することにより、
アダプティブ・フィルタ5の適応動作を保証するという
方法が用いられて来た。ところが、このような制御方法
では、A G C7が必要になるとともに、十分な符号
量干渉抑圧度を得るためには、減算器6にAGC7から
供給される、符号量干渉を受けていない受信信号を望ま
しいレベルに保つという複雑な制御を必要とし、ハード
ウェア規模が大きくなるという欠点があった。また、従
来の判定帰還型等化器は、過去の送出シンポル波形の系
列に起因する符号量干渉は除去できるが、シンボル波形
内の干渉を除去することは不可能であった。
本発明の目的は、簡単で、ハードウェア規模が小さい、
判定帰還による符号間干渉除去装置を提供することにあ
る。また、本発明の他の目的は、過去の送出シンボル波
形の系列に起因する符号量干渉の除去のみならず、シン
ボル波形内の干渉も除去することのできる判定帰還によ
る符号間干渉除去装置を提供することにある。
〔問題点を解決するための手段〕
本発明によれば、受信信号と擬似符号間干渉信号との差
を得るための減算器と、前記減算器出力を受け復調デー
タを作り出す第1の判定器と、該第一の判定器から供給
される前記復調データ及び第1の誤差信号を受ける第1
のアダプティブ・フィルタと、前記減算器の出力を標本
化して保持するための縦続接続された複数個のサンプル
・ホールド回路と、前記減算器の出力と該縦続接続され
たサンプル・ホールド回路の出力との和又は羊を得るた
めの演算2:;と、該演算器の出力信号の極性を検出す
る第1の極性検出回路と、該第1の極性検出回路の出力
と零のいずれかを選択する第1のセレクタと、前記復調
データを受けて該第1のセレクタを切り換える信号を発
生ずるパターン・チェック回路と、前記減算器の出力信
号の極性を検出する第2の極性検出回路と、該第2の極
性検出回路の出力を受信信号の位相に基づいて分配する
第1のスイッチと、該第1のスイッチの1つの出力接点
の出力及び第2の誤差信号を受ける第2のアダプティブ
・フィルタと、前記第1のスイッチの1つの接点出力と
零のいずれかを前記復調データに基づいて選択する第2
のセレクタと、前記第1のセレクタの出力と前記第1の
スイッチの1つの接点出力のいずれがを前記復調データ
に基づいて選択する第3のセレクタと、前記第1のスイ
ッチの1つの出力接点の出力と前記第1のセレクタの出
力と前記第3のセレクタの出力のいずれかを受信信号の
位相に基づいて選択する第2のスイッチと、前記減算器
出方を受けて該減算器出力のシンボル波形を完全に受信
し終わる前に仮復調データを作り出す第2の判定器と、
該第2の判定器の出力と第3の誤差信号を受ける第3の
アダプティブ・フィルタと、前記第1.第2及び第3の
アダプティブ・フィルタの出力を加算して前記擬似符号
間干渉信号を生成する加算器を具備し、前記第2のスイ
ッチの出力を前記第1の誤差信号として前記第1のアダ
プティブ・フィルタに帰還し、前記第2のセレクタの出
力を前記第2の誤差信号として前記第2のアダプティブ
・フィルタに帰還し、前記第1のスイッチの1つの接点
出力を前記第3の誤差信号として前記第3のアダプティ
ブ・フィルタに帰還することを特徴とする判定帰還によ
る符号間干渉除去装置が得られる。
〔1ヤ用〕 本発明は、判定器出力を定数倍して残留符号量干渉成分
を含まない受信信号を生成し、差信号から差し引くとい
う従来の方法とは異なり、受信信号のアイ・パターンの
特性に注目し残留符号量干渉成分が伝送路符号によって
定まるある確率で正確に抽出されるように構成した。即
ち二値符号系を含む伝送路符号の受信信号アイ・パター
ンの特性によれば、符号量干渉が無視できる場合、現在
のサンプル値とMT秒(Mは正整数、Tはデータ周期)
前のサンプル値がほぼ同一の値又は、逆極性で各々の絶
対値がほぼ同一の値となる確率の最小値は零でないある
正の値をとる。従って、差信号(−残留符号量干渉成分
を含んだ受信信号)について現在のサンプル値とMT秒
前のサンプル値の和又は差をとることにより、零でない
ある正の確率で、残留符号量干渉成分だけを抽出するこ
とができる。それゆえ、その和又は差を誤差信号として
用い、残留符号量干渉成分が正しく抽出されたときだけ
係数更新を行なえば、アダプティブ・フィルタの適応動
作が保証される。また、本発明はシンボル波形内の干渉
を除去するための1タツプのアダプティブ・フィルタを
2種類備えることによって従来の方法では不可能であっ
たシンボル波形内の干渉を除去出来るように構成されて
おり、従来に比べてクロ・ツク・ジッタに対する耐力が
高まり、性能向上をはかることができる。
〔実施例〕
次に図面を参照して本発明について、詳細に説明する。
第1図は本発明の一実施例を示すブロック図である。同
図において、入力端子1には伝送路から符号量干渉を受
けた受信信号が供給され、減算器2に供給される。最初
に、伝送路符号について説明する。第2図に伝送路符号
の一例としてMSK (ミニマム・シフト・キーイング
)符号のシンボル波形と状態遷移を示す。第2図に示し
たように、MSK符号では4種類のシンボル波形を用意
する。即ち、“0“及び“1”のデータに対し、それぞ
れ極性の反転した“十”モードと゛−°゛モードの2種
類の波形を用意する。これら4種類の状態遷移は、第2
図では矢印で示されており、現時点のモードは1シンボ
ル前のモードにより決定される。このMSK符号はシン
ボル波形の境界にて必ず極性が反転するという性質を持
っている。第2図に示した伝送路符号が伝送路を通って
伝送され、符号量干渉を受けて第1図の入力端子1に入
力される。
減算器2において加算器22の出力である擬似符号間干
渉信号を差し引かれて得られた差信号(=残留符号量干
渉成分を含んだ受信信号)は、判定器3、サンプル・ホ
ールド回路81,82゜・・・、 8p  (p=M 
xR)の縦続接続から成るブロック、加算器9、極性判
定回路15及び判定器19に供給される。判定器3は、
受信されたシンボル波形に対応したデータとモードを1
゛秒毎に判定し、その出力は出力端子4とパターン・チ
ェ・ツク回路12とセレクタ14及び17とアダプティ
ブ・フィルタ25に供給される。アダプティブ・フィル
タ25、加算器21.22、減算器2、サンプル・ホー
ルド回路81.82.・・・、8pの縦続接続から成る
ブロック、加算器9、極性検出回路10、セレクタ11
、スイッチ13からなる閉ループ回路はアダプティブ・
フィルタ25の適応動作を実現するものであり、パター
ン・チェック回路12は係数更新を選択的に行なうよう
に該閉ループ回路を制御する。セレクタ11は、パター
ン・チェック回路12からの信号に基づいて極性検出回
路10の出力と零のいずれかを選択してスイッチ13に
供給する。スイッチ13は、サンプリング位相に基づい
てセレクタ11の出力、又はセレクタ14の出力、又は
スイッチ16の出力を選択し、アダプティブ・フィルタ
25に供給する。次に、加算器9の出力と、減算器2の
出力である差信号中の残留符号量干渉成分との関係につ
いて詳細に説明する。
第3図は第2図に示した伝送路符号を採用したときの受
信信号アイ・パターン例を示す。同図に示すように、受
信信号アイ・パターンは、高域成分が除去され丸みを帯
びたものとなる。本来、受信信号アイ・パターンには符
号量干渉成分が含まれているが、最初説明を簡単にする
ために図示したアイ・パターンは波形等化が理想的に行
なわれた場合で、符号量干渉成分を含まないものとする
第3図に示した受信信号アイ・パターンの特性によれば
、Mシンボル前の受信信号波形を現在の受信信号波形に
加算することによって受信信号を相殺することができる
のは、現在の受信信号波形とMシンボル(Mは正整数)
前の受信信号波形のデータが一致し、モードが異なると
きであり、受信信号の相殺は1/4の確率で行なわれる
。ここで理想的でない場合について考えると、受信信号
には残留符号量干渉成分が含まれる。現在の残留符号量
干渉成分とMシンボル前の残留符号量干渉成分とは無相
関であるから、Mシンボル前の残留符号量干渉成分はラ
ンダム雑音とみなすことができる。Mシンボル前の残留
符号量干渉成分の振幅分布は正負対称であり、その振幅
dがldl <ε(ただしO〈ε)となる確率は零でな
く、ある正の値をとる。従って、加算器9の出力信号と
して残留符号量干渉成分だけが抽出される確率は零でな
いある正の値をとることがわかる。また、一般に残留符
号量干渉成分の大きさは受信信号に対して十分小である
。従って、第3図に示した波形を、理想的でない場合も
含めて受信信号波形とみなして差し支えない。それゆえ
、加算器9の出ヵを用いてアダプティブ・フィルタ25
を制御し、アダプティブ・フィルタ25の適応動作に妨
害を与える受信信号が相殺されれば、アダプティブ・フ
ィルタ25の適応動作が保証されることになる。なお、
現在の受信信号波形とMシンボル前の受信信号のデータ
が一致し、モードが異なるという条件が満足されない場
合は受信信号が相殺されないから、アダプティブ・フィ
ルタ25を正しく制御するためには、受信信号のデータ
とモードをチェックし、係数更新を停止する必要がある
。この係数更新の制御は、パターン・チェック回路12
とセレクタ11によって実現される。
パターン・チェック回路12は現在の受信信号とMT秒
前の受信信号のデータが等しくモードが異なることを検
出し、それ以外の場合はアダプティブ・フィルタ25の
係数更新を停止するためのもので、第4図に示す回路で
実現できる。この回路には判定器3の出力信号を構成す
るデータ信号51とモード信号52とが入力される。モ
ード信号52は°“+°゛、′°−″に対応して°“1
”、”“0゛°の値となる。なお、第1図において、判
定器3とパターン・チェック回路12、判定器3とアダ
プティブ・フィルタ25を結ぶ経路は1本の線で表示し
であるが、MSK符号を採用した場合にはデータ信号5
1とモード信号52に対応する2木の経路を有する。M
T秒の遅延を与える遅延素子53と否定排他的論理和回
路(XNOR) 55によって、現在の信号とMT秒前
の信号のデータ信号が一致するかどうかが調べられる。
これは、データ信号51と該信号を遅延素子53でMT
秒遅延させた信号との否定排他的論理和をXN0R55
でとることにより実現される。XN0R55の出力は論
理積回路(AND>59の一方の入力となる。同様にし
てモード信号52と遅延素子56でMT秒遅延した信号
との排他的論理和を排他的論理和回路(XOR)58で
とり、出力を八ND59のもう一方の入力とする。AN
[!59はデータ信号の一致出力とモード信号の不一致
出力の論理積をとり制御信号60とする。該制御信号6
0は第1のセレクタ11に供給される。なお、MT秒の
遅延を与える遅延素子53.56はフリラグ・フロップ
をM個直列接続することにより実現される。
セレクタ11はパターン・チェック回路12から制御信
号60を受け、該制御信号60により加算器9の出力又
は零を選択してスイッチ13及びセレクタ14に供給す
る。セレクタ11が加算器9の出力信号をスイッチ13
及びセレクタ14に供給するのは、既に説明したように
、現在の受信信号とMT秒前の受信信号のデータが一致
し、モードが異なることをパターン・チェック回路12
が検出したときである。セレクタ11とパターン・チェ
ック回路12により、正確に残留符号量干渉成分だけが
抽出されたときは該残留符号量干渉成分が、その他の場
合は零がセレクタ11の出力に得られる。
一方、減算器2の出力である差信号は極性判定回路15
にも供給されており、差信号の極性が検出された後、ス
イッチ16の入力となる。スイッチ16は4個の出力接
点を持っており、T/R秒(Rは偶数で、R=4と仮定
する)毎に第一の出力接点から第4の出力接点まで第1
図の矢印の方向に1唄に切り替えて、出力する。同図の
左から順に第1.第2.第3.第4の出力接点とし、T
秒毎にこの動作を繰り返す。スイッチ16の動作のサン
プリング位相は第3図に示されており、同図のし。、1
..12.13がそれぞれ第1図のスイッチ16の第1
.第2.第3.第4の出力接点のサンプリング位相に対
応している。スイッチ16の第3の接点出力はセレクタ
14の入力の一つとして供給される。また、セレクタ1
4の他方の入力としては、セレクタ11の出力が供給さ
れている。一方、セレクタ14には制御信号として、判
定器3の判定結果であるデータ信号が入力されており、
データ信号が°゛1”のときには、スイッチ16の第3
の接点出力を選択して出力し、データ信号が“0″のと
きには、セレクタ11の出力を選択して出力する。すな
わち、第3図の出力波形から明らかなように、データ信
号が°“1”のときには、シンボルの中心に零交差点を
持つから第1図に示すスイッチ16の第3の接点出力が
残留符号量干渉成分となるのに対し、t2においてデー
タ信号が“0”のときには、シンボルの中心では零交差
点を持たないので、セレクタ11の出力が残留符号量干
渉成分となる。従って、セレクタ14の出力は、サンプ
リング位相t2の残留符号量干渉成分としてスイッチ1
3の第3の入力接点に供給される。スイッチ13は、4
個の入力接点を有するスイッチであり、スイッチ16に
同期して、T 、/ R秒(但し、ここではR=4と仮
定する。〉毎に第1の入力接点から第4の入力接点まで
第1図の矢印の方向に順に入力が切り替えられる。同図
の左から順に第1.第2.第3.第4の入力接点とし、
T秒毎にこの動作を繰り返す。第3図に示すt。、tl
 、t2.t3がそれぞれ第1図のスイッチ13.16
による第1.第2.第3、第4の入力接点のサンプリン
グ位相に対応している。スイッチ13の第1の入力接点
にはスイッチ16の第1の接点出力が、第2及び第4の
入力接点にはセレクタ11の出力が、第3の入力接点に
は前述のようにセレクタ14の出力が、それぞれ供給さ
れている。第3図に示すように、サンプリング位相し1
及びt3では、零交差点は生じないから、第1図のセレ
クタ11の出力として得られる残留符号量干渉成分を利
用して、アダプティブ・フィルタ25のタップ係数の更
新を選択的に行なう。セレクタ11において零を選択す
るということは、夕・・lブ係数の更新が行なわれない
ことを意味し、残留符号量干渉成分が得られない場合に
相当する。また、サンプリング位相t2では、データ信
号” o ”及び°゛1″に対応した残留符号量干渉成
分がセレクタ14の出力に得られ、スイッチ13の第3
の入力接点に供給される。
従って、スイッチ13の出力として、各サンプリング位
相において、タップ係数の更新に必要な残留符号量干渉
成分が得られ、アダプティブ・フィルタ25に供給され
る。以上の説明ではR=4としたが、Rが任意の偶数で
もよいことは明らかである。次に、アダプティブ・フィ
ルタ25について詳細に説明する。
第5図は、第1図のアダプティブ・フィルタ25のプロ
・ツク図を示したものである。このフィルタには、第1
図の判定器3の出力信号を構成するデータ信号51とモ
ード信号52とスイッチ13の出力信号107が入力さ
れる。モード信号52は、遅延素子1001 、乗算器
101o、1012.・・・、l0IR−1及び係数発
生器102o。
102+、・・・、102R−1に供給される。また、
データ信号51は、遅延素子100’ 1、及び係数発
生器102o 、1021. ・・・、102R−1に
供給される。それぞれT秒の遅延を与える遅延素子10
0+ 、1002 、・・・、 100 N/R−1及
び100′1.100’ 2 、・・・、  100 
” N/R−1は、この順番に接続されており、各々フ
リップ・フロップで実現することができる。ここで、タ
ップ数Nは正の整数であり、RはNの約数とする。また
、データ信号51、モード信号52のデータ周期はT秒
である。遅延素子100 ’ l(i=1,2.・・・
N/R−1)の出力はそれぞれ、乗算器101J 、1
01J+1.・・・、 101 J+R−1及び係数発
生器102J 、 102J+1 、・・・、 102
 J+IL−1に供給される。また、遅延素子100′
l (i・1,2.・・・、N/R−1>の出力はそれ
ぞれ、係数発生器102J 、102j◆1.・・・、
  102J+R−1に供給される。但し、j=i X
Rである。乗算器101に、101に+R。
・・・、 10 To+5−R(k・0.l、・・・、
R−1>ではそれぞれ係数発生器102に、102h+
R,・・・、102に+N−Rの出力である各係数と入
力モード信号(+1又は−1)が掛けられた後、各乗算
結果はすべて加算器103kに入力されて加算される。
R個の加算器103o 、1031.−.103R−1
の出力はスイッチ104の接点入力となる。スイッチ1
04はT秒を周期とする多接点スイッチであり、R,l
ilの加算器103o 、10B+ 、−,103R−
1の出力をこの順にT/R秒毎に選択して出力し、過去
の送出データ系列に起因した擬似符号間干渉信号108
をT/R秒毎に発生する。一方、スイッチ104と同期
して動作するスイッチ105はスイッチ104と入出力
の方向が逆転している。
即ち、スイッチ105は入力信号107をT/R秒毎に
R個の接点に)11番に分配する機能を果たす。
スイッチ105の各接点出力は、同期して動作するスイ
ッチ104に対応した接点に入力される信号経路に存在
する係数発生器に供給されている。
次に、係数発生器について詳細に説明する。
第6図は第5図の係数発生器102z  (7・0,1
゜・・・、 N−1>のブロック図を示したものである
。第6図のモード信号200は第5図のモード信号52
又は遅延素子100□、1002.・・・、100N/
R−1から出力されるモード信号に対応している。
同様に、第6図のデータ信号200′は第5図のデータ
信号51又は遅延素子100′1,100′2.・・・
、  100′N/R−1から出力されるデータ信号に
対応している。また第6図の誤差信号201は、第5図
におけるスイッチ105の接点出力に対応している。さ
らに、第6図の出力信号209は第5図における係数発
生器102 の出力に対応している。第6図において、
“0”又は°“1″を示すデータ信号200′はセレク
タ204,205及び208.の各々の制御信号として
供給される。また、データ信号200′に対応した0”
又は°°1°゛をとるモード信号200は乗算器202
の人力の一つとして供給される。一方、乗算器202の
他方の入力としては、残留符号量干渉成分だけから成る
誤差信号201が供給されている。
乗算器202では、モード信号2・OOと誤差信号20
1が掛けられた後、その乗算結果は加算器203の一方
の入力として供給される。ここで、T秒の遅延を与える
遅延素子206及び207は、各々データ信号200′
の“0”及び°“1′°に対、応した係数メモリであり
、その出力は共にセレクタ208の入力として供給され
る。一方、セレクタ208には、制御信号としてデータ
信号200′が入力されており、データ信号200′が
“0”のときには遅延素子206の出力である°゛0”
に対応した係数を選択して出力し、データ信号200′
が°“1パのときには、遅延素子207の出力である“
1°°に対応した係数を選択して出力し、いずれの場合
も係数を表わす出力信号209となる。さらに、出力信
号209は加算器203に帰還されており、乗算器20
2の出力信号と加算された後、セレクタ204及び20
5に入力される。
また、遅延素子206及び207の出力は、各々セレク
タ204及び205にも入力として供給されている。さ
らに、セレクタ204及び205の出力は、各々遅延素
子206及び207に供給されている。次に、セレクタ
204.205及び208の動作について説明する。
データ信号200′が“0”である場合、セレクタ20
8はデータ信号“0°′に対応する遅延素子206の出
力を選択し、出力信号209として出力する。このとき
出力信号209は、加算器203に入力された後、セレ
クタ204を介して遅延素子206に帰還され、デーダ
′O“に対応する係数の更新が行なわれる。これに対し
て、セレクタ205では、遅延素子207の出力が選択
されて、再び遅延素子207に供給されるので、データ
“1”に対応する係数の更新は行なわれない。この場合
とは逆に、データ信号200′が′1“である場合、セ
レクタ208はデータ゛1′′に対応する係数である遅
延素子207の出力を選択し、出力信号20つとして出
力する。このとき、出力信号209は加算器203に入
力された後、セレクタ205を介して遅延素子207に
帰還され、データ゛1′′に対応する係数の更新が行な
われる。これに対し、セレクタ204では、遅延素子2
06の出力が選択されて再び遅延素子206に供給され
るので、データ“0”に対応する係数の更新は行なわれ
ない。以上説明した原理によって、データ信号200’
の値“0”又は°“1”に対応してアダプティブ・フィ
ルタの演算に使用する係数を選択すると共に、使用され
た係数に対しては係数の更新を行ない、使用されなかっ
た係数に対しては元の値を保持するという操作により、
アダプティブ・フィルタの係数が適応的に得られる。な
お、第1図の加算器9の出力に残留符号量干渉成分だけ
が抽出されない場合には、−アダプティブ・フィルタ2
5の係数更新は行なわれず、誤差信号201は零となる
。このとき、第6図から明らかなように、係数更新は停
止されるので、アダプティブ・フィルタ25の収束が保
証される。アダプティブ・フィルタ25で発生された過
去のデータ系列に起因する擬似符号間干渉信号は、加算
器21.加算器22を介して減算器2に供給され、入力
端子1より供給される符号量干渉を受けた受信信号から
減算される。次に、シンボル波形内の干渉除去について
説明する。
アダプティブ・フィルタ18には極性判定回路15及び
スイッチ16の第2の出力端子を介して、減算器2の出
力である差信号の極性が、サンプリング位相1.におい
て入力される。サンプリング位相t1の差信号の極性は
第3図に示すシンボル波形の前半部の判定データとして
アダプティブ・フィルタ18において使用される。一方
、セレクタ17には、極性判定回路15及びスイッチ1
6を介して、減算器2の出力である差信号の極性が、サ
ンプリング位相t2において入力される。また、セレク
タ17には零も入力されており、判定器3の出力である
判定結果を用いて、データ信号が“0″のときには零を
、1°゛のときにはスイッチ16の第3の出力端子に現
われる残留符号量干渉成分を選択して出力し、アダプテ
ィブ、フィルタ18に供給する。セレクタ17は、サン
プリング位相t2においてデータ゛O″′を表わすシン
ボル波形は零交差点を持たないが、データ °゛1”は
必ず持つことを区別している。セレクタ17により、判
定器3の出力信号のデータが” 1 ”のときには残留
符号量干渉成分の極性が、データが“0°゛のときには
零がアダプティブ・フィルタ18に供給されるので、デ
ータが1″のときだけ選択的に係数更新が行なわれる。
サンプリング位相t2における零からの変位のうち、シ
ンボル波形内の干渉に起因する成分は、アダプティブ・
フィルタ18によって発生されるm (R符号量干渉信
号を、加算器21.22を介して減算器2に供給し、符
号量干渉を受けた受信信号から減算することにより、除
去される。次に、アダプティブ・フィルタ18について
、詳細に説明する9 第7図は、第1図に示すアダプティブ・フィルタ18の
ブロック図である。第7図の入力信号3OOには第1図
のスイッチ16の第2の出力接点の出力信号、すなわち
、サンプリング位相t1における差信号の極性が、入力
信号301には、セレクタ17の出力、すなわちサンプ
リング位相t2における残留符号量干渉成分の極性又は
零となる誤差信号が対応している。また、第7図の出力
信号306は、第1図のアダプティブ・フィルタ18の
出力信号に対応しており、シンボル波形内の干渉に起因
する擬似符号間干渉信号である。
第7図において、差信号の極性300は乗算器302及
び305に供給される。T秒の遅延を与える遅延素子3
04は係数メモリで、その出力は乗算器305に供給さ
れて擬似符号間干渉信号306を発生する。遅延素子3
04の出力はまた、加算器303を介して帰還されてお
り、差信号の極性300と誤差信号の乗算を行なう乗算
器302の出力は加算器303に供給されている。誤差
信号301が零のときには、乗算器302の出力は零と
なるので係数は変化せず、選択的な係数更新が行なわれ
る。このようにして、アダプティブ・フィルタ18の出
力には、シンボル波形中心の零交差における擬似符号間
干渉信号の値が現われ、加算器21においてアダプティ
ブ・フィルタ5で発生される擬似符号間干渉信号と加算
された後、加算器22を介して減算器2に供給される。
アダプティブ・フィルタ20は、シンボル内の波形によ
り同一シンボル波形端の零交差点に生じる符号量干渉成
分を除去する役割を担う。判定器19は、減算器2の出
力である差信号を受け、T秒を周期とするシンボル波形
の前半の3T74秒内の波形に対して、サンプリング位
相t3においてデータとモードを判定し、得られた仮復
調データをアダプティブ・フィルタ20に供給する。又
、アダプティブ・フィルタ20には極性判定回路15を
介してスイッチ16の第1の接点出力が供給されている
。従って、サンプリング位相toにおいて、減算器2の
出力である差信号の極性がアダプティブ・フィルタ20
に入力され、誤差信号として係数更新に用いられる。第
3図に示すように、符号量干渉のない理想的な場合には
、シンポ小波形の端であるサンプリング位相toは零交
差点であるが、実際には符号量干渉を生じるために1−
 oにおける振幅は零にならない。この差が符号量干渉
成分であり、スイッチ16の出力接点から供給される信
号が符号量干渉成分の極性に一致している。第8図は第
1図のアダプティブ・フィルタ20のブロック図である
。基本構成は、第1図のアダプティブ・フィルタ25の
1タップ分のさらに1位相分に相当する。従って、係数
更新の動作原理は第6図と全く同じである。第8図にお
いて、第6図と同一の参照数字で示す機能ブロック、ま
たは信号も、同一である。但し、データ信号212′及
びモード信号212は第8図の場合には、第1図の判定
器19の出力に対応している。また、第8図の誤差信号
213は第1のスイッチ16の第1の出力接点の出力信
号に対応している。第8図と第6図の相違点は、モード
信号212とセレクタ208の出力信号209の乗算が
乗算器210において行なわれ、擬似符号間干渉信号2
11を出力している点である。また、第6図の誤差信号
201は一ト1及び0の3値をとるか、第8図の誤差信
号213は+1の2値をとる。第8図に示す回路で構成
されるアダプティブ・フィルタ20の出力である擬似符
号間干渉信号は、加算322に供給され、加算器21の
出力と加算されて減算器2に入力される。
第1図ではサンプル・ホールド回路81,82゜・・・
、8pの縦続接続から成るブロックと減算器9によって
残留符号量干渉成分たけを抽出しているが、第3図のア
イ・パターから明らかなように、加算器9を減算器に置
き換え、第4図に示した回路においてモード信号の不一
致を検出するXOR58の代わりに否定排他的論理和回
路を用いて、モード信号の一致を検出しても同様の効果
が得られる。また、第1図においてサンプル・ホールド
回路8□、8□、・・・、8Pの標本化に要する時間は
無視できると仮定していたが、この仮定が成立しない場
合にはサンプル・ホールド回路の個数はI [pT/(
T−R8] +I)個以上用意すれば良い。ここに、δ
はサンプル・ホールド回路が標本化に要する時間、[X
]はXを越えない最大の整数、p=M XRである。各
サンプル・ホールド回路のサンプル周期は常にT/Rで
等しい。いま、隣り合ったサンプル・ホールド回路の位
相は互いに(T/R−δ)だけずれている。このとき、
ひとつのサンプル・ホールド回路では標本化に要する時
間δを差し引いた(T/R−δ)秒だけサンプル値がホ
ールドされる。例えば、M=I、R・4.δ=T/32
のとき、サンプル・ホールド回路の個数は5個以上用意
すればよく、5個のサンプル・ホールド回路を直列接続
した場合、全体のホールド時間は35T/32となる。
これは5個のサンプル・ホールド回路の直列接続で実現
できる最大のホールド時間である。全体のホールド時間
をTにするには、隣り合ったサンプル・ホールド回路の
サンプル位相を順にT15だけずらせばよい。また、4
つのサンプル・ホールド回路のサンプル位相を順に7T
/32ずらし、残りの1つを前段のサンプル・ホールド
のサンプル位相に対して4 T/32ずらせても全体の
ホールド時間をTにすることができる。このように、隣
り合ったサンプル・ホールド回路のサンプル位相を適当
にずらすことによって、全体のホールド時間をTにする
ことができる。同様にして、T/Rより小さい、いかな
るδに対しても、十分な数のサンプル・ホールド回路を
直列に接続してサンプル位相を適当に選べば、任意のホ
ールド時間を得ることができる。
従って、一般に標本化に要する時間が無視できない場合
でもTの整数倍の任意のホールド時間を得ることができ
る。
以上、MSK符号を例にして本発明の詳細な説明してき
たが、伝送路符号として、例えばバイフェーズ符号を用
いることができる。バイフェーズ符号を用いた場合には
、第3図に示した受信信号をT/2秒ずらせた波形が受
信信号となるので、パターン・チェックの方式をバイフ
ェーズ符号特有のものにしなければならない。パターン
・チェック回路12は受信信号が相殺されるような波形
の組み合わせを検出したときだけ、” i ”を出力す
る論理回路を構成すれば、第4図に示したMSK符号に
対するパターン・チェック回路と同等に使用することが
できる。ただし、パイフェース符号の場合には、パター
ン・チェック回路の入力信号はデータ信号だけである。
パイフェーズ符号の場合には、さらに、セレクタ14の
制御信号がMSK符号とは異なる。すなわち、第3図の
t2のサンプル点で受信信号が零の値をとるかとらない
かに依存してセレクタ14は出力信号を選択するが、パ
イフェーズ符号の場合はt2がシンボル波形の境界なの
で、連続した2個のシンボル波形に対応してセレクタ1
4を制御するための回路を用いる必要がある。これらの
符号以外の伝送路符号についても同様に考えると、受信
信号が相殺されるパターンを検出し、アダプティブ・フ
ィルタ25の係数更新を制御すれば、残留符号量干渉成
分をある確率で正確に取り出すことができることは明ら
かである。
〔発明の効果〕
以上詳細に述べたように、本発明によれば、差信号につ
いて、現在の値とMT秒前の値との和又は差をとること
により受信信号に含まれる残留符号量干渉成分は零でな
いある正の値の確率で正確に抽出される。従って、前記
の和又は差を用い、さらに残留符号量干渉成分か正確に
抽出されるような受信信号波形の連続パターンを検出し
てサンプリング位相に対応して前記の和又は差と前記差
信号を選択しつつ係数更新を行なってアダプティブ・フ
ィルタを制御することにより、適応動作が保証され、複
雑な制御を必要とせず簡単でかつハードウェア規模が小
さい判定帰還による符号量干渉除去方法及び装置を提供
できる。また、本発明によれば、受信信号の零交差点を
サンプル点に一致させ、同時に過去のシンボル波形の系
列に起因する符号量干渉だけでなく、シンボル波形内の
干渉も除去することができるから、伝送距離によらず判
定タイミング位相を常に最適に保持でき、クロック・ジ
ッタに強いという利点を有する。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック図、第2図は
MSK符号のシンボル波形と状態遷移を示す図、第3図
はMSK符号に対応したアイ・パターンを示す図、第4
図は第1図中のパターン・チェック回路を示すブロック
図、第5図は第1図中のアダプティブ・フィルタ25の
ブロック図、第6図は第5図中の係数発生器のブロック
図、第7図は第1図中のアダプティブ・フィルター8の
ブロック図、第8図は第1図中のアダプティブ・フィル
タ20のブロック図、第9図は判定帰還型等止器の従来
例を示すブロック図である。 1・・・入力端子、2・・・減算器、3,19・・・判
定器、4・・・出力端子、5,18.20.25・・・
アダプティブ・フィルタ、8+ 、82 、・・・、8
p・・・サンプル・ホールド回路、9,21.22・・
・加算器、10.15・・・極性検出回路、11,14
.17・・・セレクタ、12・・・パターン・チェック
回路、13.16・・・スイッチ。 と 代理人 弁理士   内 原   晋ゝ乙 丁ン 第2図 第3図 τ0 シ  Cx   t3 第4図 ロ 第6図 千7図 第8図

Claims (1)

    【特許請求の範囲】
  1. 受信信号と擬似符号間干渉信号との差を得るための減算
    器と、前記減算器出力を受け復調データを作り出す第1
    の判定器と、該第一の判定器から供給される前記復調デ
    ータ及び第1の誤差信号を受ける第1のアダプティブ・
    フィルタと、前記減算器の出力を標本化して保持するた
    めの縦続接続された複数個のサンプル・ホールド回路と
    、前記減算器の出力と該縦続接続されたサンプル・ホー
    ルド回路の出力との和又は差を得るための演算器と、該
    演算器の出力信号の極性を検出する第1の極性検出回路
    と、該第1の極性検出回路の出力と零のいずれかを選択
    する第1のセレクタと、前記復調データを受けて該第1
    のセレクタを切り換える信号を発生するパターン・チェ
    ック回路と、前記減算器の出力信号の極性を検出する第
    2の極性検出回路と、該第2の極性検出回路の出力を受
    信信号の位相に基づいて分配する第1のスイッチと、該
    第1のスイッチの1つの出力接点の出力及び第2の誤差
    信号を受ける第2のアダプティブ・フィルタと、前記第
    1のスイッチの1つの接点出力と零のいずれかを前記復
    調データに基づいて選択する第2のセレクタと、前記第
    1のセレクタの出力と前記第1のスイッチの1つの接点
    出力のいずれかを前記復調データに基づいて選択する第
    3のセレクタと、前記第1のスイッチの1つの出力接点
    の出力と前記第1のセレクタの出力と前記第3のセレク
    タの出力のいずれかを受信信号の位相に基づいて選択す
    る第2のスイッチと、前記減算器出力を受けて該減算器
    出力のシンボル波形を完全に受信し終わる前に仮復調デ
    ータを作り出す第2の判定器と、該第2の判定器の出力
    と第3の誤差信号を受ける第3のアダプティブ・フィル
    タと、前記第1、第2及び第3のアダプティブ・フィル
    タの出力を加算して前記擬似符号間干渉信号を生成する
    加算器を具備し、前記第2のスイッチの出力を前記第1
    の誤差信号として前記第1のアダプティブ・フィルタに
    帰還し、前記第2のセレクタの出力を前記第2の誤差信
    号として前記第2のアダプティブ・フィルタに帰還し、
    前記第1のスイッチの1つの接点出力を前記第3の誤差
    信号として前記第3のアダプティブ・フィルタに帰還す
    ることを特徴とする判定帰還による符号間干渉除去装置
JP9074786A 1986-04-18 1986-04-18 判定帰還による符号間干渉除去装置 Pending JPS62247632A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9074786A JPS62247632A (ja) 1986-04-18 1986-04-18 判定帰還による符号間干渉除去装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9074786A JPS62247632A (ja) 1986-04-18 1986-04-18 判定帰還による符号間干渉除去装置

Publications (1)

Publication Number Publication Date
JPS62247632A true JPS62247632A (ja) 1987-10-28

Family

ID=14007185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9074786A Pending JPS62247632A (ja) 1986-04-18 1986-04-18 判定帰還による符号間干渉除去装置

Country Status (1)

Country Link
JP (1) JPS62247632A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5809073A (en) * 1995-05-18 1998-09-15 Fujitsu Limited Decision feedback equalizer and method of setting 2-input decision slice

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5809073A (en) * 1995-05-18 1998-09-15 Fujitsu Limited Decision feedback equalizer and method of setting 2-input decision slice

Similar Documents

Publication Publication Date Title
CA1258296A (en) Decision feedback equalizer with a pattern detector
JPH0590904A (ja) 制御信号発生回路
JP2865710B2 (ja) 変調指数0.5の2進連続位相被角度変調データ信号の等化復調配置
JPS62247632A (ja) 判定帰還による符号間干渉除去装置
JPS62247633A (ja) 判定帰還による符号間干渉除去方法及び装置
JP2016034083A (ja) 波形等化装置
JPS62247634A (ja) 判定帰還型等化器
JPS62247630A (ja) 判定帰還による符号間干渉除去方法及び装置
JP2518690B2 (ja) トランスバ―サルフィルタ制御回路
JP2000049881A (ja) 通信システム
JPH01149618A (ja) 判定帰還型等化方式
JPS62247631A (ja) 判定帰還型等化方法及び装置
JPS6249732A (ja) 判定帰還型等化方式
JPH01238325A (ja) 判定帰還による符号間干渉除去方法およびその装置
JP2806296B2 (ja) 搬送波再生回路
JPS62207031A (ja) 判定帰還型等化器
JPS6248816A (ja) 判定帰還型等化方式
JPS6282828A (ja) 判定帰還による符号間干渉除去方法及び装置
JPS6253029A (ja) 判定帰還による符号間干渉除去方法
JPH01233836A (ja) 判定帰還による符号間干渉除去方法およびその装置
JPH01188036A (ja) 判定帰還型等化方式
JPS6282827A (ja) 判定帰還による符号間干渉除去方法及び装置
JPH01233838A (ja) 判定帰還による符号間干渉除去方法およびその装置
JP2002026692A (ja) アダプティブフィルタおよびアダプティブフィルタのタップ係数更新方法
JPS6282830A (ja) 判定帰還による符号間干渉除去方法及び装置