JPS62247634A - 判定帰還型等化器 - Google Patents

判定帰還型等化器

Info

Publication number
JPS62247634A
JPS62247634A JP9074986A JP9074986A JPS62247634A JP S62247634 A JPS62247634 A JP S62247634A JP 9074986 A JP9074986 A JP 9074986A JP 9074986 A JP9074986 A JP 9074986A JP S62247634 A JPS62247634 A JP S62247634A
Authority
JP
Japan
Prior art keywords
output
signal
selector
received signal
subtracter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9074986A
Other languages
English (en)
Inventor
Akira Kanemasa
金政 晃
Akihiko Sugiyama
昭彦 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9074986A priority Critical patent/JPS62247634A/ja
Publication of JPS62247634A publication Critical patent/JPS62247634A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、波形伝送に際して発生する符号量干渉を除去
するために用いられる判定帰還型等化器に関する。
し従来の技術〕 波形伝送の際に生ずる符号量干渉を除去する公知の技術
として判定帰還型等化器が知られている。(アイイーイ
ーイー・トランザクションズ・オン・コミュニケイショ
ンズ(IEEE TRANSACTIONS ON C
OMMUNIC八T10NS)へ2巻 3号、1984
年、258〜266ページ、) 第7図に、判定帰還型等化器の従来例を示す。
第7図の回路は伝送路を介して送信側と接続されている
。ここでは簡単のため、ベースバンド伝送を仮定して説
明する。
第7図において、入力端子1には伝送路から符号量干渉
を受けた受信信号が供給され、減算器2に入力される。
:/JA算器2では入力端子1に供給された受信信号か
らアダプティブ・フィルタ5で生成された擬似符号間干
渉信号を差し引いた差信号(=残留符号量干渉成分を含
む受信信号、[残留符号器干渉成分]=[符号量干渉成
分]−[擬似符号間干渉信号])が得られ、判定器3、
減算器6に供給される。判定器3では減算器2の出力か
ら受信信号データを判定し、その判定結果を出力端子4
と自動利得調整器(以下、A G Cと略記〉7とアダ
プティブ・フィルタ5に供給する。アダプティブ・フィ
ルタ5で適応的に生成された擬似符号間干渉信号は、減
算器2の一方の入力とじて供給される。AGC7に供給
された判定器3の出力信号はγ倍(γは正数)されて減
算器6に入力される。AGC7から減算器6に供給され
た信号は、減算器6に供給された前記差信号から減算さ
れ、制御信号としてAGC7に帰還される。AGC7で
は、減算器6から帰還された制御信号を用いて減算器6
の出力が残留符号量干渉成分に等しくなるようにγを修
正する。すなわち、減算器6とA G C7からなる閉
ループ回路は、減算器2の出力である差信号中の残留符
号量干渉成分だけを抽出するように動作する。これは、
AGC7において減算器6の出力信号と判定器3の出力
信号の相関をとることにより、AGC7の出力信号の利
得を適応的に定めることで実現される。減算器6の出力
である残留符号量干渉成分はアダプティブ・フィルタ5
にも供給され、係数更新に使用される。減算器2、判定
器3、アダプティブ・フィルタ5からなる閉ループ回路
は、入力端子1に供給される受信信号が受けた符号量干
渉を除去するように動作する。そこで、アダプティブ・
フィルタ5について詳細に説明する。
第8図は、第7図のアダプティブ・フィルタ5のブロッ
ク図を示したものである。第8図における入力信号10
6及び107は、それぞれ第7図の判定器3の出力信号
である二値データ系列及び減算器6の出力信号に対応し
ている。また、第8図における出力信号108は第7図
のアダプティブ・フィルタ5の出力信号に対応している
。入力信号106は、遅延素子1001、乗算器10i
n 、101r 、 ・・・、l0IR−1及び係数発
生器102o 、1021、−.102R−1に供給さ
れる。それぞれT秒の遅延を与える遅延素子100、.
100□、・・・、  100 N/R−1は、この順
番に接続されており、各々フリップ・フロップで実現す
ることができる。ここでNは正の整数であり、RはNの
約数とする。また、入力信号106のデータ周期はT秒
である。遅延素子100+  (i=1.2.・・・、
 N/R−1)の出力はそれぞれ、乗算器10IJ 、
l0IJ+1 、・・・、 101 J+R−1及び係
数発生器102J 、 102J+1 、・・・、10
2j+R−1に供給される。但し、j=ixRである。
乗算器101に、101に+λ、・・・、l0IR+□
R(k・0.I、・・・。
R−1>ではそれぞれ係数発生器102に、102に+
R+・・・、102にやN−Rの出力である各係数と入
力データが掛けられた後、各乗算結果はすべて加算器1
03.に入力されて加算される。R個の加算器103o
 、1031.・・・、103R−1の出力はスイッチ
104の接点入力となる。スイッチ104はT秒を周期
とする多接点スイッチであり、R個の加算器103o 
、1031、−.103ト1の出力をこの順にT/R秒
毎に選択して出力し、擬似符号間干渉信号108をT/
R秒毎に発生する。Rは補間定数(インタボレーション
・ファクタ)と呼ばれ、所要の信号帯域内で符号量干渉
を除去するために、通常Rは2以上で偶数となる。一方
、スイッチ104と同期して動作するスイッチ105は
スイッチ104と入出力が逆転している。即ち、スイッ
チ105は入力信号107をT/R秒毎にR個の接点に
順番に分配する機能を果たす。スイッチ105の各接点
出力は、同期して動作するスイッチ104に対応した接
点に入力される信号経路に存在する係数発生器に供給さ
れている4次に、係数発生器について詳細に説明する9 第9図は第8図の係数発生器1021 ()・(+ 、
 I 。
・・・、N−1)のブロック図を示したものである。第
9図の入力信号200は第8図の入力信号106又は遅
延素子100+ 、1002 、 ・=、100N/、
−1から出力される信号に対応している。また、第9図
の誤差信号201は、第8図におけるスイッチ105の
接点出力に対応している。さらに、第9図の出力信号2
03は第8図における係数発生器1022の出力に対応
している。第9図において、入力信号200及び201
は乗算器204に供給され、その乗算結果は加算器20
5の一方の入力となる。加算器205の出力はT秒の遅
延素子206を介して帰還されており、T秒毎に行なわ
れる係数の更新は、乗算器204に供給されている入力
信号200及び201の相関値を1サンプル前の係数値
に加えることにより実現される。出力信号203がその
係数値を示す。
〔発明が解決しようとする問題点〕
以上、第8図、第9図を参照して説明した第7図のアダ
プティブ・フィルタ5が適応動作を行なうためにはアダ
プティブ・フィルタ5に正しく残留符号量干渉成分が供
給される必要がある。ところが、減算器2の出力信号で
ある差信号には残留符号量干渉成分以外の信号も含まれ
ているので、減算器2の出力信号を直接アダプティブ・
フィルタ5に供給したと仮定すると、アダプティブ・フ
ィルタ5の適応能力が失われることになる。そこで、従
来は第7図に示したように、減算器6、AGC7を付加
して残留符号量干渉成分を抽出することにより、アダプ
ティブ・フィルタ5の適応動作を保証するという方法が
用いられて来た。ところが、このような制御方法では、
AGC7が必要になるとともに、十分な符号量干渉抑圧
度を得るためには、減算器6にAGC7がら供給される
、符号量干渉を受けていない受信信号を望ましいレベル
に保つという複雑な制御を必要とし、ハードウェア規模
が大きくなるという欠点があった。また、従来の判定帰
還型等化器は、受信信号の零交差点をサンプル点と一致
させる機能を有しておらず、伝送距離によって零交差点
の位相が変化するので、予め定められた判定タイミング
位相で最大のアイ・オープニングが得られなくなり、ク
ロ・ツク・ジッタに弱いという問題があった。
本発明の目的は、簡単で、ハードウェア規模が小さく、
かつ等化波形の零交差点がサンプル点と一致するような
判定帰還型等化器を提供することにある。
1問題点を解決するための手段〕 本発明によれば、受信信号と擬似符号間干渉信号との差
信号を得るための減算器と、前記差信号を受け復調デー
タを作り出す判定器と、該判定器から供給される前記復
調データ及び誤差信号を受け、適応的に擬似符号間干渉
信号を生成するためのアダプティブ・フィルタと、前記
減算器の出方を標本化して保持するための縦続接続され
た複数個のサンプル・ホールド回路と、前記減!、器の
出力と該縦続接続されたサンプル・ホールド回路の出力
との和または差を得るための演算器と、該演算器の出力
と零のいずれかを選択する第1のセレクタと、前記復調
データを受けて該第1のセレクタを切り換える信号を発
生するパターン・チェック回路と、前記第1のセレクタ
の出力と前記差信号のいずれかを前記復調データに基づ
いて選択する第2のセレクタと、前記差信号と前記第1
のセレクタの出力と前記第2のセレクタの出力のいずれ
かを受信信号の位相に基づいて選択し前記誤差信号とし
て出力するスイッチとを具備することを特徴とする判定
帰還型等化器が得られる。
また、本発明によれば、受信信号と擬似符号間干渉信号
との差信号を得るための減算器と、前記差信号を受け復
調データを作り出す判定器と、該判定器から供給される
前記復調データ及び誤差信号を受け、適応的に擬似符号
間干渉信号を生成するためのアダプティブ・フィルタと
1、前記減算器の出力を標本化して保持するための縦続
接続された複数個のサンプル・ホールド回路と、前記減
算器の出力と該縦続接続されたサンプル・ホールド回路
の出力との和または差を得るための演算器と、該演算器
の出力信号の極性を検出する第1の極性検出回路と、該
第1の極性検出回路の出力と零のいずれかを選択する第
1のセレクタと、前記復調データを受けてセレクタを切
り換える信号を発生ずるパターン・チェック回路と、前
記差信号の極性を検出する第2の極性検出回路と、前記
第1のセレクタの出力と前記第2の極性検出回路の出力
のいずれかを前記復調データに基づいて選択する第2の
セレクタと、前記第2の極性検出回路の出力と前記第1
のセレクタの出力と前記第2のセレクタの出力のいずれ
かを受信信号波形の位相に基づいて選択し前記誤差信号
として出力するスイッチとを具備することを特徴とする
判定帰還型等化器が得られる。
〔作用〕
本発明は、判定器出力を定数倍して残留符号量干渉成分
を含まない受信信号を生成し、差信号から差し引くとい
う従来の方法とは異なり、受信信号のアイ・パターンの
特性に注目し残留符号量干渉成分が伝送路符号によって
定まるある確率で正確に抽出されるように構成した。即
ち二値符号系を含む伝送路符号の受信信号のアイ・パタ
ーンの特性によれば、現在のサンプル値とMT秒(Mは
正整数、Tはデータ周期)前のサンプル値がほぼ同一の
値又は、逆極性で各々の絶対値がほぼ同一の値となる確
率の最小値は零でないある正の値をとる。従って、差信
号(=残留符号量干渉成分を含んだ受信信号)について
現在のサンプル値とMT秒砂面サンプル値の差又は和を
とることにより、零でないある正の確率で、残留符号間
干渉成分だけを抽出することができる。それゆえ、その
差又は和を誤差信号として用い、残留符号量干渉成分が
正しく抽出されたときだけ係数更新をおこなえば、アダ
プティブ・フィルタの適応動作が保証される。また、符
号量干渉成分を含まない受信信号が零交差するサンプル
位相はシンボル波形の中心と端にあり、このとき符号量
干渉成分を含まない受信信号は零であるから前記の操作
により残留符号量干渉成分を取り出すことは不要となる
反対にいえば、あるサンプル点に着目して前記差信号を
残留符号量干渉成分の代わりに用いて前記アダプティブ
・フィルタの係数を更新すれば、該サンプル点において
は受信信号が零交差することになる。そこで、サンプル
位相に依存して、前記の操作を実行するか否かを選択し
て出力し、該出力をアダプティブ・フィルタに供給する
ことにより適応動作を保証し、等化波形の零交差をサン
プル点に一致させるというのが本発明の作用である。
〔実施例〕
次に、図面を9照して本発明について、詳細に説明する
。第1図は本発明の一実施例分示すブロック図である。
同図において、第7図と同一の参照番号を付与された機
能ブロックは第7図と同一の機能を持つとする。第1図
と第7図の相違点は、サンプル・ホールド回路81,8
2.・・・、8p(p=MR>の縦続接続から成るブロ
ック、減算器9、セレクタ10、パターン・チェック回
路11、セレクタ13、スイッチ14からなる部分であ
り、その他の構成は第7図と全く同一である。
この回路について説明する前に、全体の構成について簡
単に述べる。
入力端子1に入力された受信信号は減算器2に供給され
る。減算器2においてアダプティブ・フィルタ5で発生
された擬似符号間干渉信号を差し引かれて得られた差信
号(=残留符号量干渉成分を含んだ受信信号)は、判定
器3、サンプル・ホールド回路81,8□、・・・、8
pの縦続接続から成るブロック及び減算器9に供給され
る。判定器3の出力は出力端子4とパターン・チェック
回路11とセレクタ13とアダプティブ・フィルタ5に
供給される。アダプティブ・フィルタ5、減算器2、サ
ンプル・ホールド回路81,82.・・・。
8pの縦続接続から成るブロック、減算器9、セレクタ
10.セレクタ13、スイッチ14からなる閉ループ回
路はアダプティブ・フィルタ5の適応動作を実現するも
のであり、パターン−チェック回路11は係数更新を選
択的に行なうように該閑ループ回路を制御する。セレク
タ13は、判定器3からの信号に基いてセレクタ10の
出力と減算器2の出力を選択してスイッチ14に供給す
る。
スイッチ14は、サンプル位相に基づいてセレクタ10
の出力、または減算器2の出力、またはセレクタ13の
出力を選択し、アダプティブ・フィルタ5に供給する。
アダプティブ・フィルタ5の構成については、第7図で
説明したものと同様に第8図及び第9図の回路構成と同
一でよい。次に、伝送路符号について述べる。
第2図(a>、(b)は二値符号の代表例としてのバイ
フェーズ符号を示したものであり、第3図はMSK (
ミニマム・シフト・キーイング)符号のパルス波形を示
したものである。第2図に示したようにバイフェーズ符
号では“0′°及び”。
1′′のデータに対して極性の反転したパルス波形を割
り当てる。両者のパルスは共に、■データ周期′r゛秒
の中心で極性が反転しており、1周期内で正負がバラン
スしているという特徴をもっている。これに対し、第3
図に示したように、MSK符号では4種類のパルス波形
を用意する。即ち、“0パ及び“1″のデータに対し、
それぞれ極性の反転した°゛+″+″モード”モードの
2種類のパルス波形を用意する。これら4種類の状態遷
移は、第3図では矢印で示されており、現時点のモード
は1シンボル前のモードにより決定される。このMSK
符号はシンボル波形の境界にて必ず極性が反転するとい
う性質を持っている。第2図及び第3図に示した伝送路
符号が伝送路を通って伝送され、符号量干渉を受けて第
1図の入力端子1に入力される。
第4図は第2図、第3図に示した伝送路符号を採用した
ときの受信信号アイ・パターン例を示す。第4図(a>
及び(b)は第2図、第3図に対応してそれぞれバイフ
ェーズ符号及びMSK符号のアイ・パターンである。同
図に示すように、受信信号アイ・パターンは、高域成分
が除去され丸みを帯びたものとなる。本来、受信信号ア
イ・パターンには符号量干渉成分が含まれているが、最
初説明を簡単にするために、図示したアイ・パターンは
波形等化が理想的に行なわれた場合で、符号量干渉成分
を含まないものとする。
いま、第4図(b)に示すMSK符号の受信信号アイ・
パターンの特性によれば、Mシンボル前の受信信号波形
を現在の受信信号波形に差し引くことによって受信信号
を相殺することができるのは、現在の受信信号波形とM
シンボル(Mは正整数)前の受信信号波形のデータとモ
ードが一致するときであり、この相殺の確率はMSK符
号の場合1/4となる。ここで、理想的でない場合につ
い゛て考えると、受信信号には残留符号量干渉成分が含
まれる。現在の残留符号量干渉成分とMシンボル前の残
留符号量干渉成分とは無相関であるから、Mシンボル前
の残留符号量干渉成分はランダム雑音とみなすことがで
きる。Mシンボル前の残留符号量干渉成分の振幅分布は
正負対称であり、確率は零でなく、ある正の値をとる。
従って、減算器9の出力信号に正確な残留符号量干渉成
分だけが抽出される確率は零でないある正の値をとるこ
とがわかる。また、一般に残留符号量干渉成分の大きさ
は受信信号に対して十分率である。従って、第4図に示
した波形を、理想的でない場合も含めて受信信号波形と
みなして差し支えない。それゆえ、減算器9の出力を用
いてアダプティブ・フィルタ5を制御すれば、適応動作
に妨害を与える受信信号が相殺され、適応動作が保証さ
れることになる。なお、現在の受信信号波形とMシンボ
ル前の受信信号波形のデータとモードが一致するという
条件が満足されない場合は、受信信号が相殺されないか
ら、受信信号のデータとモードをチェックし、係数更新
を停止する必要がある。この係数更新の制御はパターン
・チェック回路11とセレクタ10によって実現される
パターン・チェック回路11は現在の受信信号とMT秒
砂面受信信号波形のデータとモードが等しいことを検出
し、それ以外の場合はアダプティブ・フィルタ5の係数
更新を停止するためのもので、第5図に示す回路で実現
できる。この回路には、判定器3の出力信号を構成する
データ信号51とモード信号52が入力される。モード
信号52はモード“+″、゛−″に対応して、“1″。
“0′”の値となる。なお、゛第1図において、判定器
3とパターン・チェック回路11及び判定器3とアダプ
ティブ・フィルタ5を結ぶ経路は1本の線で表示しであ
るが、MSK符号を採用した場合にはデータ信号51と
モード信号52に対応する2本の経路を有する。MT秒
の遅延を与える遅延素子53と否定排他的論理和回路(
XNOR) 55によって、現在の信号とMT秒砂面信
号のデータ信号が一致するかどうかが調べられる。これ
は、データ信号51と該信号を遅延素子53でMT秒遅
延させた信号との否定排他的論理和をXN0R55でと
るこことにより、実現される。 XN0R55の出力は
論理積回路(AND)59の一方の入力となる。同様に
してモード信号52と該信号を遅延素子56でMT秒遅
延した信号との否定排他的論理和を否定排他的論理和回
路(XNOR58)でとり、出力を人ND59のもう一
方の入力とする。入N059はデータ信号の一致出力と
モード信号の一致出力の論理積をとり制御信号60とす
る。該制御信号60は第1図のセレクタ10に供給され
る。なお1、MT秒の遅延を与える遅延素子53.56
はフリップ・フロップをM個直列接続することにより実
現される。
セレクタ10はパターン・チェック回路11から制御信
号60を受け、該制御信号60により減算器9の出力信
号又は零を選択してセレクタ13及びスイッチ14に供
給する。セレクタ10が減算器9の出力信号をセレクタ
13及びスイッチ14に供給するのは、既に説明したよ
うに、現在の受信信号とMT秒砂面受信信号のデータと
モードが一致することをパターン・チェック回路11が
検出したときである。セレクタ10とパターン・チェッ
ク回路11により、正確に残留符号量干渉成分が抽出さ
れたときは該残留符号量干渉成分が、その他の場合は零
がセレクタ10の出力に得られる。次にセレクタ10の
出力はスイッチ14に供給される。スイッチ14にはセ
レクタ10の出力の池に減算器2の出力とセレクタ13
の出力が供給されている。セレクタ13はセレクタ10
の出力と減算器2の出力を判定器3の出力であるデータ
信号によって切り換え、データ信号が°“0゛に対応す
るときはセレクタ10の出力分、1″に対応するときは
減算器2の出力を選択して、スイッチ14に供給する。
従って、セレクタ13の出力は、データ信号が“0゛に
対応するときはサンプル・ホールド回路8□、8□、・
・・。
8Pの縦続接続から成るブロックと減算器9によって収
り出された残留符号量干渉成分を、1”′に対応すると
きは減算器2の出力、すなわち差信号となる。一方、第
1図において、スイッチ14はT/R秒のレートで動作
する。ただし、Rは補間定数で、第1図はR=4の場合
を表わしている。第4図の受信信号アイ・パターンの例
を参照すれば明らかなように、サンプル位相を選択する
ことにより、受信信号の零交差点とサンプル点を一致さ
せることができる。これは、あるサンプル点が受信信号
を零交差点となるように判定帰還型等化器を動作させる
ことが可能であることを示している。零交差点と一致し
たサンプル点では、減算器2の出力である前記差信号は
残留符号量干渉成分そのものとなり、サンプル・ホール
ド回路8+ 、82 、・・・、8pの縦続接続から成
るプロ・ンクと減算器9を用いて残留符号量干渉成分を
収り出す必要がない。反対にいえば、あるサンプル点に
着目して前記差信号を残留符号量干渉成分の代わりに用
いて前記アダプティブ・フィルタの係数を更新すれば、
該サンプル点においては受信信号が零交差することにな
る。そこで、サンプル位相に応じてアダプティブ・フィ
ルタ5に供給する信号を区別する。第4図に示すように
、T/4秒離れたサンプル点をto 、t、、t2.t
、とすると、零交差点と一致するサンプル点はT秒内に
tl)とt2の2回存在し、そのうちtoは無条件に、
t2は°゛1″′のデータが受信されたときだけ、零交
差点を発生する。スイッチ14の入力接点の一番左の端
子が1.で選択されるようにすれば、スイッチ14の入
力端子は左から順にtO+tl 、t2.t、に対応し
て選択される。すなわち、スイッチ14の人力接点はt
o〜t3の順に減算器2、セレクタ10、セレクタ13
、セレクタ10の出力に接続され、以下これを順次繰り
返す。スイッチ14の動作は以下のことを意味する。す
なわち、第4図から明らかなように、tl。
t3では受信信号は零交差点ではないのでセレクタ10
の出力を用いて、toでは零交差点なので減算器2の出
力を用いて、t2では判定器3の出力に応じてセレクタ
10と減算器2の出力を切り換えるセレクタ13の出力
を用いて、アダプティブ・フィルタ5の係数更新が行な
われる。以上の説明ではR=4としたが、Rが任意の偶
数でもよいことは明らかである。
第1図のアダプティブ・フィルタ5により発生された擬
似符号間干渉信号は、減算器2に供給される。減算器2
では入力端子1の入力信号である受信信号から擬似符号
間干渉信号を差し引いた差信号(=残留符号量干渉成分
を含んだ受信信号、[残留符号量干渉成分]=[符号量
干渉成分]−[擬似符号間干渉信号])が得られ、判定
器3゜スイッチ14.サンプル・ホールド回路8.。
8□、・・・、8pの縦続接続から成るブロック、減算
器9に供給される。セレクタ10で減算器9の出力信号
または零がパターン・チェック回路11の出力信号によ
って選択され、セレクタ13及びスイッチ14に供給さ
れる。一方、セレクタ13において判定器3の出力によ
ってセレクタ10の出力と減算器2の出力のいずれかが
選択され、減算器2の出力と共にスイッチ14に供給さ
れる。
スイッチ14は、セレクタ10の出力、減算器2の出力
、セレクタ13の出力のいずれかをサンプル位相によっ
て選択し、アダプティブ・フィルタ5に供給する。判定
器3で判定された結果はアダプティブ・フィルタ5に供
給されると同時に出力端子4に現われる。アダプティブ
・フィルタ5はスイッチ14の出力信号を用いて係数更
新を行なう。
また、減算器9とセレクタ10の間、減算器2とセレク
タ13及びスイッチ14の間の2ケ所に極性検出器を配
しても、アダプティブ・フィルタ5の適応動作は行なわ
れる。このとき、セレクタ10の入力は残留符号量干渉
成分の極性、減算器2からセレクタ13及びスイッチ1
4に供給される信号は前記差信号の極性となる。
第6図は本発明の他の実施例を示すブロック図である。
同図において、第1図と同一の参照番号を付与された機
能ブロックは第1図と同一の機能を持つとする。第6図
と第1図の相違点は、第1図の減算器9が加算器12に
置き換えられていることであり、その他の部分は全く同
一である。
従って、第6図では減算器2の出力である差信号に関し
、現在の差信号の値とMT秒砂面差信号の値との和が加
算器12の出力に現われ、この和の値をアダプティブ・
フィルタ5の制御に用いることになる。このとき、第5
図に示したパターン・チェック回路においてモード信号
の一致を検出するXN0R58の代わりに排他的論理和
回路を用いて、モード信号の不一致を検出する必要があ
る。
また、第1図において、サンプル・ホールド回路81.
82.・・・、8pの標本化に要する時間は無視できる
と仮定していたが、この仮定が成立しない場合にはサン
プル・ホールド回路の個数は([PT/(T−R8] 
+1+個以上用意すれば良い。ここに、δはサンプル・
ホールド回路が標本化に要する時間、[X]はXを越え
ない最大の整数、p=M×Rである。各サンプル・ホー
ルド回路のサンプル周期は常にT/Rで等しい。いま、
隣り合ったサンプル・ホールド回路の位相は互いに(T
/R−δ)だけずれている。このとき、ひとつのサンプ
ル・ホールド回路では標本化に要する時間δを差し引い
た(T/R−δ)秒だけサンプル値がホールドされる9
例えば、M=1.R=4.δ・T/32のとき、サンプ
ル・ホールド回路の個数は5個以上用意すればよく、5
個のサンプル・ホールド回路を直列接続した場合、全体
のホールド時間は35T/32となる。これは5個のサ
ンプル・ホールド回路の直列接続で実現できる最木のホ
ールド時間である。全体のホールド時間をTにするには
、隣り合ったサンプル・ホールド回路のサンプル位相を
順にT15だけずらせばよい。また、4つのサンプル・
ホールド回路のサンプル位相を順に7T/32ずらし、
残りの1つを前段のサンプル・ホールドのサンプル位相
に対して4T/32ずらせても全体のホールド時間をT
にすることができる。このように、隣りきったサンプル
・ホールド回路のサンプル位相を適当にずらすことによ
って、全体のホールド時間をTにすることができる。同
様にして、T/Rより小さい、いかなるδに対しても、
十分な数のサンプル・ホールド回路を直列に接続してサ
ンプル位相を適当に選べば、任意のホールド時間を得る
ことができる。従って、一般に標本化に要する時間が無
視できない場合でもTの整数倍の任意のホールド時間を
得ることができる。さらに、第1図の説明と同様に、加
算器12とセレクタ10の間、減算器2とセレクタ13
及びスイッチ14の間に極性検出器を配することにより
、残留符号量干渉成分の極性と前記差信号の極性を用い
てアダプティブ・フィルタ5の適応動作を行なわせるこ
とができる。
以上、本発明を実施例に基づいて詳細に説明したが、M
SK符号を採用した場合゛0”と“1″に対するパルス
波形が異なることと、各々“−十”モードと°“−”モ
ードを有するという2つの理由により、アダプティブ・
フィルタ5の構成は第8図の場合と若干異なる。即ち、
“0”及び1″のパルス波形が異なることに対応させて
タップ係数を2種類用意し個別に更新させる必要がある
こと、また、パルス波形の正負のバランスが不完全な場
合には、判定器3により受けたモード信号により、係数
を区別することが必要となる。
これまで、MSK符号を例にして本発明の詳細な説明し
てきたが、伝送路符号とし、例えば、第2図に示したバ
イフェーズ符号を用いることができる。バイフェーズ符
号を用いた場合には、第4図(a>に示した波形が受信
信号となるので、パターン・チェックの方式をバイフェ
ーズ符号特有のものにしなければならない。第4図(a
>を参照すると、パターン・チェック回路は着目した2
つのシンボル波形の前後各1シンボル波形、合計6シン
ボル波形のパターンを検出してアダプティブ・フィルタ
5の適応動作を制御しなければならない。バイフェーズ
符号の場合には、さらに、セレクタ13の制御信号がM
SK符号とは異なる。すなわち、第4図のt2のサンプ
ル点で受信信号が零の値をとるかとらないかに依存して
セレクタ13は出力信号を選択するが、バイフェーズ符
号の場合はt2がシンボル波形の境界なので、連続した
2個のシンボル波形に対応してセレクタ13を切り換え
るための回路を用いる必要がある。これらの符号以外の
伝送路符号についても同様に考えると、受信信号パター
ンを検出してアダプティブ・フィルタ5の係数更新を制
御すれば、残留符号量干渉成分をある確率で正確に取り
出すことができることは明らかである。
し発明の効果〕 以上詳細に述べたように、本発明によれば、差信号につ
いて、現在の値とMT秒砂面値との差又は和をとること
により受信信号に含まれる残留符号量干渉成分は零でな
いある正の値の確率で正確に抽出される。従って、前記
の差又は和を用い、さらに残留符号量干渉成分が正確に
抽出されるような受信信号波形の組み合わせを検出して
、サンプル位相に対応して前記の和または差と前記差信
号を選択しつつつ係数更新を行なってアダプティブ・フ
ィルタを制御することにより適応動作が保証できるから
、複雑な制御を必要とせず簡単でかつハードウェア規模
の小さい判定帰還型等化器を提供できる。また、本発明
によれば、受信信号の零交差点をサンプル点に一致させ
ることができるから、伝送距離によらず判定タイミング
位相を常に最適に保持でき、クロック・ジッタに強いと
いう利点を有する。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック図、第2図は
(a>、(b)、第3図は伝送路符号を説明する図、第
4図(a)、(b)は第2図及び第3図の伝送路符号に
対応したアイ・パターンを示す図、第5図は第1図中の
パターン・チェック回路を示す図、第6図は本発明の他
の実施例を示すブロック図、第7図は判定帰還型等化器
の従来例を示すブロック図、第8図は第7図中のアダプ
ティブ・フィルタ5のブロック図、第9図は第8図中の
係数発生器のブロック図である。 第1図において、1・・・入力端子、2・・・減算器、
3・・・判定器、4・・・出力端子、5・・・アダプテ
ィブ・フィルタ、81,82.・・・、8p・・・サン
プル・ホールド回路、9・・・減算器、10.1:3・
・・セレクタ、11・・・パターン・チェック回路、1
4・・・スイッチをそれぞれ表わしている。また、第6
図において、1・・・入力端子、2・・・減算器、3・
・・判定器、4・・・出力端子、15・・・アダプティ
ブ・フィルタ、81,82.・・・、8P・・・サンプ
ル・ホールド回路、10.13・・・セレクタ、11・
・・パターン・チェック回路、12・・・加算器、14
・・・スイッチをそれぞれ示す。 、イ 代理人 弁理士   内 原   L111\N− 第2図 ゛○゛パ°ド (1)(b) 千3図 第4図 (0L) (b) 第5図 々9 第9図

Claims (2)

    【特許請求の範囲】
  1. (1)受信信号と擬似符号間干渉信号との差信号を得る
    ための減算器と、前記差信号を受け復調データを作り出
    す判定器と、該判定器から供給される前記復調データ及
    び誤差信号を受け、適応的に擬似符号間干渉信号を生成
    するためのアダプティブ・フィルタと、前記減算器の出
    力を標本化して保持するための縦続接続された複数個の
    サンプル・ホールド回路と、前記減算器の出力と該縦続
    接続されたサンプル・ホールド回路の出力との和または
    差を得るための演算器と、該演算器の出力と零のいずれ
    かを選択する第1のセレクタと、前記復調データを受け
    て該第1のセレクタを切り換える信号を発生するパター
    ン・チェック回路と、前記第1のセレクタの出力と前記
    差信号のいずれかを前記復調データに基づいて選択する
    第2のセレクタと、前記差信号と前記第1のセレクタの
    出力と前記第2のセレクタの出力のいずれかを受信信号
    の位相に基づいて選択し前記誤差信号として出力するス
    イッチとを具備することを特徴とする判定帰還型等化器
  2. (2)受信信号と擬似符号間干渉信号との差信号を得る
    ための減算器と、前記差信号を受け復調データを作り出
    す判定器と、該判定器から供給される前記復調データ及
    び誤差信号を受け、適応的に擬似符号間干渉信号を生成
    するためのアダプティブ・フィルタと、前記減算器の出
    力を標本化して保持するための縦続接続された複数個の
    サンプル・ホールド回路と、前記減算器の出力と該縦続
    接続されたサンプル・ホールド回路の出力との和または
    差を得るための演算器と、該演算器の出力信号の極性を
    検出する第1の極性検出回路と、該第1の極性検出回路
    の出力と零のいずれかを選択する第1のセレクタと、前
    記復調データを受けてセレクタを切り換える信号を発生
    するパターン・チェック回路と、前記差信号の極性を検
    出する第2の極性検出回路と、前記第1のセレクタの出
    力と前記第2の極性検出回路の出力のいずれかを前記復
    調データに基づいて選択する第2のセレクタと、前記第
    2の極性検出回路の出力と前記第1のセレクタの出力と
    前記第2のセレクタの出力のいずれかを受信信号波形の
    位相に基づいて選択し前記誤差信号として出力するスイ
    ッチとを具備することを特徴とする判定帰還型等化器。
JP9074986A 1986-04-18 1986-04-18 判定帰還型等化器 Pending JPS62247634A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9074986A JPS62247634A (ja) 1986-04-18 1986-04-18 判定帰還型等化器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9074986A JPS62247634A (ja) 1986-04-18 1986-04-18 判定帰還型等化器

Publications (1)

Publication Number Publication Date
JPS62247634A true JPS62247634A (ja) 1987-10-28

Family

ID=14007245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9074986A Pending JPS62247634A (ja) 1986-04-18 1986-04-18 判定帰還型等化器

Country Status (1)

Country Link
JP (1) JPS62247634A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006345532A (ja) * 2005-06-09 2006-12-21 Agilent Technol Inc 信号整形回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006345532A (ja) * 2005-06-09 2006-12-21 Agilent Technol Inc 信号整形回路

Similar Documents

Publication Publication Date Title
CA1258296A (en) Decision feedback equalizer with a pattern detector
JP2689926B2 (ja) ダイバーシティ受信機
US4237554A (en) Coefficient tap leakage for fractionally-spaced equalizers
CA2079292C (en) Fast response matched filter receiver with decision feedback equalizer
AU615864B2 (en) Demodulator with composite transversal equalizer and eye detection clock synchronizer
JP3169646B2 (ja) 交差偏波干渉補償器
JP2865710B2 (ja) 変調指数0.5の2進連続位相被角度変調データ信号の等化復調配置
JPS62247634A (ja) 判定帰還型等化器
JPS62247633A (ja) 判定帰還による符号間干渉除去方法及び装置
JP2518690B2 (ja) トランスバ―サルフィルタ制御回路
JPS62247631A (ja) 判定帰還型等化方法及び装置
JPS62247632A (ja) 判定帰還による符号間干渉除去装置
JPS62247630A (ja) 判定帰還による符号間干渉除去方法及び装置
JPS6249732A (ja) 判定帰還型等化方式
JPS6248816A (ja) 判定帰還型等化方式
JPS62207031A (ja) 判定帰還型等化器
JPS6282828A (ja) 判定帰還による符号間干渉除去方法及び装置
JPH01188036A (ja) 判定帰還型等化方式
JPH01149618A (ja) 判定帰還型等化方式
JPS6282830A (ja) 判定帰還による符号間干渉除去方法及び装置
JPH01238325A (ja) 判定帰還による符号間干渉除去方法およびその装置
JPH01233836A (ja) 判定帰還による符号間干渉除去方法およびその装置
JPS6282827A (ja) 判定帰還による符号間干渉除去方法及び装置
JPS6253029A (ja) 判定帰還による符号間干渉除去方法
JPH01233838A (ja) 判定帰還による符号間干渉除去方法およびその装置