JPS62243053A - バスシステム - Google Patents

バスシステム

Info

Publication number
JPS62243053A
JPS62243053A JP8774186A JP8774186A JPS62243053A JP S62243053 A JPS62243053 A JP S62243053A JP 8774186 A JP8774186 A JP 8774186A JP 8774186 A JP8774186 A JP 8774186A JP S62243053 A JPS62243053 A JP S62243053A
Authority
JP
Japan
Prior art keywords
control device
polling
control
bus
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8774186A
Other languages
English (en)
Inventor
Motoharu Taura
田浦 元治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP8774186A priority Critical patent/JPS62243053A/ja
Publication of JPS62243053A publication Critical patent/JPS62243053A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/22Handling requests for interconnection or transfer for access to input/output bus using successive scanning, e.g. polling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、バックプレーン上にバスが固定的に配線さ
れるバスシステムに関するものである。
〔従来の技術〕
第3図は従来のポーリングライン制御方式を示す構成図
である。
図において、1a〜ICは制御装置であり、各々共通バ
ス2とバス制御線3を使用して入出力動作を行なう。
4は共通バス2をどの制御装置1a〜ICに取得させる
かの制御を行なうバス仲裁装置(以下バスアービタと称
す)であり、ポーリングライン5aを出力する。6は上
記信号を各装置に接続するプリント基板などのバックプ
レーンであり、上記各装置を実装できる構造を持つ。
尚、ポーリングライン53〜5dはディジーチェイン接
続により各制御装置1a−1cの各入力端Aと各出力端
Bが図に示すように接続される。
次に動作について説明する。各制御装置1a〜1c、例
えばここでは制御装置1cがバス取得要求の信号をバス
制御線3に出力した時、バスアービタ4はポーリングラ
イン5aを有効にする。ところが、バックプレーン6を
経て制御装置1aに取込まれたポーリングライン5aは
、この制御装置la内で自身が要求を出していないため
、ポーリングライン5bに有効信号が出力され制御装置
1bに供給される。同様にしてポーリングライン5cに
有効信号を出力する。
これにより制御装置ICはポーリングライン5dを無効
とすると共に、バスを取得したとして制御線3へ使用中
の信号を出力し、他制外装置la、lbに対して人出力
を開始し、終了した時点で使用中の信号を無効としてバ
スを解放する。
一方、バスアービタ4はバス使用中の信号が有効となっ
た時点でポーリングライン5aを無効とし、このことに
よりバス使用中の信号が無効となり、再度バス取得要求
があれば上記と同様な動作を行なう。
尚、上記従来例では要求が単独の場合について述べたが
、複数の要求が重った場合、ポーリングライン13〜I
Cの接続順位により順次動作する。
〔発明が解決しようとする問題点〕
従来のポーリングライン制御が行なわれるバスシステム
は以上のように構成され、またポーリングラインが単純
にディジーチェイン接続されているため最終順位の制御
装置以外の制御装置が実装されていない場合、またはバ
ックプレーン上から抜かれた場合、その位置のポーリン
グラインをノ゛イックプレーン上で線材等により接続す
るか、またはダミーのボードを実装するか、あるいは最
終順位にあるボードを実装する等の手作業を必要どし、
かつ作業を行なう上でそのバスシステムの少なくともポ
ーリングラインの接続方法を理解している必要があるこ
となども含めてシステムの機能追加、削除等の変更に際
して間違いを起しやすい人の判断を多分に必要とすると
いう問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、バックプレーンからの制御装置の挿抜に応じ
て自動的にポーリングラインの接続制御を行なうことが
できるバスシステムを得ることを目的とする。
〔問題点を解決するための手段〕
この発明に係るバスシステムは、複数の制御装置1及び
バス仲裁装置4が搭載され、それら各装置に共通バス及
びポーリングライン5a〜5dが固定配線されるバック
プレーン6上に、上記制御装置のポーリングライン5a
〜5dの入力端Aと出力端B間をバイパス可能なバイパ
ス手段を設け、上記制御装置1のバックプレーン6上へ
の有無に応じて該制御装置1の上記入力端Aと出力端B
間をバイパスするようにしたものである。
〔作用〕
この発明におけるバイパス手段は、対応する制御装置l
の搭載有無に応じて該制御装置1の入力端Aと出力端B
間を自動的にバイパスするので、バックプレーン上の制
御装置が挿抜された時、自動的にポーリングライン5a
〜5dがバス、またはディジーチェインされ、人手を介
することがない。
〔発明の実施例〕 以下、この発明の一実施例を図について説明する。
第1図において、la〜IC%2〜4.5a〜5c、6
、及びA、Bは第3図と同一のものであり、ここではそ
の説明を省略する。7は各々の制扉装置からの実装有無
を示す信号線、8はポーリングライン制御回路(バイパ
ス手段)である。
第2図は上記ポーリングライン制御回路8の詳細を示す
回路図であり、図において9は3ステート出力をもつ集
積回路(以下ICと称す)を示す。
このrcは信号′!IA7に接続されている出力状態制
御端子Cが有効論理ならばポーリングライン5bの論理
をポーリングライン5cに出力し、無効論理ならばIC
9の出力を高インピーダンスとしてこの出力に接続され
ているポーリングラインに影響を与えない機能を持つ。
10は信号線7の信号が開状態のとき、IC9の出力状
態制御端子Cを有効論理に定めるための抵抗器である。
次に、この発明の作用について説明する。各制御装置1
3〜ICがバスを取得する動作1手順については従来技
術と同じであり、ここではその説明を略す。
この発明の特徴的な作用は、ポーリングライン制御回路
8の働きにある。−例として、制御装置la、Ib、l
cが実装されていた場合、各ポーリング制御回路8は信
号線7に現われる実装有無信号により、IC9の出力状
態制御端子りを無効とするためにIC9の出力は高イン
ピーダンス状態となり、電気的にIC9の出力は解放さ
れ、ポーリングライン5a〜5dは各制御回路を経由し
て出力される。
この状態において、制御装置tlbをバックプレーン6
から抜いた場合、実装有無信号が解放状態となり抵抗器
10によってIC9の出力状態制御端子りが有効論理に
され、このことによって途切れていたポーリングライン
5aないし5dがIC9を通して自動的に供給され、抜
かれた部分のポーリングライン5aないし5dがバイパ
スされる。
この抜かれた部分に再度、制御装置を挿入した場合は、
出力状態制御端子りが接続されることによりIC9の出
力が解放状態となり、自動的に制御装置1bを経由した
ポーリングライン5bの供給となる。
なお、上記実施例ではバスの優先制御に用いるポーリン
グラインについて示したが、割込要求の優先制御に用い
るディジーチェイン接続されたポーリングラインに採用
してもよく、上記実施例と同様の効果を奏する。
〔発明の効果〕
以上のように、この発明によればディジーチェイン接続
されるポーリングラインのチェーン接続を、制御装置の
挿抜に応じて自動的に伝えるように構成したので、シス
テムの追加、削除等の変更、及び保守作業等に際して、
ポーリングラインを意識することなく、間違いを起しや
すい人の介入を最小限のボードの挿抜という操作で可能
となり、敏速かつ確実に行なううえ、自動化が行なえる
という効果が得られる。
【図面の簡単な説明】
第1図はこの発明の一実施例によるバスシステムを示す
構成図、第2図は第1図のポーリングライン制御回路の
詳細を示す回路図、第3図は従来のポーリングライン制
御によるバスシステムを示す構成図である。 1・・・制御装置、4・・・バス仲裁装置、5a〜5d
・・・ポーリングライン、6・・・バックブレーン、8
・・・ポーリングライン制御回路(バイパス手段)、9
・・・集積回路、A・・・入力端、B・・・出力端、D
・・・出力状態制御端子(制御入力端)である。 なお、図中、同一符号は同一、または相当部分を示す。

Claims (2)

    【特許請求の範囲】
  1. (1)共通バスから複数の制御装置に共通に接続される
    とともに、上記各制御装置の優先順位に従ってポーリン
    グラインが順次ディジーチェイン接続され、バス仲裁装
    置が上記制御装置から上記共通バスの取得要求を受ける
    ことによって上記ポーリングラインに上記共通バスの使
    用権を与えるための有効信号を出力するバスシステムに
    おいて、上記複数の制御装置及びバス仲裁装置が搭載さ
    れ、かつ少なくとも上記共通バス及びポーリングライン
    が固定配線されるプリント基板等のバックプレーン上に
    、上記制御装置のポーリングライン入力端に入力する上
    記有効信号をこのポーリングラインの出力端にバイパス
    可能なバイパス手段を上記各制御回路に対応して設け、
    上記バイパス手段は制御装置のバックプレーン上への搭
    載時には上記有効信号を該制御装置内に入力させ、非搭
    載時には該有効信号を上記バイパス手段によりバイパス
    させるようにしたことを特徴とするバスシステム。
  2. (2)上記バイパス手段は3ステートの集積回路からな
    り、該集積回路の入力側及び出力側を制御装置の夫々ポ
    ーリングライン入力端及び出力端に接続するとともに、
    該集積回路の制御入力端を上記制御装置の所定電位出力
    点に接続し、該所定電位出力点からの所定電位を検出し
    た時、該集積回路の出力側をハイインピーダンスとし、
    該所定電位が検出されない時に上記制御装置の入力端に
    入力する有効信号を出力端にバイパスさせるよう構成し
    たことを特徴とする特許請求の範囲第1項記載のバスシ
    ステム。
JP8774186A 1986-04-16 1986-04-16 バスシステム Pending JPS62243053A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8774186A JPS62243053A (ja) 1986-04-16 1986-04-16 バスシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8774186A JPS62243053A (ja) 1986-04-16 1986-04-16 バスシステム

Publications (1)

Publication Number Publication Date
JPS62243053A true JPS62243053A (ja) 1987-10-23

Family

ID=13923352

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8774186A Pending JPS62243053A (ja) 1986-04-16 1986-04-16 バスシステム

Country Status (1)

Country Link
JP (1) JPS62243053A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01147671A (ja) * 1987-12-02 1989-06-09 Hitachi Ltd グラフイツク表示制御装置
JPH0277753U (ja) * 1988-11-30 1990-06-14
JPH03116352A (ja) * 1989-09-29 1991-05-17 Imajika:Kk ビデオ信号パイプラインバス

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01147671A (ja) * 1987-12-02 1989-06-09 Hitachi Ltd グラフイツク表示制御装置
JPH0277753U (ja) * 1988-11-30 1990-06-14
JPH03116352A (ja) * 1989-09-29 1991-05-17 Imajika:Kk ビデオ信号パイプラインバス

Similar Documents

Publication Publication Date Title
EP0458304A1 (en) Direct memory access transfer controller
US4528626A (en) Microcomputer system with bus control means for peripheral processing devices
GB1567314A (en) Computer system
JPS62243053A (ja) バスシステム
CN101169767B (zh) 访问控制设备及访问控制方法
JP2002032326A (ja) 拡張スロットホットプラグ制御装置
JP2800540B2 (ja) パネル監視方式
JPH01205312A (ja) バス変換装置
JP2667285B2 (ja) 割込制御装置
JPS6213155Y2 (ja)
JPH07104795B2 (ja) エラ−検出方式
JPS58125124A (ja) パラレルバス制御装置
JPS619747A (ja) バス制御装置
JPH0540457Y2 (ja)
JPS59103121A (ja) 情報処理装置
JPS6388666A (ja) バス調停制御装置
JPS62127962A (ja) マイクロコンピユ−タ
JPH02210515A (ja) システムのリセット方式
JPH03288205A (ja) プログラマブルコントローラシステム
JPH073031U (ja) バス結合装置
JPS63168738A (ja) 論理回路シミユレ−シヨン装置
JPH04245340A (ja) 拡張システム監視方式
JPS61127032A (ja) メモリ書込制御方式
JPH04117585A (ja) マイクロコンピュータ
JPH06208541A (ja) マルチタスクシステムにおけるバス制御装置