JPS62237555A - 入出力制御装置の制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はＣＩ）Ｕ　（中央処理装置）に接続されたチ
ャネルと、そのチャネルに制御される複数の入出力制御
装ｆｉｔＣ以下ＩＯＣと略記する）間のデータの入出力
の制御に関するものである。

〔従来の技術〕

第１図はこの発明の一実施例？示すブロック図で、図に
おいて＋１１ｒｉＣ）’Ｕ　、　ｆ２＋は主記憶装置、
（３）はチャネル、（４ａ）、（４ｂ）、（４ｅ）　　
はそれぞれｌ０Ｃ１（５ａ）、（５ｂｘ　）、（５ｂｚ
）、（５ｃ８）はそれぞれ端末で、端本（５Ｃ）は他の
１′算機である。また（６）は端末（５ｂｌ）。

（５ｂｚ）　ノＩＯＣ（４ｂ）に対する接続制＃を行う
網、（７）は共通のバス、（８ａ）、（８ｂ）、（８ｃ
）　Ｉ／′ｉ共通のバス（７）を便用することをｔ［可
するバス便用ｆｆ勇惰号のイぎ外線である。

第１図において信号Ｎ　（８ａ）、（８ｂ）、（８ｅ）
　ｋ除けば従来の４Ａｔｔ示すブロック図となるので、
第１図について従来の装＃を説明する。共通のバス（７
：にはデータバス、アドレスバス、制御信号バスが含ま
れ、チャネル（３）と各ｌ０Ｃ（４ａ）、（４ｂ）、（
４ｃ）間で転送されるデータはデータバス上に送出され
、送出元以外のどの装置にも入力されるが、アドレスバ
ス上に送出されるアドレス信号が、装置に設定されてい
る装置アドレスに一致する装置だけがそのデータバス上
のデータを取り込む。また、複数の装む霊から同時に送
出された（３号が共通のバス（７１上で衝突することを
避けるため伺等かの方法を講じなければならぬが、第１
図に示す例ではチャネル（３）からアドレス（＝号によ
って指定されて入出力の命令を受け７ｈ　ＩＯＣだけが
その命令に従って共通のバス（７）全使用する権利を持
つものとする。

以７１：のようＶＣ動作するため谷ＩＯＣ（４ａ　）　
＋　（４ｂ　）　＋（４ｅ）　　ＶＣはそれぞれ装置ア
ドレスが設定されており、ＣＰＵｆｌ＋は各ＩＯＣの装
置アドレスを承知していなければならぬ。たとえば、Ｉ
ＯＣ（４ａ）、（４ｂ）、（４ｃ）の・装置筐アドレス
はそれぞれ１，２．３であシ、チャネル（３）の装置ア
ドレスは０である等である、従来の方法では装置アドレ
スは固定して設定されており、たとえば、アドレススイ
ッチにより設定されていた。

〔発明が解決しようとする問題点〕

以上のようにして従来の方法では装置アドレスが固定し
て設定されているため、システムの柔軟性、メンテナン
ス性に欠けるという問題点があった。すなわち、計算機
システムごとに、そのシステム特有の装置アドレス体系
にもとすき設定全行う必要があり、１つのＩＯＣが故障
した時予備のＸＯＣＩｃ交換する場合には、予備のＩＯ
ＣｖＣ故障したＩ（ＪＣとＩ′ｃｉＪ−の装置アドレス
金設定する必要がある等である。

この発明は上記のような問題点全解決するためＶＣなさ
れたもので、ＩＯＣの装置アドレスとプログラム制御に
工υ自由に設定しかつ変更することができる側御方法を
提供すること金目的とすり。

〔問題点全解決するための手段〕

この発明では、システム初期化の時点、たとえば電源の
スイッチオン時点又はシステムリセットの後に、プログ
ラム制御により６工■にそれぞれ任意の装置アドレスを
設定し、かつその装置アドレスが設定された工■から当
該ＩＯＣの種類及び端末の状態などの必要な状態情報を
チャネル経由でＣＰＵに知らせ、装置アドレスと対応し
て記憶するようにした。

〔作用〕

システム初期化の時点で％　ＩＯＣにそれぞれの装置ア
ドレスが自動的に設定されるので、システムの柔軟性と
メインテナンス性が向上する。

〔実施例〕

以下この発明の実施例を回向について説明する。

第１図はこの発明の一実施例を示すブロック図で、シス
テム初期化の時点以外における動作は、先に説明した従
来の装置の動作と同様である。

信号線（８ａ）、（８ｂ）、（８６）は初期設定時、す
なわちシステム初期化の時点においてバス便用計司侶号
を伝送する。

チャネル（３）から谷ＩＯＣへの指令信号を送出する信
号線が、それぞれのＩＯＣに対し独立に設けられている
（共通のバス（７）内の制御信号バスに含まれている）
場合は信号線（８ａ）、（８ｂ）、（８ｃ）　　は不要
であって、チャネル（３）からポーリング方式により各
ＩＯＣに対し順次センス・リクエスト信号を送出し、こ
れに対し装置アドレス・リクエスト信号が返って来たＩ
ＯＣに対し装置アドレスを設定すればよい。

チャネル（３）から６工「への指令信号が共通の信号線
で伝送される場合は、装置アドレス・リクエスト信号を
返送する優先順位を各ＩＯＣに設定して置かねばならぬ
。信号線（８ａ）、（８ｂ）、（８ｃ）　　はこの優先
順位を設定するための信号線である。優先順位の最上位
のＩＯＣ（第１図に示す例では（４ａ））はチャネル（
３）からの信号線（８ａ）に対する許可信号受信端子（
図示せず）を備え、其他のＩＯＣ（（４ｂ）。

（４ｃ））は優先順位が１だけ上位（７）　ＩＯＣ（（
４ｂ）Ｋ対しく４ａ）、（４ｃ）に対しく４ｂ））から
の信号線（８ｂ）、（８ｃ）に対する許可信号受信端子
（図示せず）全備え、各ＩＯＣは優先順位が１だけ下位
のＩＯＣに対し接続される信号線に対する許可信号送信
端子を備えている。

初期化の時点においては６工（資）内において許可信号
送信端子の信号をオフにしておく。第２図は初期化の時
点において発動される装置アドレス設定プログラムに従
って共通のバス（７）と信号線（８ａ）。

（８ｂ）、（８ｃ）上に送出される信号の経過を示す動
作タイムチャートである。第２図１ｅｔはセンス・リク
エスト信号で、チャネル（３）から共通のバス（７）上
に出力され、同図（ｂｌは許可信号受信端子のバス使用
許可信号入力で、信号＆！　（８ａ）、（８ｂ）、（８
ｃ）から入力される。第２図１ｅｔは装置アドレス・リ
クエスト信号でＩＯＣから共通のバス（７）上に出力さ
れ、同図１ｄｌは許可信号送信端子から信号線（８ｂ）
、（８ｃ）に送出されるバス使用許可信号出力である。

第２図１ｅｔは装置アドレスでチャネル（３）から共通
のバス（７）上に出力され、同図＋ｆ＋は装置の種別及
び状態情報でＩＯＣから共通のバス（７）上に送出され
る。

装置アドレス設定プログラムにより、チャネル（３）は
信号線（８ａ）上の信号をオンにし、センス・リクエス
ト信号をオンにする。ＩＯＣ（４ａ）　ｔｌｃおいてだ
け第２図１ａ）　、　（ｂｌの信号が共にオンになるの
で、ｌ０Ｃ（４ａ）は第２図（ｃｌに示す装置アドレス
拳リクエスト信号をオンにする。この信号がオンになっ
たことを検知したチャネル（３）はＩＯＣ（４ａ）　　
に対してあらかじめ定めてあった装置アドレスのアドレ
ス信号を共通のバス（７）上に送出しておいてｌ０Ｃ（
４ａ）に制御信号を送り、その装置アドレス全ｌ０Ｃ（
４ａ）に設定する（第２図（ｅ））。この設定が終了し
たことを検知したｌ０Ｃ（４ａ）は当該装置の種別及び
状態情報を表す信号を共通のバス（７）上に送出する（
第２図げ））。この第２図１ｅｔの信号はＣＰＵ　ｆｉ
＋に入力され装置アドレスと対応して記憶される。この
ことによりＣＰＵ　ｉｌｌは装置アドレスに対応するＩ
ＯＣがどのようなＩＯＣであるかを知る。第２図１ｅｔ
の１ｇ号を入力して記憶した後チャネル（３）はセンス
・リクエスト信号をオフにする。センス・リクエスト信
号がオフになったことを検知したｌ０Ｃ（４ａ）は装置
アドレス・リクエスト信号をオフにし、イト外縁（８ａ
）上の信号を信号＆！　（８ｂ）上に送出する。装置ア
ドレス・リクエストｉ号がオフになったこと金検知した
チャネル（３）は再びセンス−リクエスト信号をオンｅ
こするーセンス・リクエスト信号とバス使用許可信号入
力が共にオンであるＩＯＣはｌ０Ｃ（４ａ）とＩＯＣ（
４ｂ）　になるがＩＯＣ（４ａ）では既に装置アドレス
の設定が終っているのでＩＯＣ（４ｂ）　　が装置アド
レス・リクエスト信号全オンにする。次はｌ０Ｃ（，１
ｂ）Ｋ対［７て第２図ｔｅｌ　、　Ｉｆｌの信号転送が
行われ、このようにしてすべてのＩＯＣにその装置アド
レスが設定され、かつＣＰＵ　＋１１側にはすべての装
置Ｈアトｌ／スと装置の種別及び状態情報全表す信号が
対応して記す、はされる。

以上のようにして初期設定時の装置アドレス設定プログ
ラムが完了し、其後チャネル（３）全弁してのＣ，ｔ）
Ｕ　（１１及び主記憶装置へのデータ入出力は従来通り
に制御され６゜ 第２図ｔｅｌの・裟置アドレス金表すアドレス信号と同
図ｆｆｌの装（戊の（４１！別及び状態情＠金表す信号
とは複（タビットの信号である。これら複数ビットの信
号全ビットパラレルの形で伝送することもでさるし２、
ビットシリアルの形で伝送することもできる。

ビットシリアルの形で伝送する場合は信妬の送信端にパ
ラレル争シリアル変換回路を設は信号の受信端にシリア
ル・パラレル変換回路金膜けることが必要であろう なお、この発明の方法は多回線通信制御装置、交換機、
ＬＡＮ　（ローカルエリアネットワーク）における装置
アドレスの設定にも適用することができる。

〔発明の効果〕

以上のようＶにの発明によれば、■（５）の装置Ｋアド
レスを自動的に設定することができるようにしたので、
システムの柔軟性とメインテナンス性が向上し、人手金
省くことができるようＫなった。

【図面の簡単な説明】

第１図はこの発明の一実施例含水すブロック図、＠２図
は初期化の時点において発動′さハ、る装置アドレス設
定プログラムに従って送出されるｆｇ号の経過を示す動
作タイムチャート。 （１）はＣＰＵ、　＋２１は主起ｔは装置、（３）はチ
ャネル、（４ａ）、（４ｂ）、（４ｃ）はそれぞれＩＯ
Ｃ％　（５ａ）、（５ｂｔ）。 （５ｂ　２　’）　−（５ｃ）　　は七ノｔぞれ端末、
（７）は共通ノハス、（８ａＬ（ｆＡｂＬ（８ｅ）はバ
ス使用許可イｎ号の信号線。 尚、各図中同一符号は同−又は相当部分を示す。

Claims (2)

【特許請求の範囲】
1. （１）ＣＰＵ（中央処理装置）に接続されたチャネルに
   共通のバスを介して互に並列に接続される複数の入出力
   制御装置の各入出力制御装置と上記チャネルとの間のデ
   ータの入出力を制御する入出力制御装置の制御方法にお
   いて、 システム初期化の時点において上記ＣＰＵで装置アドレ
   ス設定プログラムを発動し、上記各入出力制御装置にそ
   れぞれ上記ＣＰＵの指定する装置アドレスを設定し、上
   記装置アドレス設定済の入出力制御装置から出力される
   当該装置の種別及び状態情報を表す信号を当該装置アド
   レスに対応して記憶する装置アドレス設定段階、 上記チャネルから上記共通のバス上に所望の入出力制御
   装置の装置アドレスを表すアドレス信号を出力すること
   によって、上記複数の入出力制御装置のうちの１つの入
   出力制御装置を選定し、当該入出力制御装置に対するデ
   ータ入出力を制御するデータ入出力制御段階、 を備えたことを特徴とする入出力制御装置の制御方法。
2. （２）装置アドレス設定段階は、 各入出力制御装置が、優先順位が１だけ上位の入出力制
   御装置（優先順位の最上位の入出力制御装置では上記チ
   ャネル）から初期設定時のバス使用許可信号を受信する
   許可信号受信端子と、優先順位が１だけ下位の入出力制
   御装置に対し上記許可信号を送信する許可信号送信端子
   を備え、各入出力制御装置において上記許可信号送信端
   子の信号をオフにして置く段階、 上記チャネルが上記バス使用許可信号をオンにし、上記
   共通のバス上のセンス・リクエスト信号をオンにする段
   階、 上記各入出力制御装置で、上記許可信号受信端子の信号
   と上記センス・リクエスト信号の論理が共にオンになっ
   た時に上記共通のバス上の装置アドレス・リクエスト信
   号をオンにする段階、上記装置アドレス・リクエスト信
   号がオンとなったことを検出した上記チャネルが、当該
   入出力制御装置に設定すべき装置アドレスのアドレス信
   号を上記共通バス上に送出して上記当該入出力制御装置
   に設定する段階、 上記装置アドレスが設定された入出力制御装置が当該入
   出力制御装置の種別及び状態情報を表す信号を上記共通
   バスに出力する段階、 上記チャネルが上記共通バス上の上記種別及び状態情報
   を表す信号を受信し、当該装置アドレスと対応して記憶
   した後上記センス・リクエスト信号をオフにする段階、 上記種別及び状態情報を表す信号を出力した入出力制御
   装置が上記センス・リクエスト信号がオフになったこと
   を検知して上記装置アドレス・リクエスト信号をオフに
   し上記許可信号受信端子の信号を上記許可信号送信端子
   に出力する段階、上記チャネルが上記装置アドレス・リ
   クエスト信号がオフになったことを検出して次の優先順
   位の入出力制御装置に対しセンス・リクエスト信号をオ
   ンにする段階、 を備えたことを特徴とする特許請求の範囲第１項記載の
   入出力制御装置の装置アドレス設定方法。