JPS62236319A - デジタル形保護継電装置 - Google Patents

デジタル形保護継電装置

Info

Publication number
JPS62236319A
JPS62236319A JP61081455A JP8145586A JPS62236319A JP S62236319 A JPS62236319 A JP S62236319A JP 61081455 A JP61081455 A JP 61081455A JP 8145586 A JP8145586 A JP 8145586A JP S62236319 A JPS62236319 A JP S62236319A
Authority
JP
Japan
Prior art keywords
test
protective relay
relay device
digital protective
predetermined
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61081455A
Other languages
English (en)
Other versions
JP2642334B2 (ja
Inventor
正司 臼井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP61081455A priority Critical patent/JP2642334B2/ja
Publication of JPS62236319A publication Critical patent/JPS62236319A/ja
Application granted granted Critical
Publication of JP2642334B2 publication Critical patent/JP2642334B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Emergency Protection Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電力系統を保護する保護継電装置、特に系統の
電圧電流情報をデジタル量として扱い、デジタル演算を
行なうデジタル形保護継電装置に関するものである。
〔従来の技術〕
従来よりデジタル形保護継電装置はその演算の多様性か
ら(る高機能性、高集積性により多く紹介されている。
第5図は例えば電気学会大学講座、  ′保護継電工学
′第6章、115Pに示されている′”□  デジタル
形継電装置の)・−チャートである。尚図中の初期化プ
ログラムについては当該出典当該部分には明記されてお
らないが、継電装置の電源立ち上げ時に必要な点検監視
項目が含まれており、当該出典117 P等で各項目に
ついて述べられているが、本願においては各項目の有用
性については論外であるので割愛する。尚、このような
点検監視項目は常時ルートで見る項目、初期化プログラ
ムで見る項目と分けているのが普通であるが、本願記載
では以後、常時ルート側の上記項目、方法には言及しな
い。
第5図において、(1)は一般の初期化プログラムルー
ト(詳細路)(2)は常時ルート(3)は常時ルートへ
の初期化プログラムからの挿入点、(4)は入力データ
取り込み処理、(5)は継電器演算、(6)は演算結果
の判定処理、(7)は出力処理である。
次に動作について説明する。まず電源立上は時、不良処
理時に初期化プログラム(1)によりi定値確認、プロ
グラムチェック、データイニシャライズ等を行ない常時
ルート(2)への挿入点(3)に処理は進み、入力デー
タ取込み処理(4)によりA/D変換されたデータを取
り込み、継電器・演算(5)により所定継電器としての
演算を行なう。演算結果は判定処理(6)により動作す
べきか否かを判定し動作すべき時は出力処理(7)によ
り接点出力化、ランプ表示等を行ない、挿入点(3)に
もどる。又判定処理(6)で動作すべきでない時は出力
処理(7)は行なわずに挿入点(3)にもどる。又、挿
入点(3)からは入力データ取込み処理(4)へと常時
ルートのループを回ることになる。尚、実際には先にも
述べた通り所定の点検監視項目等が常時ルート内に存在
するとともに、ループを回るタイミング制御のためのア
イドル等が存在するが、省略する。
〔発明が解決しようとする問題点〕
従来のデジタル形保護継電装置は上記のように構成され
ているので、デジタルリレー側に不良がなければ、即使
用開始状態となり、入力装置、伝送装置等と組合せ使用
する際、電源立ち上げ順序を決めておかないと、不良表
示してしまうとか、不要動作してしまうとかの欠点があ
り、そのために電源立上げ順序制御、使用開始順序制御
等の制御、注意が必要である等の問題点があった。
本願は上記のような問題点を解消するためになされたも
ので、他装置との組合せにおいて何らの制御も必要とし
ないとともに、装置間の接続ミス等人為的ミスを未然に
防ぐことができる装置を得ることを目的とする。
〔問題点を解決するための手段〕
本願に係るデジタル形保護継電装置は、予め為されると
予想される竣工試験等の試験項目が正しく行なわれたか
否かを判定する試験確認プログラムを初期化プログラム
中に内蔵したものである。
〔作用〕 本願における試験確認プログラムは、所定の試験演算が
終了したことにより常時ルートへ渡たされる。
〔発明の実施例〕
以下本発明の一実施例を図について説明する。
第1図において、αυは試験確認プログラム、@は本プ
ログラムを所定回数繰返すための挿入点、(13はP 
−ROMに現在のn値を確認してP−ROMの書き込み
内容によりn番目のテスト内容を選択するテスト分岐、
α弔はn番目の試験演算、αGはn番目の試験演算結果
を判定する判定処理、αQはn番目の判定結果をP−R
OMに書き込む書き込み処理、(17)は試験演算が所
定爪行なわれたかを判定する判定処理、(ト)は次の試
験演算を行なうためのnの値の変更処理である。
又、第2図はn番目の試験演算0饗、及び判定処理a四
の内容の一実施例で、?υは入力データ取込み、(支)
はnで指示される所定端子よりの入力データの振巾値演
算処理、(至)は振巾値演算処理翰の結果をタップ値と
比較し動作チェックする判定処理、(財)は判定処理−
の判定によりn番目のテストが完了したことを出力する
出力処理である。
次に動作について説明する。一般に保護継電装置は整定
不良等のまま連間された場合、系統障害を及ぼす等、非
常な被害を被むることになるので竣工試験として内部保
護機能の確認のために所定t1  のテストが行なわれ
る。従ってこのテストを確実に実施されることは保護網
電装はの使用の上で重要なことであるが、近年装置の複
雑化にともない、その試験方法、手順も複雑になってき
ている。そこで、予め試験手順を定めデジタル保護継電
装置内に格納することを提案する。初期化プログラム(
1)完了後試験確認プログラム(1υが開始される。試
験確認プログラム(1υでは1〜N番目の試験手順に従
かい保護継電装置内蔵の各継電要素のタップ値テスト手
順が格納されており、指示されている全テストを完了し
たことをもって常時ルート(2)に制御を渡す。つまり
、n番目の試験演算04)、判定四として第2図に示す
ように入力データ取込み?υ、振幅値演算(2)、タッ
プ値判定脅を行ない、タップ値判定翰の結果OKであれ
ば、そのテスト完了の出力処理(ハ)をすることにより
、n番目の1ステツプを完了する。第1図nの値の変更
処理(l樽により、挿入点(ロ)にもどりn+1番目の
ステップに入る。
ステップがN番目となると、判定処理αηにより、常時
ルート(2)の挿入点(3)に移り従時ルートに制御が
移る。
尚1〜n番目の試験手順は整定項目としてP−ROMに
書き込まれており現在のn値をP−10M番こ照合する
ことによりテスト分岐処理a]を行ない、テスト完了即
ちn番目の判定処理Q5のYESルートを受けてP −
ROMにn番目の判定を書き込む書き込み処理uQを行
なう。
以上の処理を行なうことにより例えば母線保護用デジタ
ル形保護継電装置のように、主機側(母線)の端子増設
が行なわれる装置では現在の端子数Nを整定項目として
上記P−POMに書き込んでおき、端子増設時、端子数
をN=N十にと整定しなおすことにより、初期化プログ
ラムに入り、(整定変更時常時ルートから初期化プログ
ラムにもどる手法は一般的である。)n=0からのテス
トを行なうべきところ、P−ROMに照合することによ
りN端子まではテスト完了していることから、増設分に
端子分のテストを行なうことにより常時ルート(2)へ
の移行が可能となる。
上記説明を具体化した実施例を第3図に示す。
第3図においてのりはP−ROM1M整定操作整定−は
整定操作に伴う書き込み処理、−はテスト分岐のための
条件確認ゲート、曽はテストを行なわない条件確認ゲー
ト、■はテスト分岐処理、67)はnの増加処理、−は
現在n値による照合処理、…はn番目のテスト結果の書
き込み処理、…は本ルートの脱出判定処理である。
本図によれば上記整定変更による整定操作処理6りによ
りNの値として新らたなN(=N十K)が書き込み処理
−されるが初期化プログラムから本試験確認プログラム
Ql)に制御が渡ってから、nの照合処理(財)により
n=旧のNまでは、条件確認ゲートに)のルートでnの
値が更新されていきn〉旧のNからn=新のNまで条件
確認ゲート(財)により実際のテスト分岐処理鞄が行な
われ第1図n番目の試験演算a<に制御が移る。
なお本実施例ではタップ値確認テストが為されたことを
確認すること試験確認プログラムの内容としたが、他の
例えば、方向継電器、差動継電器収納の装置で行なわれ
る極性チェック試験であってもよい。又、試験ステップ
としては全要素数である必要は本願主旨ではない。
又、試験確認の信頼性確保のため判定処理Q〜の条件と
して操作員の試験開始の意志表示として為される、′試
験中′1言号(イ)印加と(あるいは)入力量が印加さ
れたことを認知した条件入力量認知信号(イ)と上記実
施例の判定条件舜の論理積@(AND)をもって判定を
行なってもよい。この場合当然、′試験中′信号の除去
(至)及び(或いは)入力量除去の認知−の条件とn)
N判定αηの論理積−により常時ルートに移ることにな
る。(第4図参照) 〔発明の効果〕 以上本願発明によれば、所定の試験が為されたか否かを
確認するプログラムを初期化プログラムの一環として内
蔵したので、装置信頼性が向上するとともに竣工試験の
省力化端子増設等に伴なう試験の省力化及び、人為的不
良の防止が可能となる等の効果がある。
【図面の簡単な説明】
、1  第1図は本発明の一実施例によるデジタル形保
護継電装置のフローチャート第2図は試験演算プログラ
ムのフローチャート、第3図はP −ROM書き込み部
のフローチャート、第4図(a) (b)は試験演算判
定αQ及び演算終了の判定処理αηのブロック図、第5
図は従来のデジタル形保護継電装はのフローチャートで
ある。 (2)常時ルート、αυ試験確認プログラム、α弔試験
演算、(15aη判定処理 なお図中、同一符号は同一、又は相当部分を示す。

Claims (8)

    【特許請求の範囲】
  1. (1)系統の電圧、電流情報をデジタル量として扱い、
    その動作、不動作をデジタル演算により定めるいわゆる
    デジタル形保護継電装置において、保護継電装置が所定
    の試験が為されたか否かを確認する試験確認プログラム
    を初期化プログラムの一環として内蔵しており、当該試
    験確認プログラムの通過ルート及び回数の少なくとも一
    方を整定項目としてP−ROMに書き込み当該試験確認
    プログラムが所定のルート及び回数の少なくとも一方を
    実施したことにより上記整定項目の実施記録をP−RO
    Mに書き込んで行くことを特徴とするデジタル形保護継
    電装置。
  2. (2)所定の試験として各要素のタップ値確認試験であ
    り、内蔵する所定要素(最大全要素)のタップ値確認試
    験がなされたことを確認する試験確認プログラムを内蔵
    したことを特徴とする特許請求の範囲第1項記載のデジ
    タル形保護継電装置。
  3. (3)所定要素が最大全要素であることを特徴とする特
    許請求の範囲第2項記載のデジタル形保護継電装置。
  4. (4)試験が為されたことを確認する手段として、“試
    験中”信号及び入力量の認知信号の少なくとも一方と当
    該要素の動作信号の成立をもってすることを特徴とする
    特許請求の範囲第1項又は第2項記載のデジタル形保護
    継電装置。
  5. (5)当該要素の動作信号は、上記当該要素が特限要素
    を含む場合には時限カウント信号であることを特徴とす
    る特許請求の範囲第4項記載のデジタル形保護継電装置
  6. (6)所定の試験として各電気入力端子の極性チェック
    試験であることを特徴とし、所定電気入力端子の試験が
    成されたことを確認する試験確認プログラムを内蔵した
    ことを特徴とする特許請求の範囲第1項記載のデジタル
    形保護継電装置。
  7. (7)所定入力端子が最大全電気入力端子であることを
    特徴とする特許請求の範囲第6項記載のデジタル形保護
    継電装置。
  8. (8)試験が為されたことを確認する手段として“試験
    中”信号及び入力量の認知信号の少なくとも一方と極性
    チェック結果の成立をもってすることを特徴とする特許
    請求の範囲第1項又は第6項記載のデジタル形保護継電
    装置。
JP61081455A 1986-04-07 1986-04-07 デジタル形保護継電装置 Expired - Fee Related JP2642334B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61081455A JP2642334B2 (ja) 1986-04-07 1986-04-07 デジタル形保護継電装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61081455A JP2642334B2 (ja) 1986-04-07 1986-04-07 デジタル形保護継電装置

Publications (2)

Publication Number Publication Date
JPS62236319A true JPS62236319A (ja) 1987-10-16
JP2642334B2 JP2642334B2 (ja) 1997-08-20

Family

ID=13746875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61081455A Expired - Fee Related JP2642334B2 (ja) 1986-04-07 1986-04-07 デジタル形保護継電装置

Country Status (1)

Country Link
JP (1) JP2642334B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56113945U (ja) * 1980-01-31 1981-09-02
JPS60204216A (ja) * 1984-03-29 1985-10-15 株式会社東芝 点検回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56113945U (ja) * 1980-01-31 1981-09-02
JPS60204216A (ja) * 1984-03-29 1985-10-15 株式会社東芝 点検回路

Also Published As

Publication number Publication date
JP2642334B2 (ja) 1997-08-20

Similar Documents

Publication Publication Date Title
JPH0645451A (ja) 半導体記憶装置
JPH04315898A (ja) 半導体集積回路
JPS63145549A (ja) 論理回路シミユレ−シヨン方法
JPS62236319A (ja) デジタル形保護継電装置
JPS6016996Y2 (ja) 入出力インタフエイス装置のアドレス選択装置
JP2000346905A (ja) 半導体装置およびそのテスト方法
JPH0342747A (ja) メモリ試験方式
JP2682328B2 (ja) シーケンサラダー回路の自動チェック装置
JP2943161B2 (ja) 故障シミュレーション方法
JPS63187444A (ja) 磁気テ−プ装置の試験装置
JPS6363068B2 (ja)
JPS62236318A (ja) デジタル形保護継電装置
JPH0334708B2 (ja)
JPS61223569A (ja) 制御基板の検査方法
JPS60549A (ja) メモリ試験方式
JPS5885545A (ja) 集積回路装置
JPS6142304B2 (ja)
JPS5792496A (en) Diagnostic system for memory
JPS5999269A (ja) 大規模集積回路テスト方式
JPH04338851A (ja) 出力専用制御部の試験方式
JPS62125399A (ja) 音声処理装置のデータ変換部チェック装置
JPH02118475A (ja) 論理集積回路
JPH03265037A (ja) 大容量メモリ初期診断制御方式
JPS6030975B2 (ja) 誤り検出方式
JPH10197608A (ja) 半導体回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees