JPS62223796A - 波形記憶再生装置 - Google Patents
波形記憶再生装置Info
- Publication number
- JPS62223796A JPS62223796A JP61066799A JP6679986A JPS62223796A JP S62223796 A JPS62223796 A JP S62223796A JP 61066799 A JP61066799 A JP 61066799A JP 6679986 A JP6679986 A JP 6679986A JP S62223796 A JPS62223796 A JP S62223796A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- sound
- waveform
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005236 sound signal Effects 0.000 claims description 15
- 230000015654 memory Effects 0.000 description 110
- 230000033764 rhythmic process Effects 0.000 description 60
- 230000004044 response Effects 0.000 description 29
- 238000001514 detection method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000004069 differentiation Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 241001465754 Metazoa Species 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000009527 percussion Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H1/00—Details of electrophonic musical instruments
- G10H1/36—Accompaniment arrangements
- G10H1/40—Rhythm
- G10H1/42—Rhythm comprising tone forming circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S84/00—Music
- Y10S84/12—Side; rhythm and percussion devices
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Acoustics & Sound (AREA)
- Multimedia (AREA)
- Electrophonic Musical Instruments (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、オートリズム、オートベース等の自動伴奏
装置に関し、更に詳しくは、任意の複数音を入力して伴
奏パターンに従って発音させるようにした自動伴奏装置
に関するものである。
装置に関し、更に詳しくは、任意の複数音を入力して伴
奏パターンに従って発音させるようにした自動伴奏装置
に関するものである。
この発明は、順次に人力される複数音分の波形データを
波形メモリに順次に書込みむと共にこの書込みの際に各
音毎の書込アドレスをアドレスメモリに記憶しておき、
波形メモリからは記憶した書込アドレスに基づき且つ所
望の伴奏パターンに従って選択的に波形データを読出す
ことにより少ないメモリ容量で変化に富んだ伴奏音発生
を可能にしたものである。
波形メモリに順次に書込みむと共にこの書込みの際に各
音毎の書込アドレスをアドレスメモリに記憶しておき、
波形メモリからは記憶した書込アドレスに基づき且つ所
望の伴奏パターンに従って選択的に波形データを読出す
ことにより少ないメモリ容量で変化に富んだ伴奏音発生
を可能にしたものである。
従来、オートリズム装置としては、マイクロホン等を介
して人力した音信号の波形をRAM(ランダム・アクセ
ス・メモリ)に記憶し、このRAMからリズム・パター
ンに従って人力音波形を読出すことによりリズム音を発
生させるようにしたものが知られている(例えば実開昭
60−145497号公報参照)。
して人力した音信号の波形をRAM(ランダム・アクセ
ス・メモリ)に記憶し、このRAMからリズム・パター
ンに従って人力音波形を読出すことによりリズム音を発
生させるようにしたものが知られている(例えば実開昭
60−145497号公報参照)。
上記した従来装置によると、RAMには1音分の波形し
か記憶できないので、リズム演奏が単調であった。
か記憶できないので、リズム演奏が単調であった。
そこで、変化に冨んだリズム演奏を可能にするため、複
数の人力音波形を記憶することが考えられる。具体的に
は、複数のRAMを設けるか又は1つのRAMのアドレ
スを分割して各々独立に書込可能な複数の記憶領域を定
め、各RAM又は各記憶領域毎に異なる人力音波形を記
憶させるようにすればよい。
数の人力音波形を記憶することが考えられる。具体的に
は、複数のRAMを設けるか又は1つのRAMのアドレ
スを分割して各々独立に書込可能な複数の記憶領域を定
め、各RAM又は各記憶領域毎に異なる人力音波形を記
憶させるようにすればよい。
しかしながら、このようにすると、各RAM又は各記憶
領域としては、予想される人力音波形のうちで最もデー
タ量の多い波形を記憶可能な容量にする必要があり、波
形記憶部全体のメモリ容量が大きくなると共にデータ量
の少ない波形については記憶スペースの相当部分が不使
用となる欠点がある。
領域としては、予想される人力音波形のうちで最もデー
タ量の多い波形を記憶可能な容量にする必要があり、波
形記憶部全体のメモリ容量が大きくなると共にデータ量
の少ない波形については記憶スペースの相当部分が不使
用となる欠点がある。
〔問題点を解決するための手段〕
この発明の目的は、可及的に少ないメモリ容量て変化に
富んた伴奏音発生を可能にすることにある。
富んた伴奏音発生を可能にすることにある。
この発明による自動伴奏装置は、音情報を人力する人力
手段と、読み書き可能なRAM等の第1の記憶装置と、
書込手段と、第2の記憶装置と、伴奏音発生手段とをそ
なえたものである。
手段と、読み書き可能なRAM等の第1の記憶装置と、
書込手段と、第2の記憶装置と、伴奏音発生手段とをそ
なえたものである。
書込手段は、入力手段により順次に入力される複数身分
の音情報を第1の記憶装置に順次に書込むもので、各音
情報は例えばディジタル形式の波形データとして記憶さ
れる。
の音情報を第1の記憶装置に順次に書込むもので、各音
情報は例えばディジタル形式の波形データとして記憶さ
れる。
第2の記憶装置は、書込手段による音情報書込みに際し
て各音毎にスタートアドレス、エンドアドレス等の書込
アドレス情報を記憶するものである。
て各音毎にスタートアドレス、エンドアドレス等の書込
アドレス情報を記憶するものである。
伴奏音発生手段は、第1の記憶装置に書込まれた複数身
分の音情報を第2の記憶装置に記憶された書込アドレス
情報に基づき且つリズムパターン、ベースパターン等の
所望の伴奏パターンに従って選択的に読出すことにより
伴奏音信号を発生ずるものである。
分の音情報を第2の記憶装置に記憶された書込アドレス
情報に基づき且つリズムパターン、ベースパターン等の
所望の伴奏パターンに従って選択的に読出すことにより
伴奏音信号を発生ずるものである。
この発明の構成によれば、第1の記憶装置には複数身分
の音情報を順次に占込むと共に第1の記憶部z1から書
込アドレス情報及び伴奏パターンに基づいて複数身分の
音情報を選択的に読出すようにしたので、伴奏パターン
として各発音タイミング毎に入力順位何番目の音を発音
すべきか表わすものを用いることによりある発音タイミ
ングでは1音を発音させ、別の発音タイミングでは複数
音を売りキさせろうにして変化に富んだ伴奏音を発生さ
せることができる。また、伴奏パターンを変えなくても
、第1の記憶装置の音情報を書換えることにより種々の
伴奏音を発生させることができる。
の音情報を順次に占込むと共に第1の記憶部z1から書
込アドレス情報及び伴奏パターンに基づいて複数身分の
音情報を選択的に読出すようにしたので、伴奏パターン
として各発音タイミング毎に入力順位何番目の音を発音
すべきか表わすものを用いることによりある発音タイミ
ングでは1音を発音させ、別の発音タイミングでは複数
音を売りキさせろうにして変化に富んだ伴奏音を発生さ
せることができる。また、伴奏パターンを変えなくても
、第1の記憶装置の音情報を書換えることにより種々の
伴奏音を発生させることができる。
この発明では、FS′情報書込みについて順次書込方式
を採用したので、予め人力可能な音数を定めておけば、
その音数分のデータ量に応じて第1の記tα装置1りの
記憶部!1)を定めることができる。このため、前述の
ように各RAM毎又は各記憶領域毎に前もって記憶容量
を定める場合に比べて、不使用(7)記憶スペースを減
らすことができ、記憶容量が少なくて済むものである。
を採用したので、予め人力可能な音数を定めておけば、
その音数分のデータ量に応じて第1の記tα装置1りの
記憶部!1)を定めることができる。このため、前述の
ように各RAM毎又は各記憶領域毎に前もって記憶容量
を定める場合に比べて、不使用(7)記憶スペースを減
らすことができ、記憶容量が少なくて済むものである。
第1図は、この発明の一実施例によるオートリズム装置
dの回路構成を示すものであり、このオートリズム装置
は、時分割的な12個の発音チャンネルを有するリズム
音源部RTGをそなえている。
dの回路構成を示すものであり、このオートリズム装置
は、時分割的な12個の発音チャンネルを有するリズム
音源部RTGをそなえている。
すなわち、リズム音源部RTG内には、12音分の波形
データを書込可能なRAMからなる第1の波形メモリ1
0と、12音分の波形データが予めファクトリセットさ
れたROM (リード・オンリイ・メそり)からなる第
2の波形メモリ12とが設けられ、選択されたリズムパ
ターンに従っていずれかの波形メモリ(10又は12〕
から時分割的に波形データを読出すことによりオートリ
ズム演奏が行なわれるものである。
データを書込可能なRAMからなる第1の波形メモリ1
0と、12音分の波形データが予めファクトリセットさ
れたROM (リード・オンリイ・メそり)からなる第
2の波形メモリ12とが設けられ、選択されたリズムパ
ターンに従っていずれかの波形メモリ(10又は12〕
から時分割的に波形データを読出すことによりオートリ
ズム演奏が行なわれるものである。
第1の波形メモリ10への波形データ量)込み(第1図
) 第1図の回路において、第1の波形メモリlOに波形デ
ータを書込むにあたっては、書込/読出制御スイッチ目
をオンする。すると、書込/読出制御信号W/Rが“1
”となり、第1の波形メモリIO及び下位アドレスデー
タ発生回路16が書込モードとなる。また、ゲート回路
18が導通するのでチャンネル表示器20にチャンネル
ナンバデータCHに応じてチャンネルナンバが表示され
ると共に、ケート回路22が導通するのでアドレス表示
器24に書込用の下位アドレスデータWADに応じて下
位アドレスが表示されるようになる。
) 第1図の回路において、第1の波形メモリlOに波形デ
ータを書込むにあたっては、書込/読出制御スイッチ目
をオンする。すると、書込/読出制御信号W/Rが“1
”となり、第1の波形メモリIO及び下位アドレスデー
タ発生回路16が書込モードとなる。また、ゲート回路
18が導通するのでチャンネル表示器20にチャンネル
ナンバデータCHに応じてチャンネルナンバが表示され
ると共に、ケート回路22が導通するのでアドレス表示
器24に書込用の下位アドレスデータWADに応じて下
位アドレスが表示されるようになる。
波形データ書込みの際は、RAM/ROM切換スイッチ
26を予めオン状態にする。こうすると、メモリ選択信
号RA/ROが°゛1゛となり、スタート・エンドアド
レスデータ発生回路28内のRAMからなるスタートア
ドレスメモリ28Bが利用可能となる。
26を予めオン状態にする。こうすると、メモリ選択信
号RA/ROが°゛1゛となり、スタート・エンドアド
レスデータ発生回路28内のRAMからなるスタートア
ドレスメモリ28Bが利用可能となる。
入力端子30には、マイクロホン32又はテープレコー
ダ等の外部機器34を接続することにより任意の音信号
(例えば打楽器音、人や動物の声等の信号)を入力可能
である。いま、所望の音信号を人力したものとすると、
この入力音信号は、入力アンプ36及び抵抗R1を介し
てスピーカ38に供給されて発音される一方、入力アン
プ36を介してレベル検出回路40に供給される。
ダ等の外部機器34を接続することにより任意の音信号
(例えば打楽器音、人や動物の声等の信号)を入力可能
である。いま、所望の音信号を人力したものとすると、
この入力音信号は、入力アンプ36及び抵抗R1を介し
てスピーカ38に供給されて発音される一方、入力アン
プ36を介してレベル検出回路40に供給される。
レベル検出回路40は、入力信号の立上り開始にほぼ同
期してR−Sフリップフロップ42をセットする。この
ため、フリップフロップ42の出力Qは” 1 ”とな
り、これに応じて立上り微分回路44からスタートアド
レス用の書込命令パルスWI、が送出され、スタート−
エンドアドレスデータ発生回路28に供給される。
期してR−Sフリップフロップ42をセットする。この
ため、フリップフロップ42の出力Qは” 1 ”とな
り、これに応じて立上り微分回路44からスタートアド
レス用の書込命令パルスWI、が送出され、スタート−
エンドアドレスデータ発生回路28に供給される。
スタートΦエンドアドレスデータ発生回路28では、書
込/読出制御信号W/Rが“1パになると12進カウン
タからなるチャンネルカウンタ28Aがリセットされる
。このチャンネルカウンタからは、チャンネルナンバO
を表わすチャンネルナンバデータCHが送出され、これ
に応じてチャンネル表示器20はチャンネルナンバOを
表示する。また、回路28では、スタートアドレスメモ
リ28Bのチャンネルナンバ0に対応した記憶領域に1
音目のスタートアドレス0を示すスタートアドレスデー
タが書込命令パルスW I s に応じて書込まれる。
込/読出制御信号W/Rが“1パになると12進カウン
タからなるチャンネルカウンタ28Aがリセットされる
。このチャンネルカウンタからは、チャンネルナンバO
を表わすチャンネルナンバデータCHが送出され、これ
に応じてチャンネル表示器20はチャンネルナンバOを
表示する。また、回路28では、スタートアドレスメモ
リ28Bのチャンネルナンバ0に対応した記憶領域に1
音目のスタートアドレス0を示すスタートアドレスデー
タが書込命令パルスW I s に応じて書込まれる。
そして、このスタートアドレスデータは、書込後直ちに
読出され、上位アドレスデータUADとして力I算器4
6に供給される。
読出され、上位アドレスデータUADとして力I算器4
6に供給される。
ところで、上記のようにフリップフロップ42の出力Q
が°1′′になると、ORゲート48の出力が” l
”になり、この出力にANDゲート50に供給される。
が°1′′になると、ORゲート48の出力が” l
”になり、この出力にANDゲート50に供給される。
また、ANDゲート50にはインバータ52を介して書
込命令パルスWIsも供給される。このため、ANDゲ
ート50の出力は、フリップフロップ42の出力Qが°
゛l″になった後書込命令パルスW I sのパルス幅
に相当する期間だけ遅れて+1111となり、この出力
は書込イネーブル信号WENとして下位アドレスデータ
発生回路16に供給される。
込命令パルスWIsも供給される。このため、ANDゲ
ート50の出力は、フリップフロップ42の出力Qが°
゛l″になった後書込命令パルスW I sのパルス幅
に相当する期間だけ遅れて+1111となり、この出力
は書込イネーブル信号WENとして下位アドレスデータ
発生回路16に供給される。
下位アドレスデータ発生回路16には、書込用アドレス
カウンタ18Aが設けられており、このカウンタは、書
込イネーブル信号WENが“1°′になると、クロック
信号φを計数して書込用の下位アドレスデータWADを
送出し、これに応じてアドレス表示器24が下位アドレ
スを表示する。また、下位アドレスデータWADは、加
算器46に供給され、前述した上位アドレスデータUA
Dと加算される。そして、加算器46からの加算出力は
。
カウンタ18Aが設けられており、このカウンタは、書
込イネーブル信号WENが“1°′になると、クロック
信号φを計数して書込用の下位アドレスデータWADを
送出し、これに応じてアドレス表示器24が下位アドレ
スを表示する。また、下位アドレスデータWADは、加
算器46に供給され、前述した上位アドレスデータUA
Dと加算される。そして、加算器46からの加算出力は
。
アドレスデータADとして第1の波形メモリlOに供給
される。
される。
アナログ/ディジタル(A/D)変換回路54は、入力
アンプ36からの入力音信号を各サンプル点毎にA/D
変換して各サンプル点毎に振幅を表わすデジ・タル形式
の波形データTWDを第1の波形メモリlOに供給する
。
アンプ36からの入力音信号を各サンプル点毎にA/D
変換して各サンプル点毎に振幅を表わすデジ・タル形式
の波形データTWDを第1の波形メモリlOに供給する
。
第1の波形メモリ10では、前述のアドレスデータAD
に応じてチャンネルナンバ0に対応した記憶領域Mlが
指定され、この記憶領域M1に最初の1音分の波形デー
タTWDが書込まれる。この場合、記憶領域M1のスタ
ートアドレスS+ は、前述したように0である。また
、エンドアドレスElは、次に述べるようにして定めら
れる。
に応じてチャンネルナンバ0に対応した記憶領域Mlが
指定され、この記憶領域M1に最初の1音分の波形デー
タTWDが書込まれる。この場合、記憶領域M1のスタ
ートアドレスS+ は、前述したように0である。また
、エンドアドレスElは、次に述べるようにして定めら
れる。
すなわち、最初の1音の減衰終了にほぼ同期してレベル
検出回路40がフリップフロップ42をリセットすると
、フリップフロップ42の出力Qは“’o”、出力Qは
°1°゛となる。遅延回路56は、クロック信号φの数
周期分だけフリップフロップ42の出力Qを遅延させる
ために設けられたもので、フリップフロップ42の出力
Qが°゛O°′になると、遅延回路56の出力は該数周
期分遅れて°“0”となり、これに応じて書込イネーブ
ル信号WENも0°°となる。このため、下位アドレス
データ発生回路16では、書込用アドレスカウンタ+6
Aがクロック信号φの計数を停止し、このときまでのカ
ウント値がエンドアドレスE、となる。このように、1
音目の減衰終了から若干遅れてエンドアドレスを定める
ようにすると、工音目の記憶領域M、に若干の余裕をも
たせることができる。なお、エンドアドレスE1はアド
レス表示器24を見て確認することかできる。
検出回路40がフリップフロップ42をリセットすると
、フリップフロップ42の出力Qは“’o”、出力Qは
°1°゛となる。遅延回路56は、クロック信号φの数
周期分だけフリップフロップ42の出力Qを遅延させる
ために設けられたもので、フリップフロップ42の出力
Qが°゛O°′になると、遅延回路56の出力は該数周
期分遅れて°“0”となり、これに応じて書込イネーブ
ル信号WENも0°°となる。このため、下位アドレス
データ発生回路16では、書込用アドレスカウンタ+6
Aがクロック信号φの計数を停止し、このときまでのカ
ウント値がエンドアドレスE、となる。このように、1
音目の減衰終了から若干遅れてエンドアドレスを定める
ようにすると、工音目の記憶領域M、に若干の余裕をも
たせることができる。なお、エンドアドレスE1はアド
レス表示器24を見て確認することかできる。
立下り微分回路58は、遅延回路56の出力が“1゛′
から“0°“に変化するのに同期してエンドアドレス用
の書込命令パルスWIEを発生し、スタート・エンドア
ドレスデータ発生回路28に供給する。この回路28で
は、RAMからなるエンドアドレスメモリ28Cのチャ
ンネルナンバ0に対応した記憶領域にエンドアドレスE
1を示すエンドアドレスデータが書込命令パルスWI[
に応じて書込まれる。この書込まれたエンドアドレスデ
ータは、第1の波形メモリ10からの波形データ読出し
を停止制御するのに用いられるものである。
から“0°“に変化するのに同期してエンドアドレス用
の書込命令パルスWIEを発生し、スタート・エンドア
ドレスデータ発生回路28に供給する。この回路28で
は、RAMからなるエンドアドレスメモリ28Cのチャ
ンネルナンバ0に対応した記憶領域にエンドアドレスE
1を示すエンドアドレスデータが書込命令パルスWI[
に応じて書込まれる。この書込まれたエンドアドレスデ
ータは、第1の波形メモリ10からの波形データ読出し
を停止制御するのに用いられるものである。
上記のようにして最初の1音分の波形データの書込処理
が終った後は、カウンタリセットスイッチ60をオンす
る。すると、カウンタリセット信号ACRが°1°゛と
なり、これに応じて下位アドレスデータ発生回路18内
の書込用アドレスカウンタIEiAがカウント[0にリ
セットされる。また、フリップ20ツブ42の出力Q=
”1”を受取っているANDゲート62は、カウンタリ
セット信号ACR=”1”に応じて出力が“1パとなり
、これに応じて発光ダイオード64が点灯する。この発
光タイオード64の点灯により2音目の波形データの書
込みが可能である旨表示される。
が終った後は、カウンタリセットスイッチ60をオンす
る。すると、カウンタリセット信号ACRが°1°゛と
なり、これに応じて下位アドレスデータ発生回路18内
の書込用アドレスカウンタIEiAがカウント[0にリ
セットされる。また、フリップ20ツブ42の出力Q=
”1”を受取っているANDゲート62は、カウンタリ
セット信号ACR=”1”に応じて出力が“1パとなり
、これに応じて発光ダイオード64が点灯する。この発
光タイオード64の点灯により2音目の波形データの書
込みが可能である旨表示される。
この後、ステップスイッチ66を1回オンしてステップ
信号SSを発生させると、回路28内のチャンネルカウ
ンタ28Aのカウント値が1アツプする。すなわち、こ
のチャンネルカウンタからは、チャンネルナンバ1を表
わすチャンネルナンバデータCHが発生され、これに応
じてチャンネル表示器20がチャンネルナンバ1を表示
する。
信号SSを発生させると、回路28内のチャンネルカウ
ンタ28Aのカウント値が1アツプする。すなわち、こ
のチャンネルカウンタからは、チャンネルナンバ1を表
わすチャンネルナンバデータCHが発生され、これに応
じてチャンネル表示器20がチャンネルナンバ1を表示
する。
次に、入力端子30を介して2番目の音信号を人力した
ものとすると、上記したと同様にして書込命令パルスW
Isが発生され、これに応じて回路28ではスタートア
ドレスメモリ28Bのチャンネルナンバ1に対応した記
憶領域に2音目のスタートアドレスデータが書込まれる
。この2音目のスタートアドレスデータは、1音目のエ
ンドアドレスE1に1を加えたスタートアドレスs2を
表わす。そして、2音目のスタートアドレスデータは、
上位アドレスデータUADとして加算器イ6に供給され
る。
ものとすると、上記したと同様にして書込命令パルスW
Isが発生され、これに応じて回路28ではスタートア
ドレスメモリ28Bのチャンネルナンバ1に対応した記
憶領域に2音目のスタートアドレスデータが書込まれる
。この2音目のスタートアドレスデータは、1音目のエ
ンドアドレスE1に1を加えたスタートアドレスs2を
表わす。そして、2音目のスタートアドレスデータは、
上位アドレスデータUADとして加算器イ6に供給され
る。
ANDゲート50は、上記したと同様にして書込イネー
ブル信号WENを発生し、これに応じて回路I6内の書
込用アドレスカウンタ16Aは書込用の下位アドレスデ
ータWADを加算器46に供給する。従って、上記した
と同様にして加算器46からのアドレスデータADに応
じて第1の波形メモリ10のチャンネルナンバ1に対応
した記憶領域M2に2音目の波形データTWDが書込ま
れる。
ブル信号WENを発生し、これに応じて回路I6内の書
込用アドレスカウンタ16Aは書込用の下位アドレスデ
ータWADを加算器46に供給する。従って、上記した
と同様にして加算器46からのアドレスデータADに応
じて第1の波形メモリ10のチャンネルナンバ1に対応
した記憶領域M2に2音目の波形データTWDが書込ま
れる。
2番目の入力音の減衰終了から若干遅れてANDゲート
50の出力が“1′から“0“になると、上記したと同
様にして回路16内の書込用アドレスカウンタ16Aが
計数を停止し、このときまでのカウント値が2音目のエ
ンドアドレスE2となる。
50の出力が“1′から“0“になると、上記したと同
様にして回路16内の書込用アドレスカウンタ16Aが
計数を停止し、このときまでのカウント値が2音目のエ
ンドアドレスE2となる。
また、立下り微分回路58が書込命令パルスWIEを発
生し、これに応じて回路28ではエンドアドレスメモリ
28Cのチャンネルナンバ1に対応した記憶領域にエン
ドアドレスE2を示すエンドアドレスデータが書込まれ
る。
生し、これに応じて回路28ではエンドアドレスメモリ
28Cのチャンネルナンバ1に対応した記憶領域にエン
ドアドレスE2を示すエンドアドレスデータが書込まれ
る。
この後は、上記したと同様にしてカウンタリセットスイ
ッチ60をオンしてからステップスイッチ66によりチ
ャンネルナンバを1アツプしては所望の音信号を人力す
る処理をくりかえすことにより第1の波形メモリ10に
は最大で12音分の波形データを書込むことができ、そ
れによって12個の発音チャンネルに対する12個のリ
ズム音源の割当てが可能となる。このような順次書込方
式によると、第1の波形メモリ10における12音分の
記憶領域M1〜M12のアドレス数はそれぞれ対応する
入力音の波形データ量に応じて決まり、異なる音を人力
する限り一定とならない。
ッチ60をオンしてからステップスイッチ66によりチ
ャンネルナンバを1アツプしては所望の音信号を人力す
る処理をくりかえすことにより第1の波形メモリ10に
は最大で12音分の波形データを書込むことができ、そ
れによって12個の発音チャンネルに対する12個のリ
ズム音源の割当てが可能となる。このような順次書込方
式によると、第1の波形メモリ10における12音分の
記憶領域M1〜M12のアドレス数はそれぞれ対応する
入力音の波形データ量に応じて決まり、異なる音を人力
する限り一定とならない。
なお、第1の波形メモリlOに書込んだ波形データを消
去したいときは、消去スイッチ65をオンする。すると
、消去スイッチ65につながれたインバータ67の出力
からなる消去命令信号ERが°0”となり、第1の波形
メモリIOの波形データが消去されると共に、スタート
アドレスメモリ28B&ひエンドアドレスメモリ28C
のアドレスデータが消去される。
去したいときは、消去スイッチ65をオンする。すると
、消去スイッチ65につながれたインバータ67の出力
からなる消去命令信号ERが°0”となり、第1の波形
メモリIOの波形データが消去されると共に、スタート
アドレスメモリ28B&ひエンドアドレスメモリ28C
のアドレスデータが消去される。
曾 a−一夕に其づくオート1ズム゛I #1ツオー
トリズム演奏にあたっては、第1の波形メモリIO又は
第2の波形メモリ12のいずれかの記憶データを利用す
る。
トリズム演奏にあたっては、第1の波形メモリIO又は
第2の波形メモリ12のいずれかの記憶データを利用す
る。
まず、第1の波形メモリlOの記憶データを利用する場
合について説明する。この場合、書込/読出制御スイッ
チ14をオフ状態とすると、書込/読出制御信号W/R
が0°゛となり、第1の波形メモリIO及び下位アドレ
スデータ発生回路16が読出モードとなる。また、ゲー
ト回路18及び22が非導通となるので、チャンネル表
示器20及びアドレス表示器24のいずれにおいても表
示が行なわれない。
合について説明する。この場合、書込/読出制御スイッ
チ14をオフ状態とすると、書込/読出制御信号W/R
が0°゛となり、第1の波形メモリIO及び下位アドレ
スデータ発生回路16が読出モードとなる。また、ゲー
ト回路18及び22が非導通となるので、チャンネル表
示器20及びアドレス表示器24のいずれにおいても表
示が行なわれない。
スタート・エンドアドレスデータ発生回路28では、読
込/読出制御信号W/Rが°“0”になると、チャンネ
ルカウンタ28Aがクロック信号φを計数してチャンネ
ルナンバデータCHを発生する。チャンネルカウンタ2
8Aは12進カウンタで構成されているので、チャンネ
ルナンバデータCHとしては、0〜11のチャンネルナ
ンバを表わすデータが順次に且つ反復的に送出される。
込/読出制御信号W/Rが°“0”になると、チャンネ
ルカウンタ28Aがクロック信号φを計数してチャンネ
ルナンバデータCHを発生する。チャンネルカウンタ2
8Aは12進カウンタで構成されているので、チャンネ
ルナンバデータCHとしては、0〜11のチャンネルナ
ンバを表わすデータが順次に且つ反復的に送出される。
第1の波形メモリIOを利用する際は、RAM/ROM
切換スイッチ26を予めオン状態にしておくので、回路
28内では、各々RAMからなるスタートアドレスメモ
リ28B及びエンドアドレスメモリ28Cか利用可能で
ある。すなわち、スタートアドレスメモリ28Bからは
、チャンネルナンバデータCHに応じて12チヤンネル
(12音)分のスタートアドレスデータが順次に読出さ
れ、各スタートアドレスデータは上位アドレスデータU
ADとして加算器46に供給される。また、エンドアド
レスメモリ28Cからは、チャンネルナンバデータCH
に応して12チヤンネル分のエンドアドレスデータが順
次に読出され、各エンドアドレスデータEADは比較器
68に比較人力Bとして供給される。
切換スイッチ26を予めオン状態にしておくので、回路
28内では、各々RAMからなるスタートアドレスメモ
リ28B及びエンドアドレスメモリ28Cか利用可能で
ある。すなわち、スタートアドレスメモリ28Bからは
、チャンネルナンバデータCHに応じて12チヤンネル
(12音)分のスタートアドレスデータが順次に読出さ
れ、各スタートアドレスデータは上位アドレスデータU
ADとして加算器46に供給される。また、エンドアド
レスメモリ28Cからは、チャンネルナンバデータCH
に応して12チヤンネル分のエンドアドレスデータが順
次に読出され、各エンドアドレスデータEADは比較器
68に比較人力Bとして供給される。
リズムパターンパルス発生回路70は、マーチ、ワルツ
、スウィング・・・のような多数のリズム種類にそれぞ
れ対応した多数のリズムパターンがファクトリセットさ
れたリズムパターンメモリ等を含むもので、リズムパタ
ーンメモリからどのリズムパターンを読出すかはリズム
セレクタ72からのリズム選択データSELによって指
定されるようになっている。
、スウィング・・・のような多数のリズム種類にそれぞ
れ対応した多数のリズムパターンがファクトリセットさ
れたリズムパターンメモリ等を含むもので、リズムパタ
ーンメモリからどのリズムパターンを読出すかはリズム
セレクタ72からのリズム選択データSELによって指
定されるようになっている。
各リズム種類に対応するリズムパターンは、−例として
テンポクロックパルスのカウント値0〜95にそれぞれ
対応した1小節分のパターンデータによって構成される
もので、各カウント値に対応するパターンデータは該カ
ウント値に対応する発音タイミングで12個の発音チャ
ンネルのうちどのチャンネルを発音すべきか表わすよう
になっている。
テンポクロックパルスのカウント値0〜95にそれぞれ
対応した1小節分のパターンデータによって構成される
もので、各カウント値に対応するパターンデータは該カ
ウント値に対応する発音タイミングで12個の発音チャ
ンネルのうちどのチャンネルを発音すべきか表わすよう
になっている。
リズムスタート/ストップスイッチ74をオンすると、
スタート/ストップ制御信号ST/SPか°1″となり
、これに応じてリズムパターンパルス発生回路70が、
選択されたリズム種類に対応するリズムパターンに従っ
てリズムパターンパルスRPを時分割的に送出する。す
なわち、各リズムパターンパルスは、チャンネルナンバ
データCHに基づいて12個のタイムスロットのうち発
音すべきチャンネルに対応するタイムスロットに割当て
られた形で下位アドレスデータ発生回路16に供給され
、該チャンネルに対する発音命令信号として利用される
。
スタート/ストップ制御信号ST/SPか°1″となり
、これに応じてリズムパターンパルス発生回路70が、
選択されたリズム種類に対応するリズムパターンに従っ
てリズムパターンパルスRPを時分割的に送出する。す
なわち、各リズムパターンパルスは、チャンネルナンバ
データCHに基づいて12個のタイムスロットのうち発
音すべきチャンネルに対応するタイムスロットに割当て
られた形で下位アドレスデータ発生回路16に供給され
、該チャンネルに対する発音命令信号として利用される
。
下位アドレスデータ発生回路16には、クロツク信号φ
を時分割的に計数可能な読出用アドレスカウンタ16B
か設けられており、このカウンタは、リズムパターンパ
ルスにより発音すべく指示されたチャンネルのタイミン
グでクロック信号φを計数し、その計数出力を読出用の
下位アドレスデータRADとして加算器46に供給する
。下位アドレスデータRADは、比較人力Aとして比較
器68にも供給される。
を時分割的に計数可能な読出用アドレスカウンタ16B
か設けられており、このカウンタは、リズムパターンパ
ルスにより発音すべく指示されたチャンネルのタイミン
グでクロック信号φを計数し、その計数出力を読出用の
下位アドレスデータRADとして加算器46に供給する
。下位アドレスデータRADは、比較人力Aとして比較
器68にも供給される。
加算器46は、上位アドレスデータUADとしてのスタ
ートアドレスデータと読出用の下位アドレスデータRA
Dとを加算し、その加算出力をアドレスデータADとし
て第1の波形メモリ10に供給する。この結果、第1の
波形メモリ10からは、アドレスデータADに応じて波
形データが時分割的に読出されることになる。例えば、
ある発音タイミングに関してチャンネルナンバ0及び2
のチャンネルでの発音を指示すべくリズムパターンパル
スRPが、発生された場合には、第1の波形メモリIO
からは、記憶領域M、及びM3の波形データが時分割的
に読出される。そして、各記憶領域毎に波形データの読
出しが終ると、比較器68が比較人力A及びBの一致に
応じて一致信号EQを発生し、これに応じて読出用アド
レスカウンタ18Bの一致に係るチャンネルに対応した
カウント値が0にリセットされる。
ートアドレスデータと読出用の下位アドレスデータRA
Dとを加算し、その加算出力をアドレスデータADとし
て第1の波形メモリ10に供給する。この結果、第1の
波形メモリ10からは、アドレスデータADに応じて波
形データが時分割的に読出されることになる。例えば、
ある発音タイミングに関してチャンネルナンバ0及び2
のチャンネルでの発音を指示すべくリズムパターンパル
スRPが、発生された場合には、第1の波形メモリIO
からは、記憶領域M、及びM3の波形データが時分割的
に読出される。そして、各記憶領域毎に波形データの読
出しが終ると、比較器68が比較人力A及びBの一致に
応じて一致信号EQを発生し、これに応じて読出用アド
レスカウンタ18Bの一致に係るチャンネルに対応した
カウント値が0にリセットされる。
セレクタ76は、メモリ選択信号RA/ROが” l
”であるので、入力Aを選択する状態にある。このため
、詔1の波形メモリlOから読出されれた波形データは
セレクタ76を介してアキュムレータ78に供給される
。
”であるので、入力Aを選択する状態にある。このため
、詔1の波形メモリlOから読出されれた波形データは
セレクタ76を介してアキュムレータ78に供給される
。
アキュムレータ7日は、チャンネルナンバデータCHに
基づいて複数チャンネル分の読出データを累算して混合
波形を表わす波形データを出力するもので、その出力デ
ータはディジタル/アナログ(D/A)変換回路80に
よりアナログ信号に変換される。そして、D/A変換回
路80からのアナログ信号は、出力アンプ82及び抵抗
R2を介してスピーカ38に供給され、音響に変換され
る。
基づいて複数チャンネル分の読出データを累算して混合
波形を表わす波形データを出力するもので、その出力デ
ータはディジタル/アナログ(D/A)変換回路80に
よりアナログ信号に変換される。そして、D/A変換回
路80からのアナログ信号は、出力アンプ82及び抵抗
R2を介してスピーカ38に供給され、音響に変換され
る。
上記のようにして、選択されたリズムパターンに従って
第1の波形メモリlOから時分割的に波形データを読出
すことによりオートリズム演奏が行なわれる。この場合
、第1の波形メモリIOの波形データを書換えることに
より任意のリズム音源群を設定可能であるため、変化に
富んだリズム演奏を楽しむことができる。
第1の波形メモリlOから時分割的に波形データを読出
すことによりオートリズム演奏が行なわれる。この場合
、第1の波形メモリIOの波形データを書換えることに
より任意のリズム音源群を設定可能であるため、変化に
富んだリズム演奏を楽しむことができる。
なお、オートリズム演奏を停止させたいときは、リズム
スタート/ストップスイッチ74をオフすればよい。
スタート/ストップスイッチ74をオフすればよい。
次に、第2の波形メモリ12の記憶データを利用する場
合について説明する。この場合、 書込/読出j6(J
御スイッチ74をオフ状態とすることは前述の第1の波
形メモリ利用の場合と同様であるが、RAM/ROM切
換スイッチ26はオフ状態にする。すると、メモリ選択
信号RA/ROが0”となり、これに応じて回路28内
の各々ROMからなるスタートアドレスメモリ28D及
びエンドアドレスメモリ28Eが利用可能となる。また
、メモリ選択信号RA/RO=”0°“に応じてセレク
タ76が第2の波形メモリ12の読出データからなる入
力Bを選択する状態となる。
合について説明する。この場合、 書込/読出j6(J
御スイッチ74をオフ状態とすることは前述の第1の波
形メモリ利用の場合と同様であるが、RAM/ROM切
換スイッチ26はオフ状態にする。すると、メモリ選択
信号RA/ROが0”となり、これに応じて回路28内
の各々ROMからなるスタートアドレスメモリ28D及
びエンドアドレスメモリ28Eが利用可能となる。また
、メモリ選択信号RA/RO=”0°“に応じてセレク
タ76が第2の波形メモリ12の読出データからなる入
力Bを選択する状態となる。
この後、リズムスタート/ストップスイッチ74をオン
すると、メモリ1O128B及び28Cの代りにメモリ
12.28D及び28Eを用いる点を除いて上記したと
同様の時分割読出動作によりオートリズム餌奏が行なわ
れる。
すると、メモリ1O128B及び28Cの代りにメモリ
12.28D及び28Eを用いる点を除いて上記したと
同様の時分割読出動作によりオートリズム餌奏が行なわ
れる。
下位アドレスデータ発 回路(第2図)第2図は、下位
アドレスデータ発生回路16の一構成例を示すものであ
る。
アドレスデータ発生回路16の一構成例を示すものであ
る。
書込モード時において、ANDゲート90は、書込イネ
ーブル信号WEN=”1”に応じて導通し、クロック信
号φを書込用アドレスカウンタ16Aに供給する。カウ
ンタ18Aは、クロック信号φを計数し、その計数出力
からなる書込用下位アドレスデータWADをセレクタ9
2に入力Aとして供給する一方、第1図に示したように
スタート・エンドアドレスデータ発生回路28及びゲー
ト回路22に供給する。
ーブル信号WEN=”1”に応じて導通し、クロック信
号φを書込用アドレスカウンタ16Aに供給する。カウ
ンタ18Aは、クロック信号φを計数し、その計数出力
からなる書込用下位アドレスデータWADをセレクタ9
2に入力Aとして供給する一方、第1図に示したように
スタート・エンドアドレスデータ発生回路28及びゲー
ト回路22に供給する。
セレクタ92は、書込/読出制御信号W/Rが” 1
”である書込モード時において人力Aを選択する。この
ため、カウンタ18Aからの書込用下位アドレスデータ
WADは、セレクタ92を介して第1図の加算器46に
供給される。
”である書込モード時において人力Aを選択する。この
ため、カウンタ18Aからの書込用下位アドレスデータ
WADは、セレクタ92を介して第1図の加算器46に
供給される。
入力音の減衰終了後、書込イネーブル信号WENが°゛
0′°になると、ANDゲート90が非導通になり、こ
れに応じてカウンタIEIAが計数停止となる。
0′°になると、ANDゲート90が非導通になり、こ
れに応じてカウンタIEIAが計数停止となる。
なお、カウンタ18Aは、カウンタリセット信号ACH
に応じてリセットされる。
に応じてリセットされる。
読出モード時においては、時分割ラッチ回路94及び読
出用アドレスカウンタ16Bが利用可能である。リズム
パターンパルスRPは、クロック信号φで調時される1
2ステージ/lビツトのシフトジスタ(S/R)9Bに
入力される。シフトレジスタ96から送出されたリズム
パターンパルスは、ORゲート98を介して12ステー
ジ/lビツトのシフトレジスタ(S / R) 10
0に入力され、クロック信号φに応じてシフトされる。
出用アドレスカウンタ16Bが利用可能である。リズム
パターンパルスRPは、クロック信号φで調時される1
2ステージ/lビツトのシフトジスタ(S/R)9Bに
入力される。シフトレジスタ96から送出されたリズム
パターンパルスは、ORゲート98を介して12ステー
ジ/lビツトのシフトレジスタ(S / R) 10
0に入力され、クロック信号φに応じてシフトされる。
そして、シフトレジスタ lOOから送出されたリズム
パターンパルスは、ANDゲート102及びORゲート
9日を介して再びシフトレジスタ 100に入力され、
以後この閉ループで循環的に記憶される。
パターンパルスは、ANDゲート102及びORゲート
9日を介して再びシフトレジスタ 100に入力され、
以後この閉ループで循環的に記憶される。
シフトレジスタ +00から送出されたリズムパターン
パルスはゲート回路+04にも供給される。
パルスはゲート回路+04にも供給される。
ゲート回路104は、加算器106から12ステ一ジ/
mビット(mはカウンタ16Aのビット数に対応)のシ
フトレジスタ(S / R) 108に至るデータ路
に設けられたもので、加算器106は、シフトレジスタ
108の出力データの最下位ビットに“1パを加えて
送出し、シフトレジスタ 108は、クロック信号φに
応じてシフト動作を行なうようになっている。従って、
ゲート回路104、加算器106及びシフトレジスタ
108は、シフトレジスタ9日及び+00と同期して動
作するような時分割カウンタを構成している。
mビット(mはカウンタ16Aのビット数に対応)のシ
フトレジスタ(S / R) 108に至るデータ路
に設けられたもので、加算器106は、シフトレジスタ
108の出力データの最下位ビットに“1パを加えて
送出し、シフトレジスタ 108は、クロック信号φに
応じてシフト動作を行なうようになっている。従って、
ゲート回路104、加算器106及びシフトレジスタ
108は、シフトレジスタ9日及び+00と同期して動
作するような時分割カウンタを構成している。
この時分割カウンタは、シフトレジスタ 100が例え
ば第0チヤンネルのタイミング毎にリズムパターンパル
スを送出すると、第0チヤンネルに対応するタイミング
毎にカウント値が1アツプする。このことは、第1〜第
11チヤンネルのタイミングについても同様である。カ
ウンタ16Bでは、このようにして12チャンネル分の
時分割計数が可能である。
ば第0チヤンネルのタイミング毎にリズムパターンパル
スを送出すると、第0チヤンネルに対応するタイミング
毎にカウント値が1アツプする。このことは、第1〜第
11チヤンネルのタイミングについても同様である。カ
ウンタ16Bでは、このようにして12チャンネル分の
時分割計数が可能である。
カウンタ1BBの計数出力は、読出用下位アドレスデー
タRADとして送出され、セレクタ92に入力Bとして
供給される。セレクタ92は、読出モード時に書込/読
出制御信号W/R=“°O″に応じて入力Bを選択する
状態にあるので、読出用下位アドレスデータRADは、
セレクタ82を介して第1図の加算器46及び比較器6
8に供給される。
タRADとして送出され、セレクタ92に入力Bとして
供給される。セレクタ92は、読出モード時に書込/読
出制御信号W/R=“°O″に応じて入力Bを選択する
状態にあるので、読出用下位アドレスデータRADは、
セレクタ82を介して第1図の加算器46及び比較器6
8に供給される。
■身分の波形データの読出終了後に比較器68から一致
信号EQが発生されると、この一致信号は、ORゲート
110を介してインバータ 112に供給される。この
ため、インバータ 112の出力” o ”に応じてA
NDゲート非導通となり、循環記憶されていたリズムパ
ターンパルスは消去される。従って、ゲート回路104
は、一致に係るチャンネルのタイミングで非導通となり
、該チャンネルに対応したカウント値は0にリセットさ
れる。
信号EQが発生されると、この一致信号は、ORゲート
110を介してインバータ 112に供給される。この
ため、インバータ 112の出力” o ”に応じてA
NDゲート非導通となり、循環記憶されていたリズムパ
ターンパルスは消去される。従って、ゲート回路104
は、一致に係るチャンネルのタイミングで非導通となり
、該チャンネルに対応したカウント値は0にリセットさ
れる。
一致信号EQが発生される前に、循環記憶されているリ
ズムパターンパルスとチャンネル同一のリズムパターン
パルスRPが到来したときは、このリズムパターンパル
スがORゲー1− 110及びインバータ 112を介
してANDゲート102を非導通にするので、一致信号
EQの場合と同様にしてカウンタIEiBのカラントイ
1がリセットされる。また、このときのリズムパターン
パルスは、シフトレジスタ96及びORゲート88を介
してシフトレジスタ 100に入力され、前述したと同
様に循環記憶される。このため、カウンタ1BBは、リ
セットされたチャンネルに関して再び計数動作を開始す
る。この結果、■身分の波形データの読出しの途中で同
−音についてリズムパターンパルスが発生された場合に
は、該波形データを先頭アドレスに戻って読出すことが
可能となる。
ズムパターンパルスとチャンネル同一のリズムパターン
パルスRPが到来したときは、このリズムパターンパル
スがORゲー1− 110及びインバータ 112を介
してANDゲート102を非導通にするので、一致信号
EQの場合と同様にしてカウンタIEiBのカラントイ
1がリセットされる。また、このときのリズムパターン
パルスは、シフトレジスタ96及びORゲート88を介
してシフトレジスタ 100に入力され、前述したと同
様に循環記憶される。このため、カウンタ1BBは、リ
セットされたチャンネルに関して再び計数動作を開始す
る。この結果、■身分の波形データの読出しの途中で同
−音についてリズムパターンパルスが発生された場合に
は、該波形データを先頭アドレスに戻って読出すことが
可能となる。
五ヱ二二り二三2ヨニ乙上±ヨ辷乙二l」冒り旦邪(第
3図) 第3図は、スタート/エンドアドレスデータ発生回路2
8の一構成例を示すものである。
3図) 第3図は、スタート/エンドアドレスデータ発生回路2
8の一構成例を示すものである。
書込モード時において、セレクタ 110は、書込/読
出制御信号W/R=”1”に応じて751図のステップ
スイッチ66からのステップ信号SSを選択してチャン
ネルカウンタ28Bに供給する状態にある。
出制御信号W/R=”1”に応じて751図のステップ
スイッチ66からのステップ信号SSを選択してチャン
ネルカウンタ28Bに供給する状態にある。
チャンネルカウンタ28Bは、書込/読出制御信号W/
Rが“1′′になると、この信号を人力とする立上り微
分回路112の出力に応じてリセットされる。このとき
のカウント値(チャンネルナンバ)0を表わすチャンネ
ルナンバデータCHは、第1図のゲート回路I8に供給
される一方、比較器114に入力Aとして供給される。
Rが“1′′になると、この信号を人力とする立上り微
分回路112の出力に応じてリセットされる。このとき
のカウント値(チャンネルナンバ)0を表わすチャンネ
ルナンバデータCHは、第1図のゲート回路I8に供給
される一方、比較器114に入力Aとして供給される。
比較器114の人力Bとしては、データ源116から数
値1を表わすデータが供給されている。
値1を表わすデータが供給されている。
比較器114は、入力A及びBを比較してA≧Bのとき
出力“1”を発生するものであるが、上記のようにカウ
ンタ28Aのカウント値が0であるときは出力が0“で
ある。このため、セレクタ 118は、データ源120
から数値0を示すデータ(全ビット“0”のデータ)を
選択してスタートアドレスメモリ28Bに供給する。こ
のとき、メモリ28Bでは、チャンネルナンバデータC
Hに応じてチャンネルナンバ0に対応した記憶領域が指
定されている。
出力“1”を発生するものであるが、上記のようにカウ
ンタ28Aのカウント値が0であるときは出力が0“で
ある。このため、セレクタ 118は、データ源120
から数値0を示すデータ(全ビット“0”のデータ)を
選択してスタートアドレスメモリ28Bに供給する。こ
のとき、メモリ28Bでは、チャンネルナンバデータC
Hに応じてチャンネルナンバ0に対応した記憶領域が指
定されている。
最初の入力音に応答して書込命令パルスWIsか発生さ
れると、このパルスに応じてメモリ28Bのチャンネル
ナンバ0に対応した記憶領域には0を示すスタートアド
レスデータが書込まれる。このスタートアドレスデータ
は、書込命令パルスWI、がなくなると、メモリ28B
から読出され、セレクタ 122に人力Aとして供給さ
れる。
れると、このパルスに応じてメモリ28Bのチャンネル
ナンバ0に対応した記憶領域には0を示すスタートアド
レスデータが書込まれる。このスタートアドレスデータ
は、書込命令パルスWI、がなくなると、メモリ28B
から読出され、セレクタ 122に人力Aとして供給さ
れる。
書込モード時において、セレクタ 122は、メモリ選
択信号RA/RO=“1”に応じて人力Aを選択する状
態にあるので、メモリ28Bから読出されたスタートア
ドレスデータはセレクタ 122を介して上位アドレス
データUADとして第1図の加算器46に供給される。
択信号RA/RO=“1”に応じて人力Aを選択する状
態にあるので、メモリ28Bから読出されたスタートア
ドレスデータはセレクタ 122を介して上位アドレス
データUADとして第1図の加算器46に供給される。
最初の入力音の減衰が終了して第2図のカウンタ16A
が計数を停止すると、このときまでのカウント値を表わ
す書込用下位アドレスデータWADがエンドアドレスメ
モリ28Cに供給される。このとき、メモリ28Cでは
、チャンネルナンバデータCHに応じてチャンネルナン
バ0に対応した記憶領域が指定されている。カウンタ1
6Aの計数停止に同期して書込命令パルスWI、が発生
されると、このパルスに応じてメモリ28Cのチャンネ
ルナンバ0に対応した記憶領域にはカウンタ16Aの停
止時のカウント値を表わす下位アドレスデータWADが
エンドアドレスデータとして書込まれる。また、メモリ
28Cに書込まれたのと同じ下位アドレスデータWAD
(エンドアドレスデータ)が書込命令パルスWIEに応
じてラッチ回路124にラッチされる。
が計数を停止すると、このときまでのカウント値を表わ
す書込用下位アドレスデータWADがエンドアドレスメ
モリ28Cに供給される。このとき、メモリ28Cでは
、チャンネルナンバデータCHに応じてチャンネルナン
バ0に対応した記憶領域が指定されている。カウンタ1
6Aの計数停止に同期して書込命令パルスWI、が発生
されると、このパルスに応じてメモリ28Cのチャンネ
ルナンバ0に対応した記憶領域にはカウンタ16Aの停
止時のカウント値を表わす下位アドレスデータWADが
エンドアドレスデータとして書込まれる。また、メモリ
28Cに書込まれたのと同じ下位アドレスデータWAD
(エンドアドレスデータ)が書込命令パルスWIEに応
じてラッチ回路124にラッチされる。
この後、ステップ信号SSが発生されると、カウンタ2
8Aのカウント値が1となり、これに応じてメモリ28
B及び28Cではチャンネルナンバ1に対応した記憶領
域が指定される。また、カウンタ28Aのカウント値が
1になると、比較器114の出力が°1”となり、これ
に応じてセレクタ 118は加算器126の出力を選択
してメモリ28Bに供給するようになる。
8Aのカウント値が1となり、これに応じてメモリ28
B及び28Cではチャンネルナンバ1に対応した記憶領
域が指定される。また、カウンタ28Aのカウント値が
1になると、比較器114の出力が°1”となり、これ
に応じてセレクタ 118は加算器126の出力を選択
してメモリ28Bに供給するようになる。
加算器126は、ラッチ回路124からのエンドアドレ
スデータと、データ源128からの数値1を表わすデー
タとを加算するものであり、この加算によりエンドアド
レス値より1だけ大きいスタートアドレス値が定められ
る。
スデータと、データ源128からの数値1を表わすデー
タとを加算するものであり、この加算によりエンドアド
レス値より1だけ大きいスタートアドレス値が定められ
る。
2番目の入力音に応答して書込命令パルスWI、が発生
されると、このパルスに応じてメモリ28Bのチャンネ
ルナンバ1に対応した記憶領域には加算器126の出力
データが2音目のスタートアドレスデータとして書込ま
れる。
されると、このパルスに応じてメモリ28Bのチャンネ
ルナンバ1に対応した記憶領域には加算器126の出力
データが2音目のスタートアドレスデータとして書込ま
れる。
この後は、上記したと同様の動作によりメモリ28B及
び28Cに最大で12チャンネル分のアドレスデータを
書込むことができる。
び28Cに最大で12チャンネル分のアドレスデータを
書込むことができる。
なお、メモリ28B及び28Cに書込まれたアドレスデ
ータは、第1図の消去スイッチ65をオンして消去命令
信号ERを“0”とすることにより消去することができ
る。
ータは、第1図の消去スイッチ65をオンして消去命令
信号ERを“0”とすることにより消去することができ
る。
次に、読出モードの場合について説明する。
この場合、セレクタ 110は、書込/読出制御信号W
/R=”O”に応じてクロック信号φを選択し、カウン
タ28Aに供給する。カウンタ28Aは、クロック信号
φを計数することによりそのカウント値が0.1.2−
11.0.1のように変化する。各カウント値に対応し
たチャンネルナンバデータCHに応じてメモリ28B、
28C128D及び28Eからそれぞれデータが読出さ
れる。
/R=”O”に応じてクロック信号φを選択し、カウン
タ28Aに供給する。カウンタ28Aは、クロック信号
φを計数することによりそのカウント値が0.1.2−
11.0.1のように変化する。各カウント値に対応し
たチャンネルナンバデータCHに応じてメモリ28B、
28C128D及び28Eからそれぞれデータが読出さ
れる。
スタートアドレスメモリ28B及び28Dから読出され
たスタートアドレスデータはそれぞれ人力へ及びBとし
てセレクタ 122に供給され、エンドアドレスメモリ
28C及び28Eから読出されたエンドアドレスデータ
はそれぞれ人力A及びBとしてセレクタ 130に供給
される。
たスタートアドレスデータはそれぞれ人力へ及びBとし
てセレクタ 122に供給され、エンドアドレスメモリ
28C及び28Eから読出されたエンドアドレスデータ
はそれぞれ人力A及びBとしてセレクタ 130に供給
される。
セレクタ 122及び130は、いずれもメモリ選択信
号RA/ROに応じて選択動作が制御されるもので、第
1の波形メモリ10を利用する場合は、RA/RO=“
1”に応じていずれも人力Aを選択する。このため、上
位アドレスデータUADとしては、メモリ28Bからの
読出データが送出されると共に、エンドアドレスデータ
EADとしては、メモリ28Cからの読出データが送出
される。
号RA/ROに応じて選択動作が制御されるもので、第
1の波形メモリ10を利用する場合は、RA/RO=“
1”に応じていずれも人力Aを選択する。このため、上
位アドレスデータUADとしては、メモリ28Bからの
読出データが送出されると共に、エンドアドレスデータ
EADとしては、メモリ28Cからの読出データが送出
される。
また、第2の波形メモリ12を利用する場合には、RA
/RO=”O”に応じてセレクタ 122及び130が
いずれも人力Bを選択する。このため、上位アドレスデ
ータUADとしては、メモリ28Dからの読出データが
送出されると共に、エンドアドレスデータEADとして
は、メモリ28Eからの読出データが送出される。
/RO=”O”に応じてセレクタ 122及び130が
いずれも人力Bを選択する。このため、上位アドレスデ
ータUADとしては、メモリ28Dからの読出データが
送出されると共に、エンドアドレスデータEADとして
は、メモリ28Eからの読出データが送出される。
メモリ゛6 (′回 の亦ンテ 4・・7g4図は、
メモリ選択制御回路の変形例を示すもので、この回路か
ら送出されるメモリ選択信号RA’ /RO’は、読出
モート時においてのみ第1図の回路でメモリ選択信号R
A/ROの代りに使用されるものである。
メモリ選択制御回路の変形例を示すもので、この回路か
ら送出されるメモリ選択信号RA’ /RO’は、読出
モート時においてのみ第1図の回路でメモリ選択信号R
A/ROの代りに使用されるものである。
書込/読出制御信号W/Rが“1”になる(書込モート
になる)と、立上り微分回路132が出力パルスを発生
して12ステージ/1ピツトのシフトレジスタ(S /
R) 134をリセットすると共に、セレクタが人
力を選択する状態となる。このような状態において、R
AM指定スイッチ138をオンすると、信号“1”がO
Rゲート 140を介してシフトレジスタ +34に入
力される。この結果、第0チヤンネルのリズム音源とし
て第1の波形メモリ(RAM)10の記憶領域M1の波
形データを利用可能となる。また、スイッチ 138を
オンしなければ、第0チヤンネルのリズム音源として、
第2の波形メモリ(ROM)12のチャンネルナンバ0
に対応した記憶領域の波形データが利用可能である。
になる)と、立上り微分回路132が出力パルスを発生
して12ステージ/1ピツトのシフトレジスタ(S /
R) 134をリセットすると共に、セレクタが人
力を選択する状態となる。このような状態において、R
AM指定スイッチ138をオンすると、信号“1”がO
Rゲート 140を介してシフトレジスタ +34に入
力される。この結果、第0チヤンネルのリズム音源とし
て第1の波形メモリ(RAM)10の記憶領域M1の波
形データを利用可能となる。また、スイッチ 138を
オンしなければ、第0チヤンネルのリズム音源として、
第2の波形メモリ(ROM)12のチャンネルナンバ0
に対応した記憶領域の波形データが利用可能である。
次に、第1図のステップスイッチ66を1回オンしてス
テップ信号SSを発生させると、この信号はセレクタ
+36を介してシフトレジスタ 134にシフトパルス
SFPとして供給され、これに応じてシフ1〜レジスタ
+34では、1ステ一ジ分のシフト動作か行なわれる
。この状態では、第0チヤンネルについて上記したと同
様にして第1チヤンネルのリズム音源指定(“1”又は
°゛00パるRAM又はROMの選択)が可能となる。
テップ信号SSを発生させると、この信号はセレクタ
+36を介してシフトレジスタ 134にシフトパルス
SFPとして供給され、これに応じてシフ1〜レジスタ
+34では、1ステ一ジ分のシフト動作か行なわれる
。この状態では、第0チヤンネルについて上記したと同
様にして第1チヤンネルのリズム音源指定(“1”又は
°゛00パるRAM又はROMの選択)が可能となる。
上記のようにしてチャンネルナンバO〜IIの各チャン
ネル毎に“1”(RAM)又は0” (ROM)のメモ
リ選択が可能であるが、−例として第0〜第3チヤンネ
ルについては1”を、第4〜第1tチヤンネルについて
は“0”をそれぞれ指定することもできる。このように
した場合は、第4〜第11チヤンネルについてはリズム
音源として第2の波形メモリ12の波形データを利用す
ることになるので、第1の波形メモリ10への4音目以
降の波形データ書込みを省略することができ、12音分
の波形データを書込むのに比べて人力操作が簡単となる
実益がある。
ネル毎に“1”(RAM)又は0” (ROM)のメモ
リ選択が可能であるが、−例として第0〜第3チヤンネ
ルについては1”を、第4〜第1tチヤンネルについて
は“0”をそれぞれ指定することもできる。このように
した場合は、第4〜第11チヤンネルについてはリズム
音源として第2の波形メモリ12の波形データを利用す
ることになるので、第1の波形メモリ10への4音目以
降の波形データ書込みを省略することができ、12音分
の波形データを書込むのに比べて人力操作が簡単となる
実益がある。
読出モード時においては、セレクタ 136が書込/読
出制御信号W/R=”O”に応じてクロック信号φを選
択し、シフトレジスタ 134にシフトパルスSFPと
して供給する。このため、シフトレジスタ 134から
は、12チャンネル分の1”又は“°0”の信号が順次
に読出され、各信号はORケート 140を介して再び
シフトレジスタ 134に人力される。この結果、シフ
トレジスタ 134からは、各チャンネル毎に1”又は
°゛0”を表わす時分割多重形式のメモリ選択信号RA
’ /RO’が反復的に送出されるようになる。
出制御信号W/R=”O”に応じてクロック信号φを選
択し、シフトレジスタ 134にシフトパルスSFPと
して供給する。このため、シフトレジスタ 134から
は、12チャンネル分の1”又は“°0”の信号が順次
に読出され、各信号はORケート 140を介して再び
シフトレジスタ 134に人力される。この結果、シフ
トレジスタ 134からは、各チャンネル毎に1”又は
°゛0”を表わす時分割多重形式のメモリ選択信号RA
’ /RO’が反復的に送出されるようになる。
読出モード時において、メモリ選択信号RA’/RO′
を第1図の回路でメモリ選択信号RA/ROの代りに用
いると、メモリ28B、28C及び10を含むRAM群
と、メモリ28D、28E及び12を含むROM群とが
時分割的に切換えられるようになる。従って、第1の波
形メモリ10のリズム音源と第2の波形メモリ12のリ
ズム音源とを併用したオートリズム演奏か可能であり、
シフトレジスタ134及びメモリ10の記憶内容を適宜
変更することにより変化に冨んだリズム演奏を楽しむこ
とができる。
を第1図の回路でメモリ選択信号RA/ROの代りに用
いると、メモリ28B、28C及び10を含むRAM群
と、メモリ28D、28E及び12を含むROM群とが
時分割的に切換えられるようになる。従って、第1の波
形メモリ10のリズム音源と第2の波形メモリ12のリ
ズム音源とを併用したオートリズム演奏か可能であり、
シフトレジスタ134及びメモリ10の記憶内容を適宜
変更することにより変化に冨んだリズム演奏を楽しむこ
とができる。
の;′范ダ 75゛
第5図は、この発明の他の実施例による自動伴奏装置を
そなえた電子楽器の回路構成を示すもので、第1図にお
けると同様の部分には同様の符号を付して示す。この実
施例の特徴は、オートベース音発生にこの発明を適用し
たことである。
そなえた電子楽器の回路構成を示すもので、第1図にお
けると同様の部分には同様の符号を付して示す。この実
施例の特徴は、オートベース音発生にこの発明を適用し
たことである。
鍵盤回路150は、メロディ演奏用の第1の鍵域及び伴
奏用の第2の鍵域な有する一段又は複数段の鍵盤を含む
もので、この鍵盤からは、押鍵検出回路 +52により
鍵操作情報が検出されるようになっている。
奏用の第2の鍵域な有する一段又は複数段の鍵盤を含む
もので、この鍵盤からは、押鍵検出回路 +52により
鍵操作情報が検出されるようになっている。
第1及び第2の鍵域から検出された鍵操作情報は、楽音
形成回路156に供給される。楽音形成回路156は、
供給される鍵操作情報に基づいてメロディ音信号、コー
ド音信号等の楽音信号を形成し、抵抗R3を介してスピ
ーカ38に供給する従って、スピーカ38からは、第1
及び/又は第2の鍵域で押された鍵に対応する楽音が発
生される。
形成回路156に供給される。楽音形成回路156は、
供給される鍵操作情報に基づいてメロディ音信号、コー
ド音信号等の楽音信号を形成し、抵抗R3を介してスピ
ーカ38に供給する従って、スピーカ38からは、第1
及び/又は第2の鍵域で押された鍵に対応する楽音が発
生される。
第2の鍵域から検出された鍵操作情報は、ベースパター
ンパルス発生回路158に供給される。この回路158
には、リズムセレクタ72からリズム選択データSEL
も供給される。
ンパルス発生回路158に供給される。この回路158
には、リズムセレクタ72からリズム選択データSEL
も供給される。
ベースパターンパルス発生回路158は、コード名検出
回路、ベースパターンメモリ、音高決定回路等を含むも
のである。
回路、ベースパターンメモリ、音高決定回路等を含むも
のである。
コード名検出回路は、供給される鍵操作情報に基づいて
コード名(根音及びコードタイプ)を検出するものであ
る。また、ベースパターンメモリは、メジャ、マイナ、
セブンス等のコードタイプにそれぞれ対応したベースパ
ターンをリズム種類毎に記憶したもので、各ベースパタ
ーンは、各発音タイミング毎に発音すべきベース音の根
音に対する音程を表わす音程データを含んでいる。ベー
スパターンメモリからは、選択されたリズム種類及び検
出されたコードタイプに応じたベースパターンの音程デ
ータが読出される。音高決定回路は、検出された根音と
、読出された音程データとに基づいて発音すべきベース
音の音高を決定し、その音高に対応するタイムスロット
にベースパターンパルスBPを割当てて送出する。
コード名(根音及びコードタイプ)を検出するものであ
る。また、ベースパターンメモリは、メジャ、マイナ、
セブンス等のコードタイプにそれぞれ対応したベースパ
ターンをリズム種類毎に記憶したもので、各ベースパタ
ーンは、各発音タイミング毎に発音すべきベース音の根
音に対する音程を表わす音程データを含んでいる。ベー
スパターンメモリからは、選択されたリズム種類及び検
出されたコードタイプに応じたベースパターンの音程デ
ータが読出される。音高決定回路は、検出された根音と
、読出された音程データとに基づいて発音すべきベース
音の音高を決定し、その音高に対応するタイムスロット
にベースパターンパルスBPを割当てて送出する。
ベース音源部BTGは、前述したリズム音源部RTGと
同一構成のもので、任意の12音を人力可能である。入
力音信号は、抵抗R4を介してスピーカ38に供給され
、音蓼に変換される。
同一構成のもので、任意の12音を人力可能である。入
力音信号は、抵抗R4を介してスピーカ38に供給され
、音蓼に変換される。
ベースパターンパルスBPは、館述の下位アドレスデー
タ発生回路I6と同一構成の下位アドレスデータ発生回
路16’にリズムパターンパルスRPの代りに供給され
る。ベース音源部BTG内のRAMからなる第1の波形
メモリ(第1図のメモリ10に対応)には、12音分の
波形データを順次に書込可能であり、−例としてG2
、 G井2、A2、A2、B2のバス音と、G3 、
C”3、B3 。
タ発生回路I6と同一構成の下位アドレスデータ発生回
路16’にリズムパターンパルスRPの代りに供給され
る。ベース音源部BTG内のRAMからなる第1の波形
メモリ(第1図のメモリ10に対応)には、12音分の
波形データを順次に書込可能であり、−例としてG2
、 G井2、A2、A2、B2のバス音と、G3 、
C”3、B3 。
#
D#3、B3のベースギター音と、B3 、 F井3の
ギター音とにそれぞれ対応した波形データを順次に書込
可能である。このようにした場合、前述のベースパター
ンパルスBPが例えば第11チヤンネルに対応するタイ
ムスロットに割当てられたのであれば、ベース音源部B
TGからは、Fイ3のギター音信号が送出される。そし
て、このギター音信号は、抵抗R5を介してスピーカ3
8に供給され、音響に変換される。
ギター音とにそれぞれ対応した波形データを順次に書込
可能である。このようにした場合、前述のベースパター
ンパルスBPが例えば第11チヤンネルに対応するタイ
ムスロットに割当てられたのであれば、ベース音源部B
TGからは、Fイ3のギター音信号が送出される。そし
て、このギター音信号は、抵抗R5を介してスピーカ3
8に供給され、音響に変換される。
第5図の実施例によれば、オートベース演奏に用いるべ
きベース音源群を任意に設定可能であり、変化に富んだ
ベース演奏を楽しむことができる。
きベース音源群を任意に設定可能であり、変化に富んだ
ベース演奏を楽しむことができる。
なお、上記実施例では、リズムパターン、ベースパター
ン等の伴奏パターンとして、ファクトリセットされたも
のを用いるようにしたが、伴奏パターンをユーザーが任
意にセット(プログラム)できるようにしてもよい。
ン等の伴奏パターンとして、ファクトリセットされたも
のを用いるようにしたが、伴奏パターンをユーザーが任
意にセット(プログラム)できるようにしてもよい。
また、この発明は、オートアルペショ音発生等にも適用
可能である。
可能である。
以上のように、この発明によれば、任意の複数音を入力
して各々の波形データをRAM等の波形メモリに書込み
、この波形メモリからは伴奏パターンに従って複数音分
の波形データを選択的に読出すようにしたので、入力音
を変えたり、伴奏パターンを変えたりすることにより変
化に冨んだ自動伴奏を楽しむことができる。
して各々の波形データをRAM等の波形メモリに書込み
、この波形メモリからは伴奏パターンに従って複数音分
の波形データを選択的に読出すようにしたので、入力音
を変えたり、伴奏パターンを変えたりすることにより変
化に冨んだ自動伴奏を楽しむことができる。
また、波形メモリには複数音分の波形データを順次に書
込むようにしたので、波形メモリの記憶スペースを有効
に利用することができ、メモリ容量が少なくて済む利点
もある。
込むようにしたので、波形メモリの記憶スペースを有効
に利用することができ、メモリ容量が少なくて済む利点
もある。
第1図は、この発明の一実施例によるオートリズム装置
の回路構成を示すブロック図。 第2図は、第1図における下位アドレスデータ発生回路
の一構成例を示す回路図、 第3図は、第1図におけるスタート・エンドアドレスデ
ータ発生回路の一構成例を示す回路図、第4図は、メモ
リ選択制御回路の変形例を示す回路図、 第5図はこの発明の他の実施例による自動伴奏装置をそ
なえた電子楽器の回路構成を示すブロック図である。 10・・・波形メモリ、16・・・下位アドレスデータ
発生回路、28・・・スタート・エンドアドレスデータ
発生回路、30・・・入力端子、54・・・A/D変換
回路、70・・・リズムパターンパルス発生回路、80
・・・D/A変換回路、158・・・ベースパターンパ
ルス発生回路、RTG・・・リズム音源部、BTG・・
・ベース音源部。
の回路構成を示すブロック図。 第2図は、第1図における下位アドレスデータ発生回路
の一構成例を示す回路図、 第3図は、第1図におけるスタート・エンドアドレスデ
ータ発生回路の一構成例を示す回路図、第4図は、メモ
リ選択制御回路の変形例を示す回路図、 第5図はこの発明の他の実施例による自動伴奏装置をそ
なえた電子楽器の回路構成を示すブロック図である。 10・・・波形メモリ、16・・・下位アドレスデータ
発生回路、28・・・スタート・エンドアドレスデータ
発生回路、30・・・入力端子、54・・・A/D変換
回路、70・・・リズムパターンパルス発生回路、80
・・・D/A変換回路、158・・・ベースパターンパ
ルス発生回路、RTG・・・リズム音源部、BTG・・
・ベース音源部。
Claims (1)
- 【特許請求の範囲】 (a)音情報を入力する入力手段と、 (b)読み書き可能な第1の記憶装置と、 (c)前記入力手段により順次に入力される複数音分の
音情報を前記第1の記憶装置に順次に書込む書込手段と
、 (d)この書込手段による音情報書込みに際して各音毎
に書込アドレス情報を記憶する第2の記憶装置と、 (e)前記第1の記憶装置に書込まれた複数音分の音情
報を前記第2の記憶装置に記憶された書込アドレス情報
に基づき且つ所望の伴奏パターンに従って選択的に読出
すことにより伴奏音信号を発生する伴奏音発生手段と をそなえた自動伴奏装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61066799A JP2586450B2 (ja) | 1986-03-25 | 1986-03-25 | 波形記憶再生装置 |
US07/029,605 US4785703A (en) | 1986-03-25 | 1987-03-24 | Polytonal automatic accompaniment apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61066799A JP2586450B2 (ja) | 1986-03-25 | 1986-03-25 | 波形記憶再生装置 |
Related Child Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5072969A Division JPH06161456A (ja) | 1993-03-08 | 1993-03-08 | 波形記憶再生装置 |
JP5072967A Division JPH06161454A (ja) | 1993-03-08 | 1993-03-08 | 波形記憶再生装置 |
JP5072968A Division JPH06161455A (ja) | 1993-03-08 | 1993-03-08 | 波形記憶再生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62223796A true JPS62223796A (ja) | 1987-10-01 |
JP2586450B2 JP2586450B2 (ja) | 1997-02-26 |
Family
ID=13326275
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61066799A Expired - Lifetime JP2586450B2 (ja) | 1986-03-25 | 1986-03-25 | 波形記憶再生装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4785703A (ja) |
JP (1) | JP2586450B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06186973A (ja) * | 1992-12-21 | 1994-07-08 | Yamaha Corp | ピッチ検出装置 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR930010396B1 (ko) * | 1988-01-06 | 1993-10-23 | 야마하 가부시끼가이샤 | 악음신호 발생장치 |
US5012085A (en) * | 1989-09-28 | 1991-04-30 | Kyi Ben I | Self adaptive and shadow sensitive electronic musical instrument |
KR0127334B1 (ko) * | 1989-11-30 | 1998-10-01 | 이헌조 | 건반악기의 뮤직 레코딩 장치 |
JP3622558B2 (ja) * | 1999-02-25 | 2005-02-23 | カシオ計算機株式会社 | 楽音編集装置及び楽音編集処理プログラムを記録した記録媒体 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5987567A (ja) * | 1982-11-10 | 1984-05-21 | Fujitsu Ltd | 可変長デ−タ記憶制御方式 |
JPS6033399U (ja) * | 1983-08-15 | 1985-03-07 | 株式会社ケンウッド | 録音再生装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55140894A (en) * | 1979-04-19 | 1980-11-04 | Nippon Musical Instruments Mfg | Automatic player |
JPS59166291A (ja) * | 1983-03-11 | 1984-09-19 | Kanagawaken | 生活雑排水の簡易処理方法 |
JPS60145497A (ja) * | 1983-12-29 | 1985-07-31 | Matsushita Electric Ind Co Ltd | 遠心送風機 |
JPS6145297A (ja) * | 1984-08-09 | 1986-03-05 | カシオ計算機株式会社 | 電子楽器 |
JPS6145298A (ja) * | 1984-08-09 | 1986-03-05 | カシオ計算機株式会社 | 電子楽器 |
JPH0631986B2 (ja) * | 1985-10-15 | 1994-04-27 | ヤマハ株式会社 | 楽音発生装置 |
-
1986
- 1986-03-25 JP JP61066799A patent/JP2586450B2/ja not_active Expired - Lifetime
-
1987
- 1987-03-24 US US07/029,605 patent/US4785703A/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5987567A (ja) * | 1982-11-10 | 1984-05-21 | Fujitsu Ltd | 可変長デ−タ記憶制御方式 |
JPS6033399U (ja) * | 1983-08-15 | 1985-03-07 | 株式会社ケンウッド | 録音再生装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06186973A (ja) * | 1992-12-21 | 1994-07-08 | Yamaha Corp | ピッチ検出装置 |
Also Published As
Publication number | Publication date |
---|---|
US4785703A (en) | 1988-11-22 |
JP2586450B2 (ja) | 1997-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5521322A (en) | Tone information processing device for an electronic musical instrument for generating sounds | |
JPS6326869Y2 (ja) | ||
JPS6230635B2 (ja) | ||
US5321198A (en) | Tone signal generator utilizing ancillary memories for electronic musical instrument | |
JPS62223796A (ja) | 波形記憶再生装置 | |
US4373415A (en) | Electronic musical instrument | |
JP2599351B2 (ja) | 波形読み出し装置 | |
US4553465A (en) | Electronic musical instrument producing bass and chord tones utilizing channel assignment | |
JP2508138B2 (ja) | 楽音信号発装置 | |
JPS628797B2 (ja) | ||
JPS6028359B2 (ja) | 電子楽器 | |
JPH0234720Y2 (ja) | ||
JPS59116696A (ja) | 電子楽器 | |
JPS6318759B2 (ja) | ||
JPS59140495A (ja) | 電子楽器の自動伴奏装置 | |
JPH06161456A (ja) | 波形記憶再生装置 | |
JPH06161454A (ja) | 波形記憶再生装置 | |
JPH06161455A (ja) | 波形記憶再生装置 | |
JP2536460B2 (ja) | 楽音発生方法および装置 | |
JPH0314718Y2 (ja) | ||
JPH0437440B2 (ja) | ||
JPH10198374A (ja) | 自動アルペジオ演奏装置 | |
JPS592090A (ja) | 楽曲演奏装置 | |
JPS628798B2 (ja) | ||
JP2586450C (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |