JPS62223796A - 波形記憶再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、オートリズム、オートベース等の自動伴奏
装置に関し、更に詳しくは、任意の複数音を入力して伴
奏パターンに従って発音させるようにした自動伴奏装置
に関するものである。

〔発明の概要〕

この発明は、順次に人力される複数音分の波形データを
波形メモリに順次に書込みむと共にこの書込みの際に各
音毎の書込アドレスをアドレスメモリに記憶しておき、
波形メモリからは記憶した書込アドレスに基づき且つ所
望の伴奏パターンに従って選択的に波形データを読出す
ことにより少ないメモリ容量で変化に富んだ伴奏音発生
を可能にしたものである。

〔従来の技術〕

従来、オートリズム装置としては、マイクロホン等を介
して人力した音信号の波形をＲＡＭ（ランダム・アクセ
ス・メモリ）に記憶し、このＲＡＭからリズム・パター
ンに従って人力音波形を読出すことによりリズム音を発
生させるようにしたものが知られている（例えば実開昭
６０−１４５４９７号公報参照）。

〔発明が解決しようとする問題点〕

上記した従来装置によると、ＲＡＭには１音分の波形し
か記憶できないので、リズム演奏が単調であった。

そこで、変化に冨んだリズム演奏を可能にするため、複
数の人力音波形を記憶することが考えられる。具体的に
は、複数のＲＡＭを設けるか又は１つのＲＡＭのアドレ
スを分割して各々独立に書込可能な複数の記憶領域を定
め、各ＲＡＭ又は各記憶領域毎に異なる人力音波形を記
憶させるようにすればよい。

しかしながら、このようにすると、各ＲＡＭ又は各記憶
領域としては、予想される人力音波形のうちで最もデー
タ量の多い波形を記憶可能な容量にする必要があり、波
形記憶部全体のメモリ容量が大きくなると共にデータ量
の少ない波形については記憶スペースの相当部分が不使
用となる欠点がある。

〔問題点を解決するための手段〕 この発明の目的は、可及的に少ないメモリ容量て変化に
富んた伴奏音発生を可能にすることにある。

この発明による自動伴奏装置は、音情報を人力する人力
手段と、読み書き可能なＲＡＭ等の第１の記憶装置と、
書込手段と、第２の記憶装置と、伴奏音発生手段とをそ
なえたものである。

書込手段は、入力手段により順次に入力される複数身分
の音情報を第１の記憶装置に順次に書込むもので、各音
情報は例えばディジタル形式の波形データとして記憶さ
れる。

第２の記憶装置は、書込手段による音情報書込みに際し
て各音毎にスタートアドレス、エンドアドレス等の書込
アドレス情報を記憶するものである。

伴奏音発生手段は、第１の記憶装置に書込まれた複数身
分の音情報を第２の記憶装置に記憶された書込アドレス
情報に基づき且つリズムパターン、ベースパターン等の
所望の伴奏パターンに従って選択的に読出すことにより
伴奏音信号を発生ずるものである。

〔作　　用〕

この発明の構成によれば、第１の記憶装置には複数身分
の音情報を順次に占込むと共に第１の記憶部ｚ１から書
込アドレス情報及び伴奏パターンに基づいて複数身分の
音情報を選択的に読出すようにしたので、伴奏パターン
として各発音タイミング毎に入力順位何番目の音を発音
すべきか表わすものを用いることによりある発音タイミ
ングでは１音を発音させ、別の発音タイミングでは複数
音を売りキさせろうにして変化に富んだ伴奏音を発生さ
せることができる。また、伴奏パターンを変えなくても
、第１の記憶装置の音情報を書換えることにより種々の
伴奏音を発生させることができる。

この発明では、ＦＳ′情報書込みについて順次書込方式
を採用したので、予め人力可能な音数を定めておけば、
その音数分のデータ量に応じて第１の記ｔα装置１りの
記憶部！１）を定めることができる。このため、前述の
ように各ＲＡＭ毎又は各記憶領域毎に前もって記憶容量
を定める場合に比べて、不使用（７）記憶スペースを減
らすことができ、記憶容量が少なくて済むものである。

〔実　　施　　例〕

第１図は、この発明の一実施例によるオートリズム装置
ｄの回路構成を示すものであり、このオートリズム装置
は、時分割的な１２個の発音チャンネルを有するリズム
音源部ＲＴＧをそなえている。

すなわち、リズム音源部ＲＴＧ内には、１２音分の波形
データを書込可能なＲＡＭからなる第１の波形メモリ１
０と、１２音分の波形データが予めファクトリセットさ
れたＲＯＭ　（リード・オンリイ・メそり）からなる第
２の波形メモリ１２とが設けられ、選択されたリズムパ
ターンに従っていずれかの波形メモリ（１０又は１２〕
から時分割的に波形データを読出すことによりオートリ
ズム演奏が行なわれるものである。

第１の波形メモリ１０への波形データ量）込み（第１図
） 第１図の回路において、第１の波形メモリｌＯに波形デ
ータを書込むにあたっては、書込／読出制御スイッチ目
をオンする。すると、書込／読出制御信号Ｗ／Ｒが“１
”となり、第１の波形メモリＩＯ及び下位アドレスデー
タ発生回路１６が書込モードとなる。また、ゲート回路
１８が導通するのでチャンネル表示器２０にチャンネル
ナンバデータＣＨに応じてチャンネルナンバが表示され
ると共に、ケート回路２２が導通するのでアドレス表示
器２４に書込用の下位アドレスデータＷＡＤに応じて下
位アドレスが表示されるようになる。

波形データ書込みの際は、ＲＡＭ／ＲＯＭ切換スイッチ
２６を予めオン状態にする。こうすると、メモリ選択信
号ＲＡ／ＲＯが°゛１゛となり、スタート・エンドアド
レスデータ発生回路２８内のＲＡＭからなるスタートア
ドレスメモリ２８Ｂが利用可能となる。

入力端子３０には、マイクロホン３２又はテープレコー
ダ等の外部機器３４を接続することにより任意の音信号
（例えば打楽器音、人や動物の声等の信号）を入力可能
である。いま、所望の音信号を人力したものとすると、
この入力音信号は、入力アンプ３６及び抵抗Ｒ１を介し
てスピーカ３８に供給されて発音される一方、入力アン
プ３６を介してレベル検出回路４０に供給される。

レベル検出回路４０は、入力信号の立上り開始にほぼ同
期してＲ−Ｓフリップフロップ４２をセットする。この
ため、フリップフロップ４２の出力Ｑは”　１　”とな
り、これに応じて立上り微分回路４４からスタートアド
レス用の書込命令パルスＷＩ、が送出され、スタート−
エンドアドレスデータ発生回路２８に供給される。

スタートΦエンドアドレスデータ発生回路２８では、書
込／読出制御信号Ｗ／Ｒが“１パになると１２進カウン
タからなるチャンネルカウンタ２８Ａがリセットされる
。このチャンネルカウンタからは、チャンネルナンバＯ
を表わすチャンネルナンバデータＣＨが送出され、これ
に応じてチャンネル表示器２０はチャンネルナンバＯを
表示する。また、回路２８では、スタートアドレスメモ
リ２８Ｂのチャンネルナンバ０に対応した記憶領域に１
音目のスタートアドレス０を示すスタートアドレスデー
タが書込命令パルスＷ　Ｉ　ｓ　に応じて書込まれる。

そして、このスタートアドレスデータは、書込後直ちに
読出され、上位アドレスデータＵＡＤとして力Ｉ算器４
６に供給される。

ところで、上記のようにフリップフロップ４２の出力Ｑ
が°１′′になると、ＯＲゲート４８の出力が”　ｌ　
”になり、この出力にＡＮＤゲート５０に供給される。

また、ＡＮＤゲート５０にはインバータ５２を介して書
込命令パルスＷＩｓも供給される。このため、ＡＮＤゲ
ート５０の出力は、フリップフロップ４２の出力Ｑが°
゛ｌ″になった後書込命令パルスＷ　Ｉ　ｓのパルス幅
に相当する期間だけ遅れて＋１１１１となり、この出力
は書込イネーブル信号ＷＥＮとして下位アドレスデータ
発生回路１６に供給される。

下位アドレスデータ発生回路１６には、書込用アドレス
カウンタ１８Ａが設けられており、このカウンタは、書
込イネーブル信号ＷＥＮが“１°′になると、クロック
信号φを計数して書込用の下位アドレスデータＷＡＤを
送出し、これに応じてアドレス表示器２４が下位アドレ
スを表示する。また、下位アドレスデータＷＡＤは、加
算器４６に供給され、前述した上位アドレスデータＵＡ
Ｄと加算される。そして、加算器４６からの加算出力は
。

アドレスデータＡＤとして第１の波形メモリｌＯに供給
される。

アナログ／ディジタル（Ａ／Ｄ）変換回路５４は、入力
アンプ３６からの入力音信号を各サンプル点毎にＡ／Ｄ
変換して各サンプル点毎に振幅を表わすデジ・タル形式
の波形データＴＷＤを第１の波形メモリｌＯに供給する
。

第１の波形メモリ１０では、前述のアドレスデータＡＤ
に応じてチャンネルナンバ０に対応した記憶領域Ｍｌが
指定され、この記憶領域Ｍ１に最初の１音分の波形デー
タＴＷＤが書込まれる。この場合、記憶領域Ｍ１のスタ
ートアドレスＳ＋　は、前述したように０である。また
、エンドアドレスＥｌは、次に述べるようにして定めら
れる。

すなわち、最初の１音の減衰終了にほぼ同期してレベル
検出回路４０がフリップフロップ４２をリセットすると
、フリップフロップ４２の出力Ｑは“’ｏ”、出力Ｑは
°１°゛となる。遅延回路５６は、クロック信号φの数
周期分だけフリップフロップ４２の出力Ｑを遅延させる
ために設けられたもので、フリップフロップ４２の出力
Ｑが°゛Ｏ°′になると、遅延回路５６の出力は該数周
期分遅れて°“０”となり、これに応じて書込イネーブ
ル信号ＷＥＮも０°°となる。このため、下位アドレス
データ発生回路１６では、書込用アドレスカウンタ＋６
Ａがクロック信号φの計数を停止し、このときまでのカ
ウント値がエンドアドレスＥ、となる。このように、１
音目の減衰終了から若干遅れてエンドアドレスを定める
ようにすると、工音目の記憶領域Ｍ、に若干の余裕をも
たせることができる。なお、エンドアドレスＥ１はアド
レス表示器２４を見て確認することかできる。

立下り微分回路５８は、遅延回路５６の出力が“１゛′
から“０°“に変化するのに同期してエンドアドレス用
の書込命令パルスＷＩＥを発生し、スタート・エンドア
ドレスデータ発生回路２８に供給する。この回路２８で
は、ＲＡＭからなるエンドアドレスメモリ２８Ｃのチャ
ンネルナンバ０に対応した記憶領域にエンドアドレスＥ
１を示すエンドアドレスデータが書込命令パルスＷＩ［
に応じて書込まれる。この書込まれたエンドアドレスデ
ータは、第１の波形メモリ１０からの波形データ読出し
を停止制御するのに用いられるものである。

上記のようにして最初の１音分の波形データの書込処理
が終った後は、カウンタリセットスイッチ６０をオンす
る。すると、カウンタリセット信号ＡＣＲが°１°゛と
なり、これに応じて下位アドレスデータ発生回路１８内
の書込用アドレスカウンタＩＥｉＡがカウント［０にリ
セットされる。また、フリップ２０ツブ４２の出力Ｑ＝
”１”を受取っているＡＮＤゲート６２は、カウンタリ
セット信号ＡＣＲ＝”１”に応じて出力が“１パとなり
、これに応じて発光ダイオード６４が点灯する。この発
光タイオード６４の点灯により２音目の波形データの書
込みが可能である旨表示される。

この後、ステップスイッチ６６を１回オンしてステップ
信号ＳＳを発生させると、回路２８内のチャンネルカウ
ンタ２８Ａのカウント値が１アツプする。すなわち、こ
のチャンネルカウンタからは、チャンネルナンバ１を表
わすチャンネルナンバデータＣＨが発生され、これに応
じてチャンネル表示器２０がチャンネルナンバ１を表示
する。

次に、入力端子３０を介して２番目の音信号を人力した
ものとすると、上記したと同様にして書込命令パルスＷ
Ｉｓが発生され、これに応じて回路２８ではスタートア
ドレスメモリ２８Ｂのチャンネルナンバ１に対応した記
憶領域に２音目のスタートアドレスデータが書込まれる
。この２音目のスタートアドレスデータは、１音目のエ
ンドアドレスＥ１に１を加えたスタートアドレスｓ２を
表わす。そして、２音目のスタートアドレスデータは、
上位アドレスデータＵＡＤとして加算器イ６に供給され
る。

ＡＮＤゲート５０は、上記したと同様にして書込イネー
ブル信号ＷＥＮを発生し、これに応じて回路Ｉ６内の書
込用アドレスカウンタ１６Ａは書込用の下位アドレスデ
ータＷＡＤを加算器４６に供給する。従って、上記した
と同様にして加算器４６からのアドレスデータＡＤに応
じて第１の波形メモリ１０のチャンネルナンバ１に対応
した記憶領域Ｍ２に２音目の波形データＴＷＤが書込ま
れる。

２番目の入力音の減衰終了から若干遅れてＡＮＤゲート
５０の出力が“１′から“０“になると、上記したと同
様にして回路１６内の書込用アドレスカウンタ１６Ａが
計数を停止し、このときまでのカウント値が２音目のエ
ンドアドレスＥ２となる。

また、立下り微分回路５８が書込命令パルスＷＩＥを発
生し、これに応じて回路２８ではエンドアドレスメモリ
２８Ｃのチャンネルナンバ１に対応した記憶領域にエン
ドアドレスＥ２を示すエンドアドレスデータが書込まれ
る。

この後は、上記したと同様にしてカウンタリセットスイ
ッチ６０をオンしてからステップスイッチ６６によりチ
ャンネルナンバを１アツプしては所望の音信号を人力す
る処理をくりかえすことにより第１の波形メモリ１０に
は最大で１２音分の波形データを書込むことができ、そ
れによって１２個の発音チャンネルに対する１２個のリ
ズム音源の割当てが可能となる。このような順次書込方
式によると、第１の波形メモリ１０における１２音分の
記憶領域Ｍ１〜Ｍ１２のアドレス数はそれぞれ対応する
入力音の波形データ量に応じて決まり、異なる音を人力
する限り一定とならない。

なお、第１の波形メモリｌＯに書込んだ波形データを消
去したいときは、消去スイッチ６５をオンする。すると
、消去スイッチ６５につながれたインバータ６７の出力
からなる消去命令信号ＥＲが°０”となり、第１の波形
メモリＩＯの波形データが消去されると共に、スタート
アドレスメモリ２８Ｂ＆ひエンドアドレスメモリ２８Ｃ
のアドレスデータが消去される。

曾　ａ−一夕に其づくオート１ズム゛Ｉ　　＃１ツオー
トリズム演奏にあたっては、第１の波形メモリＩＯ又は
第２の波形メモリ１２のいずれかの記憶データを利用す
る。

まず、第１の波形メモリｌＯの記憶データを利用する場
合について説明する。この場合、書込／読出制御スイッ
チ１４をオフ状態とすると、書込／読出制御信号Ｗ／Ｒ
が０°゛となり、第１の波形メモリＩＯ及び下位アドレ
スデータ発生回路１６が読出モードとなる。また、ゲー
ト回路１８及び２２が非導通となるので、チャンネル表
示器２０及びアドレス表示器２４のいずれにおいても表
示が行なわれない。

スタート・エンドアドレスデータ発生回路２８では、読
込／読出制御信号Ｗ／Ｒが°“０”になると、チャンネ
ルカウンタ２８Ａがクロック信号φを計数してチャンネ
ルナンバデータＣＨを発生する。チャンネルカウンタ２
８Ａは１２進カウンタで構成されているので、チャンネ
ルナンバデータＣＨとしては、０〜１１のチャンネルナ
ンバを表わすデータが順次に且つ反復的に送出される。

第１の波形メモリＩＯを利用する際は、ＲＡＭ／ＲＯＭ
切換スイッチ２６を予めオン状態にしておくので、回路
２８内では、各々ＲＡＭからなるスタートアドレスメモ
リ２８Ｂ及びエンドアドレスメモリ２８Ｃか利用可能で
ある。すなわち、スタートアドレスメモリ２８Ｂからは
、チャンネルナンバデータＣＨに応じて１２チヤンネル
（１２音）分のスタートアドレスデータが順次に読出さ
れ、各スタートアドレスデータは上位アドレスデータＵ
ＡＤとして加算器４６に供給される。また、エンドアド
レスメモリ２８Ｃからは、チャンネルナンバデータＣＨ
に応して１２チヤンネル分のエンドアドレスデータが順
次に読出され、各エンドアドレスデータＥＡＤは比較器
６８に比較人力Ｂとして供給される。

リズムパターンパルス発生回路７０は、マーチ、ワルツ
、スウィング・・・のような多数のリズム種類にそれぞ
れ対応した多数のリズムパターンがファクトリセットさ
れたリズムパターンメモリ等を含むもので、リズムパタ
ーンメモリからどのリズムパターンを読出すかはリズム
セレクタ７２からのリズム選択データＳＥＬによって指
定されるようになっている。

各リズム種類に対応するリズムパターンは、−例として
テンポクロックパルスのカウント値０〜９５にそれぞれ
対応した１小節分のパターンデータによって構成される
もので、各カウント値に対応するパターンデータは該カ
ウント値に対応する発音タイミングで１２個の発音チャ
ンネルのうちどのチャンネルを発音すべきか表わすよう
になっている。

リズムスタート／ストップスイッチ７４をオンすると、
スタート／ストップ制御信号ＳＴ／ＳＰか°１″となり
、これに応じてリズムパターンパルス発生回路７０が、
選択されたリズム種類に対応するリズムパターンに従っ
てリズムパターンパルスＲＰを時分割的に送出する。す
なわち、各リズムパターンパルスは、チャンネルナンバ
データＣＨに基づいて１２個のタイムスロットのうち発
音すべきチャンネルに対応するタイムスロットに割当て
られた形で下位アドレスデータ発生回路１６に供給され
、該チャンネルに対する発音命令信号として利用される
。

下位アドレスデータ発生回路１６には、クロツク信号φ
を時分割的に計数可能な読出用アドレスカウンタ１６Ｂ
か設けられており、このカウンタは、リズムパターンパ
ルスにより発音すべく指示されたチャンネルのタイミン
グでクロック信号φを計数し、その計数出力を読出用の
下位アドレスデータＲＡＤとして加算器４６に供給する
。下位アドレスデータＲＡＤは、比較人力Ａとして比較
器６８にも供給される。

加算器４６は、上位アドレスデータＵＡＤとしてのスタ
ートアドレスデータと読出用の下位アドレスデータＲＡ
Ｄとを加算し、その加算出力をアドレスデータＡＤとし
て第１の波形メモリ１０に供給する。この結果、第１の
波形メモリ１０からは、アドレスデータＡＤに応じて波
形データが時分割的に読出されることになる。例えば、
ある発音タイミングに関してチャンネルナンバ０及び２
のチャンネルでの発音を指示すべくリズムパターンパル
スＲＰが、発生された場合には、第１の波形メモリＩＯ
からは、記憶領域Ｍ、及びＭ３の波形データが時分割的
に読出される。そして、各記憶領域毎に波形データの読
出しが終ると、比較器６８が比較人力Ａ及びＢの一致に
応じて一致信号ＥＱを発生し、これに応じて読出用アド
レスカウンタ１８Ｂの一致に係るチャンネルに対応した
カウント値が０にリセットされる。

セレクタ７６は、メモリ選択信号ＲＡ／ＲＯが”　ｌ　
”であるので、入力Ａを選択する状態にある。このため
、詔１の波形メモリｌＯから読出されれた波形データは
セレクタ７６を介してアキュムレータ７８に供給される
。

アキュムレータ７日は、チャンネルナンバデータＣＨに
基づいて複数チャンネル分の読出データを累算して混合
波形を表わす波形データを出力するもので、その出力デ
ータはディジタル／アナログ（Ｄ／Ａ）変換回路８０に
よりアナログ信号に変換される。そして、Ｄ／Ａ変換回
路８０からのアナログ信号は、出力アンプ８２及び抵抗
Ｒ２を介してスピーカ３８に供給され、音響に変換され
る。

上記のようにして、選択されたリズムパターンに従って
第１の波形メモリｌＯから時分割的に波形データを読出
すことによりオートリズム演奏が行なわれる。この場合
、第１の波形メモリＩＯの波形データを書換えることに
より任意のリズム音源群を設定可能であるため、変化に
富んだリズム演奏を楽しむことができる。

なお、オートリズム演奏を停止させたいときは、リズム
スタート／ストップスイッチ７４をオフすればよい。

次に、第２の波形メモリ１２の記憶データを利用する場
合について説明する。この場合、　書込／読出ｊ６（Ｊ
御スイッチ７４をオフ状態とすることは前述の第１の波
形メモリ利用の場合と同様であるが、ＲＡＭ／ＲＯＭ切
換スイッチ２６はオフ状態にする。すると、メモリ選択
信号ＲＡ／ＲＯが０”となり、これに応じて回路２８内
の各々ＲＯＭからなるスタートアドレスメモリ２８Ｄ及
びエンドアドレスメモリ２８Ｅが利用可能となる。また
、メモリ選択信号ＲＡ／ＲＯ＝”０°“に応じてセレク
タ７６が第２の波形メモリ１２の読出データからなる入
力Ｂを選択する状態となる。

この後、リズムスタート／ストップスイッチ７４をオン
すると、メモリ１Ｏ１２８Ｂ及び２８Ｃの代りにメモリ
１２．２８Ｄ及び２８Ｅを用いる点を除いて上記したと
同様の時分割読出動作によりオートリズム餌奏が行なわ
れる。

下位アドレスデータ発　回路（第２図）第２図は、下位
アドレスデータ発生回路１６の一構成例を示すものであ
る。

書込モード時において、ＡＮＤゲート９０は、書込イネ
ーブル信号ＷＥＮ＝”１”に応じて導通し、クロック信
号φを書込用アドレスカウンタ１６Ａに供給する。カウ
ンタ１８Ａは、クロック信号φを計数し、その計数出力
からなる書込用下位アドレスデータＷＡＤをセレクタ９
２に入力Ａとして供給する一方、第１図に示したように
スタート・エンドアドレスデータ発生回路２８及びゲー
ト回路２２に供給する。

セレクタ９２は、書込／読出制御信号Ｗ／Ｒが”　１　
”である書込モード時において人力Ａを選択する。この
ため、カウンタ１８Ａからの書込用下位アドレスデータ
ＷＡＤは、セレクタ９２を介して第１図の加算器４６に
供給される。

入力音の減衰終了後、書込イネーブル信号ＷＥＮが°゛
０′°になると、ＡＮＤゲート９０が非導通になり、こ
れに応じてカウンタＩＥＩＡが計数停止となる。

なお、カウンタ１８Ａは、カウンタリセット信号ＡＣＨ
に応じてリセットされる。

読出モード時においては、時分割ラッチ回路９４及び読
出用アドレスカウンタ１６Ｂが利用可能である。リズム
パターンパルスＲＰは、クロック信号φで調時される１
２ステージ／ｌビツトのシフトジスタ（Ｓ／Ｒ）９Ｂに
入力される。シフトレジスタ９６から送出されたリズム
パターンパルスは、ＯＲゲート９８を介して１２ステー
ジ／ｌビツトのシフトレジスタ（Ｓ　／　Ｒ）　　１０
０に入力され、クロック信号φに応じてシフトされる。

そして、シフトレジスタ　ｌＯＯから送出されたリズム
パターンパルスは、ＡＮＤゲート１０２及びＯＲゲート
９日を介して再びシフトレジスタ　１００に入力され、
以後この閉ループで循環的に記憶される。

シフトレジスタ　＋００から送出されたリズムパターン
パルスはゲート回路＋０４にも供給される。

ゲート回路１０４は、加算器１０６から１２ステ一ジ／
ｍビット（ｍはカウンタ１６Ａのビット数に対応）のシ
フトレジスタ（Ｓ　／　Ｒ）　　１０８に至るデータ路
に設けられたもので、加算器１０６は、シフトレジスタ
　１０８の出力データの最下位ビットに“１パを加えて
送出し、シフトレジスタ　１０８は、クロック信号φに
応じてシフト動作を行なうようになっている。従って、
ゲート回路１０４、加算器１０６及びシフトレジスタ　
１０８は、シフトレジスタ９日及び＋００と同期して動
作するような時分割カウンタを構成している。

この時分割カウンタは、シフトレジスタ　１００が例え
ば第０チヤンネルのタイミング毎にリズムパターンパル
スを送出すると、第０チヤンネルに対応するタイミング
毎にカウント値が１アツプする。このことは、第１〜第
１１チヤンネルのタイミングについても同様である。カ
ウンタ１６Ｂでは、このようにして１２チャンネル分の
時分割計数が可能である。

カウンタ１ＢＢの計数出力は、読出用下位アドレスデー
タＲＡＤとして送出され、セレクタ９２に入力Ｂとして
供給される。セレクタ９２は、読出モード時に書込／読
出制御信号Ｗ／Ｒ＝“°Ｏ″に応じて入力Ｂを選択する
状態にあるので、読出用下位アドレスデータＲＡＤは、
セレクタ８２を介して第１図の加算器４６及び比較器６
８に供給される。

■身分の波形データの読出終了後に比較器６８から一致
信号ＥＱが発生されると、この一致信号は、ＯＲゲート
１１０を介してインバータ　１１２に供給される。この
ため、インバータ　１１２の出力”　ｏ　”に応じてＡ
ＮＤゲート非導通となり、循環記憶されていたリズムパ
ターンパルスは消去される。従って、ゲート回路１０４
は、一致に係るチャンネルのタイミングで非導通となり
、該チャンネルに対応したカウント値は０にリセットさ
れる。

一致信号ＥＱが発生される前に、循環記憶されているリ
ズムパターンパルスとチャンネル同一のリズムパターン
パルスＲＰが到来したときは、このリズムパターンパル
スがＯＲゲー１−　１１０及びインバータ　１１２を介
してＡＮＤゲート１０２を非導通にするので、一致信号
ＥＱの場合と同様にしてカウンタＩＥｉＢのカラントイ
１がリセットされる。また、このときのリズムパターン
パルスは、シフトレジスタ９６及びＯＲゲート８８を介
してシフトレジスタ　１００に入力され、前述したと同
様に循環記憶される。このため、カウンタ１ＢＢは、リ
セットされたチャンネルに関して再び計数動作を開始す
る。この結果、■身分の波形データの読出しの途中で同
−音についてリズムパターンパルスが発生された場合に
は、該波形データを先頭アドレスに戻って読出すことが
可能となる。

五ヱ二二り二三２ヨニ乙上±ヨ辷乙二ｌ」冒り旦邪（第
３図） 第３図は、スタート／エンドアドレスデータ発生回路２
８の一構成例を示すものである。

書込モード時において、セレクタ　１１０は、書込／読
出制御信号Ｗ／Ｒ＝”１”に応じて７５１図のステップ
スイッチ６６からのステップ信号ＳＳを選択してチャン
ネルカウンタ２８Ｂに供給する状態にある。

チャンネルカウンタ２８Ｂは、書込／読出制御信号Ｗ／
Ｒが“１′′になると、この信号を人力とする立上り微
分回路１１２の出力に応じてリセットされる。このとき
のカウント値（チャンネルナンバ）０を表わすチャンネ
ルナンバデータＣＨは、第１図のゲート回路Ｉ８に供給
される一方、比較器１１４に入力Ａとして供給される。

比較器１１４の人力Ｂとしては、データ源１１６から数
値１を表わすデータが供給されている。

比較器１１４は、入力Ａ及びＢを比較してＡ≧Ｂのとき
出力“１”を発生するものであるが、上記のようにカウ
ンタ２８Ａのカウント値が０であるときは出力が０“で
ある。このため、セレクタ　１１８は、データ源１２０
から数値０を示すデータ（全ビット“０”のデータ）を
選択してスタートアドレスメモリ２８Ｂに供給する。こ
のとき、メモリ２８Ｂでは、チャンネルナンバデータＣ
Ｈに応じてチャンネルナンバ０に対応した記憶領域が指
定されている。

最初の入力音に応答して書込命令パルスＷＩｓか発生さ
れると、このパルスに応じてメモリ２８Ｂのチャンネル
ナンバ０に対応した記憶領域には０を示すスタートアド
レスデータが書込まれる。このスタートアドレスデータ
は、書込命令パルスＷＩ、がなくなると、メモリ２８Ｂ
から読出され、セレクタ　１２２に人力Ａとして供給さ
れる。

書込モード時において、セレクタ　１２２は、メモリ選
択信号ＲＡ／ＲＯ＝“１”に応じて人力Ａを選択する状
態にあるので、メモリ２８Ｂから読出されたスタートア
ドレスデータはセレクタ　１２２を介して上位アドレス
データＵＡＤとして第１図の加算器４６に供給される。

最初の入力音の減衰が終了して第２図のカウンタ１６Ａ
が計数を停止すると、このときまでのカウント値を表わ
す書込用下位アドレスデータＷＡＤがエンドアドレスメ
モリ２８Ｃに供給される。このとき、メモリ２８Ｃでは
、チャンネルナンバデータＣＨに応じてチャンネルナン
バ０に対応した記憶領域が指定されている。カウンタ１
６Ａの計数停止に同期して書込命令パルスＷＩ、が発生
されると、このパルスに応じてメモリ２８Ｃのチャンネ
ルナンバ０に対応した記憶領域にはカウンタ１６Ａの停
止時のカウント値を表わす下位アドレスデータＷＡＤが
エンドアドレスデータとして書込まれる。また、メモリ
２８Ｃに書込まれたのと同じ下位アドレスデータＷＡＤ
（エンドアドレスデータ）が書込命令パルスＷＩＥに応
じてラッチ回路１２４にラッチされる。

この後、ステップ信号ＳＳが発生されると、カウンタ２
８Ａのカウント値が１となり、これに応じてメモリ２８
Ｂ及び２８Ｃではチャンネルナンバ１に対応した記憶領
域が指定される。また、カウンタ２８Ａのカウント値が
１になると、比較器１１４の出力が°１”となり、これ
に応じてセレクタ　１１８は加算器１２６の出力を選択
してメモリ２８Ｂに供給するようになる。

加算器１２６は、ラッチ回路１２４からのエンドアドレ
スデータと、データ源１２８からの数値１を表わすデー
タとを加算するものであり、この加算によりエンドアド
レス値より１だけ大きいスタートアドレス値が定められ
る。

２番目の入力音に応答して書込命令パルスＷＩ、が発生
されると、このパルスに応じてメモリ２８Ｂのチャンネ
ルナンバ１に対応した記憶領域には加算器１２６の出力
データが２音目のスタートアドレスデータとして書込ま
れる。

この後は、上記したと同様の動作によりメモリ２８Ｂ及
び２８Ｃに最大で１２チャンネル分のアドレスデータを
書込むことができる。

なお、メモリ２８Ｂ及び２８Ｃに書込まれたアドレスデ
ータは、第１図の消去スイッチ６５をオンして消去命令
信号ＥＲを“０”とすることにより消去することができ
る。

次に、読出モードの場合について説明する。

この場合、セレクタ　１１０は、書込／読出制御信号Ｗ
／Ｒ＝”Ｏ”に応じてクロック信号φを選択し、カウン
タ２８Ａに供給する。カウンタ２８Ａは、クロック信号
φを計数することによりそのカウント値が０．１．２−
１１．０．１のように変化する。各カウント値に対応し
たチャンネルナンバデータＣＨに応じてメモリ２８Ｂ、
２８Ｃ１２８Ｄ及び２８Ｅからそれぞれデータが読出さ
れる。

スタートアドレスメモリ２８Ｂ及び２８Ｄから読出され
たスタートアドレスデータはそれぞれ人力へ及びＢとし
てセレクタ　１２２に供給され、エンドアドレスメモリ
２８Ｃ及び２８Ｅから読出されたエンドアドレスデータ
はそれぞれ人力Ａ及びＢとしてセレクタ　１３０に供給
される。

セレクタ　１２２及び１３０は、いずれもメモリ選択信
号ＲＡ／ＲＯに応じて選択動作が制御されるもので、第
１の波形メモリ１０を利用する場合は、ＲＡ／ＲＯ＝“
１”に応じていずれも人力Ａを選択する。このため、上
位アドレスデータＵＡＤとしては、メモリ２８Ｂからの
読出データが送出されると共に、エンドアドレスデータ
ＥＡＤとしては、メモリ２８Ｃからの読出データが送出
される。

また、第２の波形メモリ１２を利用する場合には、ＲＡ
／ＲＯ＝”Ｏ”に応じてセレクタ　１２２及び１３０が
いずれも人力Ｂを選択する。このため、上位アドレスデ
ータＵＡＤとしては、メモリ２８Ｄからの読出データが
送出されると共に、エンドアドレスデータＥＡＤとして
は、メモリ２８Ｅからの読出データが送出される。

メモリ゛６　（′回　の亦ンテ　　４・・７ｇ４図は、
メモリ選択制御回路の変形例を示すもので、この回路か
ら送出されるメモリ選択信号ＲＡ’　／ＲＯ’は、読出
モート時においてのみ第１図の回路でメモリ選択信号Ｒ
Ａ／ＲＯの代りに使用されるものである。

書込／読出制御信号Ｗ／Ｒが“１”になる（書込モート
になる）と、立上り微分回路１３２が出力パルスを発生
して１２ステージ／１ピツトのシフトレジスタ（Ｓ　／
　Ｒ）　　１３４をリセットすると共に、セレクタが人
力を選択する状態となる。このような状態において、Ｒ
ＡＭ指定スイッチ１３８をオンすると、信号“１”がＯ
Ｒゲート　１４０を介してシフトレジスタ　＋３４に入
力される。この結果、第０チヤンネルのリズム音源とし
て第１の波形メモリ（ＲＡＭ）１０の記憶領域Ｍ１の波
形データを利用可能となる。また、スイッチ　１３８を
オンしなければ、第０チヤンネルのリズム音源として、
第２の波形メモリ（ＲＯＭ）１２のチャンネルナンバ０
に対応した記憶領域の波形データが利用可能である。

次に、第１図のステップスイッチ６６を１回オンしてス
テップ信号ＳＳを発生させると、この信号はセレクタ　
＋３６を介してシフトレジスタ　１３４にシフトパルス
ＳＦＰとして供給され、これに応じてシフ１〜レジスタ
　＋３４では、１ステ一ジ分のシフト動作か行なわれる
。この状態では、第０チヤンネルについて上記したと同
様にして第１チヤンネルのリズム音源指定（“１”又は
°゛００パるＲＡＭ又はＲＯＭの選択）が可能となる。

上記のようにしてチャンネルナンバＯ〜ＩＩの各チャン
ネル毎に“１”（ＲＡＭ）又は０”　（ＲＯＭ）のメモ
リ選択が可能であるが、−例として第０〜第３チヤンネ
ルについては１”を、第４〜第１ｔチヤンネルについて
は“０”をそれぞれ指定することもできる。このように
した場合は、第４〜第１１チヤンネルについてはリズム
音源として第２の波形メモリ１２の波形データを利用す
ることになるので、第１の波形メモリ１０への４音目以
降の波形データ書込みを省略することができ、１２音分
の波形データを書込むのに比べて人力操作が簡単となる
実益がある。

読出モード時においては、セレクタ　１３６が書込／読
出制御信号Ｗ／Ｒ＝”Ｏ”に応じてクロック信号φを選
択し、シフトレジスタ　１３４にシフトパルスＳＦＰと
して供給する。このため、シフトレジスタ　１３４から
は、１２チャンネル分の１”又は“°０”の信号が順次
に読出され、各信号はＯＲケート　１４０を介して再び
シフトレジスタ　１３４に人力される。この結果、シフ
トレジスタ　１３４からは、各チャンネル毎に１”又は
°゛０”を表わす時分割多重形式のメモリ選択信号ＲＡ
’　／ＲＯ’が反復的に送出されるようになる。

読出モード時において、メモリ選択信号ＲＡ’／ＲＯ′
を第１図の回路でメモリ選択信号ＲＡ／ＲＯの代りに用
いると、メモリ２８Ｂ、２８Ｃ及び１０を含むＲＡＭ群
と、メモリ２８Ｄ、２８Ｅ及び１２を含むＲＯＭ群とが
時分割的に切換えられるようになる。従って、第１の波
形メモリ１０のリズム音源と第２の波形メモリ１２のリ
ズム音源とを併用したオートリズム演奏か可能であり、
シフトレジスタ１３４及びメモリ１０の記憶内容を適宜
変更することにより変化に冨んだリズム演奏を楽しむこ
とができる。

の；′范ダ　７５゛ 第５図は、この発明の他の実施例による自動伴奏装置を
そなえた電子楽器の回路構成を示すもので、第１図にお
けると同様の部分には同様の符号を付して示す。この実
施例の特徴は、オートベース音発生にこの発明を適用し
たことである。

鍵盤回路１５０は、メロディ演奏用の第１の鍵域及び伴
奏用の第２の鍵域な有する一段又は複数段の鍵盤を含む
もので、この鍵盤からは、押鍵検出回路　＋５２により
鍵操作情報が検出されるようになっている。

第１及び第２の鍵域から検出された鍵操作情報は、楽音
形成回路１５６に供給される。楽音形成回路１５６は、
供給される鍵操作情報に基づいてメロディ音信号、コー
ド音信号等の楽音信号を形成し、抵抗Ｒ３を介してスピ
ーカ３８に供給する従って、スピーカ３８からは、第１
及び／又は第２の鍵域で押された鍵に対応する楽音が発
生される。

第２の鍵域から検出された鍵操作情報は、ベースパター
ンパルス発生回路１５８に供給される。この回路１５８
には、リズムセレクタ７２からリズム選択データＳＥＬ
も供給される。

ベースパターンパルス発生回路１５８は、コード名検出
回路、ベースパターンメモリ、音高決定回路等を含むも
のである。

コード名検出回路は、供給される鍵操作情報に基づいて
コード名（根音及びコードタイプ）を検出するものであ
る。また、ベースパターンメモリは、メジャ、マイナ、
セブンス等のコードタイプにそれぞれ対応したベースパ
ターンをリズム種類毎に記憶したもので、各ベースパタ
ーンは、各発音タイミング毎に発音すべきベース音の根
音に対する音程を表わす音程データを含んでいる。ベー
スパターンメモリからは、選択されたリズム種類及び検
出されたコードタイプに応じたベースパターンの音程デ
ータが読出される。音高決定回路は、検出された根音と
、読出された音程データとに基づいて発音すべきベース
音の音高を決定し、その音高に対応するタイムスロット
にベースパターンパルスＢＰを割当てて送出する。

ベース音源部ＢＴＧは、前述したリズム音源部ＲＴＧと
同一構成のもので、任意の１２音を人力可能である。入
力音信号は、抵抗Ｒ４を介してスピーカ３８に供給され
、音蓼に変換される。

ベースパターンパルスＢＰは、館述の下位アドレスデー
タ発生回路Ｉ６と同一構成の下位アドレスデータ発生回
路１６’にリズムパターンパルスＲＰの代りに供給され
る。ベース音源部ＢＴＧ内のＲＡＭからなる第１の波形
メモリ（第１図のメモリ１０に対応）には、１２音分の
波形データを順次に書込可能であり、−例としてＧ２　
、　Ｇ井２、Ａ２、Ａ２、Ｂ２のバス音と、Ｇ３　、　
Ｃ”３、Ｂ３　。

＃ Ｄ＃３、Ｂ３のベースギター音と、Ｂ３　、　Ｆ井３の
ギター音とにそれぞれ対応した波形データを順次に書込
可能である。このようにした場合、前述のベースパター
ンパルスＢＰが例えば第１１チヤンネルに対応するタイ
ムスロットに割当てられたのであれば、ベース音源部Ｂ
ＴＧからは、Ｆイ３のギター音信号が送出される。そし
て、このギター音信号は、抵抗Ｒ５を介してスピーカ３
８に供給され、音響に変換される。

第５図の実施例によれば、オートベース演奏に用いるべ
きベース音源群を任意に設定可能であり、変化に富んだ
ベース演奏を楽しむことができる。

なお、上記実施例では、リズムパターン、ベースパター
ン等の伴奏パターンとして、ファクトリセットされたも
のを用いるようにしたが、伴奏パターンをユーザーが任
意にセット（プログラム）できるようにしてもよい。

また、この発明は、オートアルペショ音発生等にも適用
可能である。

〔発明の効果〕

以上のように、この発明によれば、任意の複数音を入力
して各々の波形データをＲＡＭ等の波形メモリに書込み
、この波形メモリからは伴奏パターンに従って複数音分
の波形データを選択的に読出すようにしたので、入力音
を変えたり、伴奏パターンを変えたりすることにより変
化に冨んだ自動伴奏を楽しむことができる。

また、波形メモリには複数音分の波形データを順次に書
込むようにしたので、波形メモリの記憶スペースを有効
に利用することができ、メモリ容量が少なくて済む利点
もある。

【図面の簡単な説明】

第１図は、この発明の一実施例によるオートリズム装置
の回路構成を示すブロック図。 第２図は、第１図における下位アドレスデータ発生回路
の一構成例を示す回路図、 第３図は、第１図におけるスタート・エンドアドレスデ
ータ発生回路の一構成例を示す回路図、第４図は、メモ
リ選択制御回路の変形例を示す回路図、 第５図はこの発明の他の実施例による自動伴奏装置をそ
なえた電子楽器の回路構成を示すブロック図である。 １０・・・波形メモリ、１６・・・下位アドレスデータ
発生回路、２８・・・スタート・エンドアドレスデータ
発生回路、３０・・・入力端子、５４・・・Ａ／Ｄ変換
回路、７０・・・リズムパターンパルス発生回路、８０
・・・Ｄ／Ａ変換回路、１５８・・・ベースパターンパ
ルス発生回路、ＲＴＧ・・・リズム音源部、ＢＴＧ・・
・ベース音源部。

Claims (1)

1. 【特許請求の範囲】 （ａ）音情報を入力する入力手段と、 （ｂ）読み書き可能な第１の記憶装置と、 （ｃ）前記入力手段により順次に入力される複数音分の
   音情報を前記第１の記憶装置に順次に書込む書込手段と
   、 （ｄ）この書込手段による音情報書込みに際して各音毎
   に書込アドレス情報を記憶する第２の記憶装置と、 （ｅ）前記第１の記憶装置に書込まれた複数音分の音情
   報を前記第２の記憶装置に記憶された書込アドレス情報
   に基づき且つ所望の伴奏パターンに従って選択的に読出
   すことにより伴奏音信号を発生する伴奏音発生手段と をそなえた自動伴奏装置。